9 rue Georges Besse BP FONTENAY LE FLEURY FRANCE Tél.:(33) fax:(33)

Transcription

1 CARTE D'ACQUISITION MULTIFONCTIONS ECHANTILLONNAGES SIMULTANES PCI 160 Carte d'usage général 16 entrées analogiques différentielles isochrones protégées à ± 40V VIN = +/- 10VPE (G = 1) 32 Entrées/Sorties TTL Transistor-Transistor Logic (2 groupes de 16 bits) 8 sorties analogiques ±10V PE DACs 14 bits ADCs 16 bits 200Ks/s/voie Gains programmables par logiciel sur chaque entrée analogique G = 1 ; 2 ; 5 ; rapports de décimation avec protection antirepliement Filtre numérique programmable par voie Haute précision et faible dérive (2 x 10-5 ) Entrée IRIG B ou TRIGGER pour datation (Maitre / Esclave) Trigger Digital Résolution temps 1µs avec PLL Synchro multi-cartes Mémoire FLIP-FLOP sur la carte (2 x 256Kech.) 8 sources d'interruptions programmables Mode Pre/Post Trigger PCI Maitre / Esclave (échanges bus) Nombreux borniers d'interfaces Support, fourniture de drivers pour Windows NT et Linux 2.6 La carte PCI 160 permet l'acquisition simultanée et isochrone de 16 entrées analogiques différentielles ainsi que de 32 entrées / sorties TTL (en deux groupes de 16 bits). Chaque entrée analogique possède : un amplificateur d'instrumentation à gain programmable par logiciel (1, 2, 5, 10) (protection ± 40V) un ADC 16 bits dont la vitesse maximale est de 200Kéch./s. un filtre numérique programmable à 128 échantillons On rencontre également 8 sorties analogiques avec 14 bits de résolution (±10V PE) La datation est assurée par une entrée IRIG B suivie d'un oscillateur asservi avec une résolution de 1µs. La PCI 160 possède : une table de descripteur de mesures de 2Kmots une RAM double accès en FLIP-FLOP de 2 x 256Kmots 8 sources d'interruptions programmables avec filtrage anti-rebond La carte peut être Maitre ou Esclave sur le PCI pour garantir des taux de transferts élevés dans les environnements temps réels. 9 rue Georges Besse BP FONTENAY LE FLEURY FRANCE Tél.:(33) fax:(33)

2 PCI 160 SPÉCIFICATIONS (t = 25 C) TYPE ENTREES ANALOGIQUES - Nombre de voies 16 différentielles AMPLIFICATEUR D'INSTRUMENTATION - Gain programmable par logiciel par voie 1 ; 2 ; 5 ; 10 - Impédance d'entrée 1MΩ diff / 500kΩ SE - Rang signal ± 10V PE - Protection surtension ± 40V (avec ou sans alim) - Courant d'entrée ± 30nA - Tension offset d'entrée ± /GµV - Dérive d'offset ± 1,7µV/ C (G = 10) - Erreur de gain ± 0,04 % - Dérive de gain 10ppm/ C - Non linéarité ± 0,003 % PE - Taux réjection de mode commun (CMRR) 70dB (DC à 100kHz) - Vitesse de balayage 20V / µs - Atténuation à 100kHz (10Vpp) < 100ndB - Bruit 2,5µVpp (0,1Hz à 10Hz) ADCs - Type 16-bit SAR avec EB - Vitesse 200K Echan/S (5µs) - INL ± 2 LSB max - DNL ± 1 LSB max 16-bit pas de codes perdus - SFDR 90dB min - SNR (20kHz) 88dB typique - Ecart temporel entre voies 5ns FILTRAGE NUMERIQUE - Type FIR (Finite Impulse Response) - Ordre Sélection Avec ou sans filtre par logiciel - Fréquence de coupure Programmable de Fd/50 à Fd/2,5 - Atténuation à 2 Fc 60dB - Pente de transition 160dB/octave - Ondulation dans la bande passante 0,02dB de DC à 0,7 Fc SORTIES ANALOGIQUES - Nombre de voies 8 DACs ECHANTILLONNAGE SIMULTANE 16 ENTREES ANALOGIQUES & 32 ENTREES/SORTIES DIGITALES AVEC 8 SORTIES ANALOGIQUES - Résolution 14 bits - Niveau sortie ± 10V PE - Précision ± 0.02% - Linéarité ± 0.02% - Protection Court circuit terre - Bruit 200µVRms DC à 1MHz - Dérive Température 20ppm / C - Codage Offset binaire - Mise sous tension Statuts connus 0V - Temps de stabilisation < 31µs - Vitesse de balayage 0,7V/µs - Isochronisme voie Oui (Tous) - Trigger synchro Oui (Par registre ou timer internes)

3 PCI 160 E/S DIGITALES - Nombre de voies 32 TTL / CMOS Compatibilité 2 x 16-bit E/S sélection - Nombre d'interruptions d'entrées 8 avec logiciel anti-rebond fréquence ajustables commutables de 30kHz, 300kHz, 3MHz - Timing Entrées synchro avec échantillonnage analogique ou lecture/écriture asynchrone DATATION - Type - Couplage - Résolution temps élevé - Fréquence d'acquisition - Nombre de timer internes - Résolution Timers - RTSI MEMOIRES - Scanning table Entrée composée IRIG B analogique ou TTL start trigger externe Cartes Maître / Esclave avec synchro via trigger PLL avec synchro IRIG synchro pour 1µs datation résolution 200kHz max 2 16 bits 1 ligne TRIGGER Motif 1008 voies Profondeur max 64K motifs - Mesures mémoires type FLIP-FLOP ou ONE SHOT profondeur 2 x 256Kéchantillons INTERFACE PCI - PCI - Coupleur - Transmission de donnée Master / Slave 32 bits/33mhz AMCC Mo/s (max.) ALIMENTATION - Tension + 5V / 1,5A ; + 3,3V / 0,5A CARACTERISTIQUES PHYSIQUES - Format 3U / 4Te PCI FORM FACTOR - Connecteurs face avant 2µD 68pts Femelle Une avec entrées analogiques + E/S Digitales Une avec sorties analogiques 1 x LEMO pour IRIG B ou TRIGGER (Entrée / Sortie) 1 x LEMO pour TRIGGER 0 - LEDS 1 x Acquisition 1 x maître active 1 x carte accès ENVIRONNEMENT - Gamme - Température de fonctionnement - Température de stockage - Humidité relative - Vibrations - Chocs NORMES EUROPEENNES Industriel - 20 C / + 70 C - 25 C / + 85 C 90 % (sans condensation) 20 Hz Hz - 4g 25g - 6ms EMC - EN EN Class A CE Compliance ROHS /95/EC COMMENT COMMANDER? PCI 160 ACCESSOIRES - Borniers STB STB (STB STB 552) STB (STB STB 532 ou STB 520) - Borniers BCI STB (2 x BCI x BCI 140 ou BCI 160) - Câbles WR /13

4 TRACEABILITY FORM DOCUMENT FOLLOW-UP Title: Titre : PCI 160 Documentation française Rév. A - Edition 2 29/13 Written by A. MARQUES on 29/13 Visa Revised by B. THOUËNON on 29/13 Visa Approved by D. PIMONT on 29/13 Visa Warning: Unless otherwise stated, this revision overwrites the previous one which must be destroyed, along with any copies given to your collaborators. Avertissement : En l absence d indication contraire, cette nouvelle édition annule et remplace l édition précédente qui doit être détruite, ainsi que les copies faites à vos collaborateurs. Table of the modifications Table des évolutions (mots clés) Page n DSQ a - Indice G 28/02 T.S.V.P. 1

5 NOTES : 2

6 PCI 160 SOMMAIRE Chapitre A Présentation...5 A.1. Câblage et interconnexion...5 Chapitre B B.1. B.2. B.3. B.4. Interface PCI...6 Avertissements...6 Littérature...6 Registres de configuration PCI...7 Registres opérationnels PCI...10 Chapitre C Entrées analogiques...14 C.1. Amplificateur d instrumentation...14 C.2. Conversion analogique digitale...16 Chapitre D Entrées / Sorties digitales...17 D.1. Entrées «TTL»...17 D.2. Sorties «TTL»...17 Chapitre E Entrées IRIG B / TRIGGER...18 E.1. E.2. E.3. Utilisation en IRIG...19 Entrées TRIGGER...20 Timing autonome...21 Chapitre F Registres de configuration...22 F.1. Introduction...22 F.2. Définition des registres...24 F.2.1. Registre de contrôle F.2.2. Registre de contrôle F.2.3. Registre Timers...31 F.2.4. Registre PORT I/O...33 F.2.5. Start de conversion...33 F.2.6. Stop de conversion...33 F.2.7. Registre de gain...34 F.2.8. Registre d interruptions...35 F.2.9. Registre du nombre de Post Buffers...38 F.3. Table des motifs

7 F.4. Filtrage numérique...43 F.4.1. Introduction...43 F.4.2. Principe de la décimation...44 F.4.3. Registre Sample Frequency...46 F.4.4. Registre des filtres...47 F.4.5. Temps de retard...50 F.5. Registres de la conversion digitale analogique...54 F.5.1. Registre Clear DAC...54 F.5.2. Registre de configuration des DAC...54 F.5.3. Voies analogiques...57 F.5.4 Chargement synchrone DAC...57 F.5.5. Etats des FIFO des sorties analogiques...58 F.5.6. Mode de fonctionnement du DAC...59 F Mode direct F Mode synchrone linéaire F Mode synchrone circulaire F.6. Horloge et datation...61 F.7. Mode Post Trigger...65 F.7.1. Explications du mode Post Trigger...65 F.7.2. Trigger Digital...68 F.7.3. Registre de Contrôle du mode Post Trigger...69 Chapitre G Initialisation de la carte PCI Chapitre H Mise en œuvre...74 H.1. DELs...74 H.2. Connectique...74 Chapitre I Borniers d interfaces...77 I.1. Borniers STB 554 et STB I.2. Borniers STB 658 et STB 532 (ou STB 520)...78 I.3. Conditionneurs BCI 184 et BCI 140 (ou BCI 160)...79 Annexe...80 PLAN DE CONFIGURATION...80 PLAN D ÉQUIPEMENT...80 REGISTRES DE CONFIGURATION PCI

8 Chapitre A Présentation La PCI 160 est une carte d acquisitions multifonctions qui s insère dans une machine comprenant des slots PCI. Elle offre 16 entrées analogiques configurées en bipolaire (± 10V PE), pour un codage isochrone sur 16 bits jusqu à 200kHz. Elle est pourvue également de 32 voies digitales, soit 2 groupes de 16 bits programmables en entrées ou en sorties. 8 des 32 voies digitales peuvent être des sources d interruption. 8 sorties analogiques 14 bits de résolution, configurées en bipolaire (± 10V PE) s ajoutent aux diverses fonctions incorporées. Plusieurs modes de fonctionnement sont disponibles ainsi que la synchronisation de plusieurs cartes. Une datation des différentes acquisitions est également possible grâce à une horloge interne à la microseconde. Chacune des 16 voies analogiques possède pas moins de 11 filtres numériques programmables par fréquence d échantillonnage. La décimation (réduction de la cadence d échantillonnage) permet d éloigner les repliements causés par les filtres numériques. La PCI 160 peut accéder directement au bus PCI pour des transferts directs de mémoire à mémoire (mode MASTER). Une horloge externe (IRIG B composite) et un trigger (sur connecteur en face avant) complètent les ressources. Des borniers d interfaces, ainsi que des conditionneurs, existent afin d obtenir des entrées et sorties conformes au procédé. A.1. Câblage et interconnexion Si le lecteur le souhaite, des exemples applicatifs d interconnexions sont sur notre site internet Cliquez sur l icône : au chapitre «Câblage & configuration». 5

9 Chapitre B Interface PCI B.1. Avertissements La carte PCI 160 est une carte qui s insère dans un châssis possédant des connecteurs PCI 32 bits. Elle présente de ce fait toutes les caractéristiques liées à cet environnement (PCI 2.1.). L interface PCI est assurée par un composant spécialisé : AMCC S5335 B.2. Littérature Nous recommandons vivement au lecteur de se procurer la littérature suivante : PCI HARDWARE and SOFTWARE Architecture et Design Written by Edward SOLARI et George WILLSE Edit. : ANNA BOOKS ET AMCC PCI CONTROLLERS S5335 DATA BOOK 6

10 B.3. Registres de configuration PCI 7

11 Pour la carte PCI 160, les registres sont configurés comme suit à la mise sous tension : E8 0 0 FF 0 0 0A 00 FFFFFFC0H (mémoire) FFFFE000H (mémoire) FFF00000H (mémoire) FFFF0001H (I/O) A 00H 04H 08H 0CH 10H 14H 18H 1CH 20H 24H 28H 2CH 30H 34H 38H 3CH D31 D0 ETAT A LA MST (Voir annexe) 8

12 E8 00H CONFIGURATION PCI words H PCI OPERATION REGISTER FF A 08H 00H 0CH FFFFFFC0H 10H FFFFE000H 14H 160 Configuration 8K octets FFF00000H 18H D31 D16 D7 D6 D5 D4 D0 BFM BHG NU Chan. N 0H CH 20H 24H 1M octets Memory Measure R/W R/W Not Used Contrôle 1 Pattern table +0FBC +0FC FFFF0001H A D31 D0 28H 2CH 30H 34H 38H 3CH 64K octets BOOT EPROM AMCC at Power up R/W R/W R/W Wo Wo R/W R/W Ro Ro Ro Day Minutes Milliseconds Contrôle 2 Timer 32 I/O START STOP Gain Amplifier Register Decount Time Register Hours Seconds Microseconds +0FC4 +0FC8 +0FCC +0FD0 +0FD4 +0FD8 +0FDC +0FE0 +0FE4 +0FE8 Wo Clear IRIG Registers +0FEC Ro Day of start conversion Hours of start conversion +0FF0 Ro Minutes of start conversion Seconds of start conversion +0FF4 Ro Milliseconds of start conversion Microseconds of start conversion +0FF8 Wo Clear IRIG Registers of start conversion +0FFC R/W Filter Registers R/W R/W Interrupts Register DAC Registers R/W Post Trigger Registers

13 B.4. Registres opérationnels PCI Ces 16 registres 32 bits sont accessibles via l adresse 10H de l espace de configuration (voir chapitre B.3. REGISTRES DE CONFIGURATION PCI). 10H FF FF FF C0 La carte PCI 160 n utilise pas l intégralité de ces registres mais seulement les registres suivants : ADRESSES D OFFSET 10H 14H 24H 28H 34H 38H 3CH ABREVIATIONS IMB1 IMB2 MWAR MWTC MBEF INTCSR MCSR NOM DE REGISTRE Input MailBox Register 1 (p.104) Input MailBox Register 2 (p.104) Master Write Address Register (p.105) Master Write Transfer Count Register (p.106) MailBox Empty / Full status (p.109) INTerrupt Control / Status Register (p.111) Bus Master Control / Status Register (p.115) Ces registres concernent la carte dans deux modes de fonctionnement :! La carte est «esclave»! La carte est «maître» Seuls les registres utilisés par la carte PCI 160 sont explicités ci-dessous pour chaque mode de fonctionnement. Pour de plus amples informations sur l ensemble de ces 16 registres opérationnels PCI, veuillez consulter l annexe en toute fin de documentation. 10

14 >>> PCI 160 EN MODE «ESCLAVE» Il s agit du mode de base de la carte. Les registres concernés sont : ADRESSES D OFFSET 10H 34H 38H 3CH ABREVIATIONS IMB1 MBEF INTCSR MCSR VALEURS A ECRIRE FF (H) One bit read (bits 16 19) Typical Word Bus Master Control / Status Register Le registre MCSR (3CH) Il sert à initialiser la carte PCI 160. Le bit D24 du registre positionné à «1» réinitialise la carte PCI 160. Les valeurs des mémoires restent inchangées. Le registre IMB1 (10H) Il est écrit par la carte PCI 160 lorsque la RAM est remplie. (Ecriture dans la Mailbox 1 de la valeur FFFFFFFFH). Le registre MBEF (34H) Il s agit du registre de status des Mailbox. Lorsque la carte PCI 160 a rempli une RAM, elle écrit dans la Mailbox 1. Le registre MBEF passe à la valeur 000F0000H. Le fait de lire le registre IMB1 (10H) remet le registre de status MBEF à la valeur 0. Le registre INTCSR (38H) Il sert à gérer les interruptions (facultatif). La source d interruption peut être l incoming Mailbox 1 ou l incoming Mailbox 2 (voir paragraphe F.2.8.). Il est nécessaire de positionner le bit D12 à «1» afin d activer l interruption de la Mailbox 1. Celle-ci a pour but d avertir l utilisateur qu un buffer a été rempli. 11

15 >>> PCI 160 EN MODE «MASTER» Dans ce cas, la carte PCI 160 peut prendre la main sur le bus PCI pour effectuer des transferts de données de mémoire à mémoire. Les registres concernés sont : ADRESSES D OFFSET 24H 28H 38H 3CH ABREVIATIONS MWAR MWTC INTCR MCSR VALEUR A ECRIRE Target base address Length of exchange Typical Word Bus Master Control Lorsque l on utilise la carte PCI 160 en mode Maître, elle doit être initialisée de la manière suivante : Le registre MWAR (24H) contient l adresse à laquelle la carte PCI 160 va commencer à transférer les données. Ce registre s incrémente automatiquement pendant les transferts. Le registre MWTC (28H) contient le nombre d octets que la carte PCI 160 transférera (multiple de 4). Ce nombre d octets peut être différent de la largeur RAM de la carte PCI 160. Le registre MCSR (3CH) doit avoir le bit D10 positionné pour autoriser le début du transfert. En mode MASTER, le débit maximal de transfert de données peut atteindre 66 Mo/s. Interruptions : Une interruption peut être générée lorsque le compteur du transfert d octets (MWTC) atteint zéro. Pour cela, il est nécessaire d autoriser cette interruption en positionnant le bit D14 du registre INTCSR. Une autre interruption de type Mailbox 1 peut être activée afin d indiquer à l utilisateur la fin de transfert d un bloc de données. La procédure d activation est la même que celle du mode esclave (Voir page précedente). 12

16 !! Mode opératoire La carte PCI 160 est positionnée en Maître («master») bit D16 = 1 du registre de contrôle 1 (Base + 0FC0H) de l espace de configuration. La carte PCI 160 doit être obligatoirement en mode «Flip/Flop», bit D17 = 0 du registre de contrôle 1. La table des motifs est initialisée ainsi que les registres de contrôle et les registres PCI (MWAR, MWTC, MCSR et INTCSR). Les acquisitions commencent avec la commande START. Il est important de noter que l on ne peut ni accéder aux registres de la carte PCI 160 ni également modifier la table des motifs lorsqu elle est en acquisition. Les seules possibilités d arrêter les acquisitions sont le STOP EXTERNE ou la réinitialisation par l intermédiaire du registre MSCR (3CH) du bit D24. Lorsque la RAM 1 est remplie, la carte PCI 160 demande le bus PCI et commence les transferts à l adresse du registre MWAR. Le nombre d octets transférés correspond au nombre de voies du motif x nombre de motifs puis le transfert s arrête (même si le nombre d octets du registre MWTC est supérieur). Il est possible de transférer plusieurs «Flip/Flop» consécutifs vers la mémoire centrale. Dans ce cas, le registre MWTC peut contenir un nombre d octets multiple du nombre de voies multiplié par le nombre de motifs multiplié par le nombre de Flip/Flop. Exemple : Adresse de base MWAR = H Nbre d octets dans MWTC = H (1M octets) Bit D10 du registre MCSR mis à «1» Table des motifs = 16 Nbre de motifs = 2000H soit 8192 motifs par «Flip/Flop» (256k octets) La carte PCI 160 fera 4 changements de RAM avant que le compteur MWTC ne revienne à zéro. Elle ne transférera plus de données mais elle continuera les acquisitions. Pour relancer le transfert, il suffit tout simplement de réinitialiser les registres MWAR et MWTC. Néanmoins, il est souhaitable, avant d autoriser le transfert, de gérer les effacements des FIFO (bit D26 du registre MCSR) si le CPU n est pas capable de réinitialiser les registres avant le «Flip/Flop» suivant. A la fréquence d acquisition maximale, il est conseillé d utiliser au minimum 8 motifs par RAM afin de recevoir toutes les interruptions correctement. 13

17 Chapitre C Entrées analogiques C.1. Amplificateur d instrumentation Sur chacune des 16 entrées analogiques de la PCI 160 on rencontre un amplificateur d instrumentation à gains programmables par logiciel. Les gains sont 1, 2, 5 et 10. Le schéma ci-après illustre la structure d une entrée : V IN max = V IN (+) V IN (-) = ± 10V PE 499KΩ IN (+) IN (-) Amplificateur SPGA gains 1, 2, 5 & KΩ GND Masse analogique GAIN PE 1 +/- 10,00V 2 +/- 5,00V 5 +/- 2,00V 10 +/- 1,00V 14

18 Le système de protection limite la dynamique d entrée de l amplificateur d instrumentation. Il protège celui-ci jusqu à des tensions de ± 40V. En plus, l impédance d entrée reste élevée même si la carte n est plus alimentée. >>>Remarque importante : Le câblage en différentiel signifie 3 fils : IN(+) ; IN(-) et GND Exemple d acquisition différentielle : +V 2V Amplificateur différentiel 1V IN (+) + Mesure = 1V V2 IN (-) - 2V V1 GND Vdifférentiel = V2 V1 = 3V 2V = 1V Si on utilise la carte en «unifilaire» :! Entrer le signal entre IN(+) et GND et! Relier IN(-) à GND 15

19 C.2. Conversion analogique digitale Chaque voie possède son propre ADS (convertisseur analogique digital à échantillonneur/bloqueur intégré). La conversion est de type à approximations successives en réseau C/2C. Ce type de technologie est à structure inhérente échantillonneur/bloqueur en tête. A une commande de conversion correspond un codage effectif à l instant précis de la commande. De plus, les caractéristiques de conversion sont indépendantes de la fréquence d échantillonnage d où des caractéristiques bien supérieures aux convertisseurs de type Σ Δ pour de larges plages de fréquences. CODAGE ENTREE F F F F + PE - 1 LSB PE 16

20 Chapitre D Entrées / Sorties digitales En plus de 16 entrées analogiques isochrones, la carte PCI 160 peut gérer 32 entrées/sorties «TTL» en deux groupes de mots de 16 bits, soit :! 32 entrées «TTL»! 32 sorties «TTL»! 16 entrées + 16 sorties «TTL» Le choix s effectue dans le registre Contrôle 2 (bits 24 à 27). D.1. Entrées «TTL» Si cette orientation est choisie, les entrées TTL peuvent être :! acquises comme des entrées analogiques en deux voies logiques de 16 bits! lues de façon indépendante comme une carte E/S TORS classique à l adresse Base + 0FCC(H)! des sources d interruption (8 premières voies) si elles sont activées (adresse base (H)) D.2. Sorties «TTL» Si on utilise les voies logiques de sortie, elles sont alors pilotées par une écriture en mot de 32 bits à l adresse Base + 0FCC(H). 17

21 Chapitre E Entrées IRIG B / TRIGGER La carte possède en face avant une prise LEMO IRIG B ou TRIGGER. Ce chapitre illustre la façon dont on peut utiliser cette ressource. 18

22 E.1. Utilisation en IRIG L IRIG B composite est un signal analogique dont la trame, qui se répète toutes les secondes, porte des informations sur le temps (date, heure compte à rebours + une horloge à 1kHz). Le lecteur se reportera à la norme en vigueur. Pour porter la résolution à 1µs, la carte possède un oscillateur asservi (PLL à 32MHz) qui fournit, après division, du 1MHz synchrone de l heure IRIG. Un timer 32 bits reçoit du 8MHz (32 divisé par 4) pour fournir la synchro d acquisition à l ensemble des cartes avec une résolution de 125ns. Entrée IRIG B ana A/D DESERIALISATION IRIG B Entrée TRIGGER CARTE MAITRE REGISTRES DATE RESOLUTION 1µS KHz PLL 32MHz Synchro OU TIMER 32 bits 8MHz 4 Pulses d acquisition INTERNE + TRIGGER Lorsque la carte est en TRIGGER «Esclave» elle reçoit les pulses via le connecteur LEMO 1 ou 2 en face avant. En sortie, elle synchronise éventuellement des châssis ou des cartes d acquisitions. La carte PCI 160 décode l heure IRIG lorsque celle-ci est présente. Les données sont inscrites dans des registres prévus à cet effet. Ces dernières peuvent être lues indépendamment ou considérées comme des voies. Dans ce cas, les blocs d acquisitions (FLIP-FLOP) contiennent l heure exacte des TRIGGERS. 19

23 E.2. Entrées TRIGGER Si l IRIG B n est pas utilisé, la carte peut acquérir au rythme d un trigger externe. Lorsque la carte est «maitre», elle émet le TRIGGER sur un des 2 connecteurs LEMO situés en face avant, afin de synchroniser les autres cartes. Générateur Entrée Trigger externe «TTL» LEMO 1 LEMO 2 LEMO 1 CARTE PCI 160 MAITRE CARTE PCI 160 ESCLAVE Entrée TTL externe LEMO 1 CARTE PCI E/S TORS LEMO 1 LEMO 2 CARTE PCI 160 MAITRE LEMO 1 CARTE PCI 160 ESCLAVE Toutes les cartes sont ainsi synchronisées. 20

24 E.3. Timing autonome Il n est pas obligatoire d utiliser une datation externe pour corréler les acquisitions. Des ressources internes à la carte permettent de reconstituer les signaux dans le temps. L heure démarre à «zéro» lorsque l on starte la carte «maitre» qui s incrémente alors au même titre que si l IRIG B était présent (utilisation de l oscillateur interne). Les compteurs de temps s incrémentent donc avec une résolution de la microseconde. Les cartes esclaves vivent au rythme du TRIGGER externe. 21

25 Chapitre F Registres de configuration F.1. Introduction Nous avons vu dans le chapitre B «Interface PCI», la gestion de l interface physique entre la carte PCI 160 et le bus PCI. La carte PCI 160 est décomposée en 4 «espaces mémoires» : L espace PCI de configuration opérationnel 10 (H) L espace PROM de Boot 30 (H) L espace Mémoire de la carte (RAM) 18 (H) L espace configuration de la carte 14 (H) C est ce dernier espace mémoire qui va être détaillé dans ce chapitre. Le lecteur y trouvera toutes les ressources nécessaires pour utiliser la carte PCI 160 et ce pour chacun des modes de fonctionnement. L espace «configuration de la carte» se décompose en deux zones : La zone «table des motifs» (Base + 0(H) à 0FBF(H)). La zone «des registres» (Base + 0FC0(H) à 107C(H)). Le mapping qui suit illustre parfaitement cette décomposition. >>>Remarque : Il est impossible de lire ou de modifier ces registres lorsque l acquisition est activée. 22

26 MAPPING CONFIGURATION 8k octets Base +0H R/W Pattern Table Base + 0FBCH R/W Control Register 1 Base + 0FC0H R/W Control Register 2 Base + 0FC4H R/W LF Timer HF Timer Base + 0FC8H R/W I/O Register Base + 0FCCH Wo START Base + 0FD0H Wo STOP Base + 0FD4H R/W Gain Amplifier Register Base + 0FD8H R/W Decount Time Register Base + 0FDCH R/W Day Hour Base + 0FE0H R/W Minutes Seconds Base + 0FE4H R/W Milliseconds Microseconds Base + 0FE8H Wo Clear IRIG Base + 0FECH Ro Day of Start Conversion Hour of Start Conversion Base + 0FF0H Ro Minutes of Start Conversion Seconds of Start Conversion Base + 0FF4H Ro Ms of Start Conversion µs of Start Conversion Base + 0FF8H Wo Clear Time of Start/Stop Conversion Base + 0FFCH R/W Filter Register for channels 0 & 1 Base H R/W Filter Register for channels 2 & 3 Base H R/W Filter Register for channels 4 & 5 Base H R/W Filter Register for channels 6 & 7 Base + 100CH R/W Filter Register for channels 8 & 9 Base H R/W Filter Register for channels 10 & 11 Base H R/W Filter Register for channels 12 & 13 Base H R/W Filter Register for channels 14 & 15 Base + 101CH R/W Sample Frequency Register Base H R/W Interrupts Register Base H Wo Config DAC Register Base H Wo Clear DAC Register Base + 102CH R/W DAC Channel 0 Base H R/W DAC Channel 1 Base H R/W DAC Channel 2 Base H R/W DAC Channel 3 Base + 103CH R/W DAC Channel 4 Base H R/W DAC Channel 5 Base H R/W DAC Channel 6 Base H R/W DAC Channel 7 Base + 104CH Wo Load DAC Register Base H 23

27 Ro Status FIFO Channel 1 Status FIFO Channel 0 Base H Ro Status FIFO Channel 3 Status FIFO Channel 2 Base H Ro Status FIFO Channel 5 Status FIFO Channel 4 Base + 105CH Ro Status FIFO Channel 7 Status FIFO Channel 6 Base H R/W Control Trigger Register Base H Reserved Base H R/W Number of Post Buffer Base + 106CH Ro Day of Stop Conversion Hour of Stop Conversion Base H Ro Minutes of Stop Conversion Seconds of Stop Conversion Base H Ro Ms of Stop Conversion μs of Stop Conversion Base H F.2. Définition des registres F.2.1. Registre de contrôle 1 Adresse Base + 0FC0 (H) Accès en lecture et écriture. Etat à la mise sous tension H. D31 D22 D21 D20 D19 D18 D17 D16 D15 D0 Not Used Not Used Number of patterns STAT RAM STAT ACQ Mode Pre + Post Trigger «Flip/Flop» / «One Shot» Slave / Master >>> Bits D0 à D15 : Nombre de motifs Concernant le nombre de motifs, la multiplication de ce nombre par le nombre de voies par motif ne doit pas dépasser la taille maximale de la mémoire mesure (256k words). Exemple : Soit une table de motifs comportant 64 voies, le nombre de motifs maximal supporté est de 4096 (1000H). 24

28 >>> Bit D16 : MASTER / SLAVE Le bit D16 à «0» positionne la carte PCI 160 en mode SLAVE Le bit D16 à «1» positionne la carte PCI 160 en mode MASTER >>> Bit D17 : «Flip/Flop» / «One Shot» D17 = 0 Mode FLIP/FLOP D17 = 1 Mode ONE SHOT Le mode «ONE SHOT» n est utilisé que lorsque la carte PCI 160 est uniquement en mode SLAVE. L acquisition s arrête une fois que le compteur de motifs a atteint la valeur initialement chargée. >>>Bit D18 : Normal / Post Trigger D18 = 0 Mode Normal D18 = 1 Mode Post Trigger Explications voir chapitre F.7. >>>Bit D19 : Ce bit est inutilisé. >>>Bit D20 : D20 = 0 D20 = 1 Status de l acquisition. Accès en lecture uniquement. Pas d acquisition en cours. Acquisition en cours. >>>Bit D21 : Status RAM 1 ou RAM 2. Accès en lecture uniquement. Ce bit est valide uniquement lorqu une acquisition est en cours. D21 = 0 Acquisition en cours sur RAM 1. Lecture possible sur RAM 2. D21 = 1 Acquisition en cours sur RAM 2. Lecture possible sur RAM 1. >>> Bits D22 à D31 : Ces bits sont toujours lus à «0». 25

29 F.2.2. Registre de contrôle 2 Adresse Base + 0FC4 (H) Accès en lecture et en écriture. Etat à la mise sous tension H. D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D Choix du front de SYNCOUT Choix du front de TRIG0 STOP START SYNCHRO TRIG0 SYNCOUT D31 D30 D29 D28 D27 D26 D25 D24 D23 D22 D21 D20 D19 D18 D17 D Présence IRIG Heure valide Perte de l IRIG Synchronisation des acquisitions sur l horloge IRIG Sens du port digital Sens de TRIG0 Sens de SYNCOUT Choix LEMO MAJ de l heure Activation du port digital 26

30 >>>Bits D0 & D1 : Choix de la commande de START D1 D0 START commandé par 0 0 SOFT (Base + 0FD0H) 0 1 SYNCIN 1 0 TRIG0 1 1 Digital Trigger Remarque : Si la commande START est activée par «SYNCOUT», «TRIG0» ou bien encore «TRIG1», il sera nécessaire de positionner le bit correspondant au signal choisi en entrée (bit 16 ou 18 du registre Contrôle 2 à «0»). >>>Bits D3 & D2 : Choix de la source de la fréquence d échantillonnage D3 D2 Echantillonnage par 0 0 TIMER HF (SOFT) 0 1 TIMER LF (SOFT) 1 0 SYNCIN 1 1 TRIG0 Remarques : Si l échantillonnage s effectue par un des signaux suivants : «SYNCOUT» ou «TRIG0», il sera nécessaire de positionner le bit correspondant à ce signal en entrée (bit 18 ou 16 du registre Contrôle 2 à «0»). 27

31 >>>Bits D5 & D4 : Sélection de TRIG0 D5 D4 Génération de TRIG0 par 0 0 TIMER HF (SOFT) 0 1 TIMER LF (SOFT) 1 0 SYNCIN 1 1 RESERVED Remarques : TRIG0 doit être positionné en sortie pour générer un signal (bit 16 du registre Contrôle 2 à «1»). Si le signal TRIG0 est généré à partir du signal «SYNCOUT», il sera nécessaire de positionner ce signal en entrée (bit 18 du registre Contrôle 2 à «0»). >>>Bits D7 & D6 : Choix de la commande de STOP D7 D6 STOP commandé par 0 0 SOFT (Base + 0FD4H) 0 1 After N Post Buffers 1 0 TRIG0 1 1 Digital Trigger >>>Bits D9 & D8 : Sélection de Synchronisation extérieure (SYNCOUT) D9 D8 Génération de SYNCOUT par 0 0 START (SOFT) 0 1 TIMER HF (SOFT) 1 0 TIMER LF (SOFT) 1 1 TRIG0 Remarques : SYNCOUT doit être positionné en sortie pour générer un signal (bit 18 du registre Contrôle 2 à «1»). Si le signal SYNCOUT est généré à partir du signal «TRIG0», il sera nécessaire de positionner ce dernier en entrée (bit 16 du registre Contrôle 2 à «0»). 28

32 >>>Bits D10 & D11 : Ces bits sont toujours lus à «0». >>>Bit D12 : Choix du front d activation de TRIG0 D12 = 0 TRIG0 actif sur front montant D12 = 1 TRIG0 actif sur front descendant >>>Bits D13 & D14 : Ces bits sont toujours lus à «0» >>>Bit D15 : Choix du front d activation de SYNCIN D15 = 0 SYNCIN actif sur front montant D15 = 1 SYNCIN actif sur front descendant >>>Bit D16 : Activation de la sortie TRIG0 D16 = 0 Sortie de TRIG0 inactive D16 = 1 Sortie de TRIG0 active >>>Bit D17 : Ce bit est toujours lu à «0» >>>Bit D18 : Activation de la sortie SYNCOUT D18 = 0 Sortie de SYNCOUT inactive D18 = 1 Sortie de SYNCOUT active >>>Bit D19 : Ce bit est toujours lu à «0». >>>Bit D20 : Choix de l utilisation du connecteur LEMO D20 = 0 SYNCOUT activé, IRIG désactivé (sortie) D20 = 1 IRIG activé, SYNCOUT désactivé (entrée) >>>Bit D21 : Mise à jour des registres IRIG D21 = 0 Mise à jour effectuée par la source de la fréquence d échantillonnage. D21 = 1 Mise à jour effectuée par lecture d un des 4 registres IRIG (Voir Mapping Configuration). >>>Bits D22 & D23 : Ces bits sont toujours lus à «0». >>>Bit D24 : Sens du groupe 1 du port digital (31 à 16) D24 = 0 Groupe 1 en entrée D24 = 1 Groupe 1 en sortie 29