Introduction aux systèmes informatiques Structure d un ordinateur

Transcription

1 Introduction aux systèmes informatiques Structure d un ordinateur Michel Salomon IUT de Belfort-Montbéliard Département d informatique Michel Salomon Intro. aux sys. info. 1 / 36

2 Qu est-ce qu un système informatique? Système informatique = ensemble de matériels et de logiciels Un système informatique traite des informations Traitements contrôlés par un programme via des instructions Programme instructions Donnees en entree Traitements Donnees en sortie Donnees intermediaires Traitements sur les données Calculs arithmétiques et booléens Rupture de séquence en fonction d un résultat Mise en forme des données Les informations sont représentées sous forme binaire Michel Salomon Intro. aux sys. info. 2 / 36

3 Représentation physique de l information Grande variétés de supports physiques de l information Différentes grandeurs physiques / chimiques permettent d encoder l information sous forme d un signal Alvéole ou pas d alvéole sur la surface d un disque optique Polarisation d un matériau magnétique Courant électrique présent ou non etc. Types de signaux 1 Analogique peut prendre toutes les valeurs d une plage fixée 2 Numérique ne peut prendre qu un nombre fini de valeurs Transition d un type à un autre via un convertisseur Michel Salomon Intro. aux sys. info. 3 / 36

4 Architecture des ordinateurs actuels - Transistor Un ordinateur est une machine électronique Composant élémentaire : le transistor Fonctionne comme un robinet qui laisse passer du courant Fonctionne comme un interrupteur dans un ordinateur Modules fonctionnels matériels Internet Reseau local Ordinateur Cartes Circuits integres Portes logiques Transistors Semi conduct. Composants de complexité croissante Avec des transistors on construit des portes logiques Avec des portes log. on construit des circuit intégrés Michel Salomon Intro. aux sys. info. 4 / 36

5 Architecture des ordinateurs actuels - Complexité Composants de complexité croissante 1 Portes logiques opérateurs de l algèbre de Boole AND, OR, NOT, XOR, NAND, NOR 2 Circuits logiques combinaison de portes logiques Opérateur logique complet (permet de construire tout circuit) NAND ; NOR Combinatoires et séquentiels (capacité de mémorisation) Montages en série ou en parallèle additionneur n bits à partir d additionneur(s) 1 bit, etc. 3 Circuits intégrés implémentation physique de circuits log. Un microprocesseur est construit en un seul circuit intégré Gain en performance lié pour partie aux transistors Taille des transistors ց complexité / performance des proc. ր Michel Salomon Intro. aux sys. info. 5 / 36

6 Architecture des ordinateurs actuels - Circuits logiques Illustration 1 - Synthèse d un demi-additionneur (half-adder) Addition de 2 bits x et y de plus bas poids x y x + y = S retenue = R Expressions logiques équivalentes pour les sorties S = x y = (x + y) (x y) R = x y Réalisations et représentation schématique x y S x y S x y HA S R R R Michel Salomon Intro. aux sys. info. 6 / 36

7 Architecture des ordinateurs actuels - Circuits logiques Illustration 2 - Synthèse d un additionneur complet (full-adder) Addition de 2 mots binaires Addition bit à bit en considérant le retenue de rang inférieure L add. complet calcule la somme de 3 bits d un même rang Il comporte 3 entrées x, y et R e et 2 sorties S et R s Expressions logiques équivalentes pour les sorties S = x y R e R s = x y + R e (x y) Réalisations et représentation schématique Re Re Re x y S x y HA HA S x FA S y Rs Rs Rs Michel Salomon Intro. aux sys. info. 7 / 36

8 Architecture des ordinateurs actuels - Performances Performances des processeurs Mesures nombre d op. / instructions exécutées par seconde Unités Millions d Instructions Par Seconde, etc. Sujet à critique utilisation de benchmark Cadencement de l exécution des opérations / instructions Processeur puissant voudrait dire fréquence élevée? Oui et non Barrières Chaleur Plus de transistors par unité de surface plus d énergie Complexité Que faire de tous ces transistors? Difficile d améliorer un proc. individuel (1 cœur de calcul) La complexité consomme trop d énergie Michel Salomon Intro. aux sys. info. 8 / 36

9 Architecture des ordinateurs actuels - Puissance Puissance dynamique absorbée et dissipée en chaleur Dépend de plusieurs facteurs Fréquence de fonctionnement (F) Tension de fonctionnement (V ) Capacité électrique du processeur (C) liée aux transistors Nombre de transistors par unité de surface (densité) Taille du semi-conducteur P dyn (en Watts) = C V 2 F Thermal Design Power donnée par le fondeur Puissance moyenne qu un processeur peut dissiper en charge Puissance maximale moins une marge de sécurité (20 à 30%) Réduire le coût énergétique de l exécution d une instruction Michel Salomon Intro. aux sys. info. 9 / 36

10 Architecture des ordinateurs actuels - Évolution Comparaison des performances des processeurs Proc. Intel transistors Fréquence de 740 khz MIPS Proc. Intel Core i7 5960X milliards de transistors (2.6 milliards au total) Fréquence de 3.0/3.5 GHz 8 cœurs et 16 threads MIPS (Benchmark Arithmétique - Dhrystone) Que constate-t-on? l impact fort des évolutions architecturales Nombre de transistors multiplié par plus de Fréquence multipliée par plus de 4000 Puissance en MIPS multipliée par plus de 2,6 millions Michel Salomon Intro. aux sys. info. 10 / 36

11 Architecture des ordinateurs actuels - Structure globale On distingue plusieurs composants : 1 l unité centrale de traitement (ou CPU) ou processeur (ou microprocesseur) ; 1 l Unité de Contrôle 2 l Unité Arithmétique et Logique 3 Un ensemble de registres 2 la mémoire centrale ou principale ; Contient programmes et données 3 les interfaces d Entrées/Sorties et les périphériques ; Interfacent les périphériques avec le CPU, la mémoire centrale Composants reliés par un bus de communication Remarques : description des ordinateurs monoprocesseur avec un seul cœur ; il existe des architectures plus complexes comme les machines parallèles, multiprocesseurs. Michel Salomon Intro. aux sys. info. 11 / 36

12 Architecture des ordinateurs actuels - Structure globale Chemin de données, instructions, micro-instructions Micro instructions CPU Unité Arith. et Logique Unité de Controle Registres Mémoire RAM donnée donnée donnée instruct. 1 instruct. 2 instruct. 3 donnée instruct. n Données Programme E/S Périphérique n 1 Entrée d/i Interface Sortie instruction donnée données / instructions données / instructions Bus de communication Michel Salomon Intro. aux sys. info. 12 / 36

13 Architecture des ordinateurs actuels - Structure globale La RAM de la mémoire centrale occupe une place essentielle Tout transite par elle (données et instructions) Chaque instruction est décodée par l unité de contrôle L unité de contrôle interprète l instruction ; elle contrôle l activation des autres composants ; via des micro-instructions contrôlant les circuits (définissent sous forme de séquence binaire les signaux de contrôle) Une instruction peut consister en : une opération d entrée ou de sortie ; un déplacement de données en mémoire ; des opérations arithmétiques et logiques ; etc. Un processeur peut exécuter un certain nombre d instructions Le jeu d instructions constitue le langage machine Le langage machine est propre à une architecture de processeur L assembleur est le langage le plus proche du langage machine Michel Salomon Intro. aux sys. info. 13 / 36

14 Langages, programmes et exécution Différents niveaux de programmation Un processeur ne comprend que du langage machine Difficile à maîtriser par un être humain Instructions élémentaires ; programmation longue Plus bas niveau de programmation Création de langages de plus haut niveau Plus facile de programmer, avec moins d erreurs Programmes indépendants du processeur Nécessité de passer d un haut niveau à un bas niveau Exécuter un programme passer d un langage de haut niveau L H à du langage bas niveau L B plus compréhensible par un processeur Interprétation Traduction Michel Salomon Intro. aux sys. info. 14 / 36

15 Langages, programmes et exécution Interprétation Exécution par une machine plus ou moins virtuelle Prog. écrit en L B prenant en entrée des instructions de L H Pour chaque instruction de L H une séquence équivalente en L B est exécutée Les instructions de L B sont ensuite décodées et exécutées Traduction Compilation Instructions de L H remplacées par des instructions de L B Transforme un prog. écrit avec L H en un équivalent en L B Exécution du programme L B Michel Salomon Intro. aux sys. info. 15 / 36

16 Architecture des ordinateurs actuels - Machine multi-couches Au début il n y avait que la couche matérielle de plus bas niveau Réalisation de calculs élémentaires Exécution directe des instructions du langage machine Apparition de jeux d instructions complexes économiser la mémoire Interprétation par une couche micro-codée Puis du besoin de partager l utilisation de machines multi-utilisateurs ; multi-tâches Nouvelle gestion de la mémoire et des ressources Retour vers des jeux d instructions réduits plus efficace Disparition de la couche micro-codée Importance du travail des compilateurs Michel Salomon Intro. aux sys. info. 16 / 36

17 Architecture des ordinateurs actuels - Machine multi-couches Machines actuelles Langage de haut niveau Traduction (compilateur) Langage d assemblage Traduction (assembleur) Systeme d exploitation Interpretation partielle Jeu d instructions Interpretation / Execution Micro architecture Materiel Circuits logiques Rôle des différentes couches Langage de haut niveau Utilisés par les développeurs Langage d assemblage Interaction avec les couches inf. Système d exploitation Mémoire, exécution concurrente Jeu d instructions disponible Exéc. directe ou micro-prog. Micro-architecture Registres, UAL, etc. Caractéristiques phys. du proc. Une opération logicielle peut être réalisée par du matériel Une opération matérielle peut être émulée par du logiciel Michel Salomon Intro. aux sys. info. 17 / 36

18 Unité centrale de traitement (CPU) - Unité de contrôle Constituée de 3 éléments 1 d un séquenceur ; Synchronise l exécution des instructions sur l horloge ; gère les signaux qui contrôlent les autres composants 2 d un compteur ordinal (CO) ; Adresse mémoire de la prochaine instruction à exécuter ; correspond au registre IP (Instruction Pointer) en x86 3 registre d instruction (RI) Contient l instruction à exécuter, composée de deux champs : 1 le code de l opération ; 2 les opérandes de l opération (repérées par leur adresse - d aucune à plusieurs) Cadencement de l exécution des opérations / instructions Décodage code op. micro-instructions cadencées sur l horloge Horloge rapide une instruction est rapidement réalisée Michel Salomon Intro. aux sys. info. 18 / 36

19 Unité centrale de traitement (CPU) - Unité de contrôle Exécuter un programme revient à répéter un même cycle d opérations (étapes 3 et 5 en cas d opérande en mémoire) : 1 chercher instruction (Instruction Fetch) ; 2 décoder (Instruction Decode) ; 3 chercher opérande(s) (Operand(s) Fetch ) ; 4 exécuter (EXecute) 5 écrire en mémoire (Write Back) Cycle d exécution d instructions loop chercher l instruction à l adresse dans CO, la mettre dans RI modification du registre CO décoder l instruction dans RI chercher les opérandes éventuelles exécuter l opération associée au code opération écrire le résultat end loop Michel Salomon Intro. aux sys. info. 19 / 36

20 Unité centrale de traitement (CPU) - Unité de contrôle Rôle du séquenceur engendrer les micro-instructions Séquenceur câblé réalisé par un circuit Séquenceur micro-prog. décrit par des micro-instructions Micro-programme exécuté par une micro-machine comportant un micro-compteur et une mémoire Type de séquenceur dépend du type de jeu d instructions Jeu étendu famille Complex Instruction Set Computer Grand nombre d instructions de tailles variables micro-programmé Jeu réduit famille Reduced Instruction Set Computer Petit nombre d instructions de taille fixe câblé (plus efficace) Remarques : intérêt de l architecture CISC réduire les accès mémoire ; intérêt de l architecture RISC constat dans les années % des prog. ne comportaient que 20% des instr. machines Michel Salomon Intro. aux sys. info. 20 / 36

21 Unité centrale de traitement (CPU) - UAL L Unité Arithmétique et Logique est en charge de l exécution des calculs arithmétiques addition, etc. ; des calculs logiques comparaison de mots binaires, etc. Arithmetic and Logic Unit Des informations sur le déroulement d un calcul sont données par les différents bits du registre FLAG(S) (ou registre d état, ou encore registre des drapeaux) : indicateur OF (Overflow) armé (mis à 1) en cas de débordement en arithmétique signée ; indicateur CF (Carry) armé (mis à 1) en cas de débordement en arithmétique non signée ; indicateur ZF (Zero) armé si le résultat d une instruction arithmétique est 0 etc. Michel Salomon Intro. aux sys. info. 21 / 36

22 Unité centrale de traitement (CPU) - UAL Exécution - Principe Une instruction arithmétique nécessiterait 3 adresses mémoire l Adresse des 2 opérandes du calcul ; l Adresse où ranger le résultat nécessite beaucoup de bits Exécution - Pratique Pour simplifier un registre accumulateur (ACC) était utilisé pour faire le calcul en 3 étapes 1 Transférer l opérande 1 dans le registre ACC ; 2 Effectuer le calcul entre ACC et l opérande 2, puis mettre le résultat dans le registre ACC ; 3 Transférer le résultat de ACC à l adresse mémoire adéquate à la place d 1 instruction complexe on en a 3 plus simples Michel Salomon Intro. aux sys. info. 22 / 36

23 Unité centrale de traitement (CPU) - UAL Processeurs actuels Disposent de registres généraux (ou de travail) Architecture 32 bits 8 registres (EAX,EBX,ECX,EDX, etc.) Architecture 64 bits 16 registres (RAX,RBX,RCX,RDX, etc.) AH AL EAX RAX Utilisent uniquement des registres 1 calcul en 3 étapes : 1 Transférer l opérande 1 dans le registre R α ; 2 Transférer l opérande 2 dans le registre R β ; 3 Effectuer le calcul entre R α et R β 4 Transférer le résultat de R α à l adresse mémoire adéquate Registres adressés par des bits : 2 bits 4 registres, etc. AX Michel Salomon Intro. aux sys. info. 23 / 36

24 Unité centrale de traitement (CPU) - UAL Illustration du fonctionnement Registre CO Programme instruction 1 instruction 2 instruction FETCH instruction FETCH operand Registres de travail Registre RI Mémoire Données opérande 1 opérande 2 ou écriture 5 WRITE BACK Reg. FLAG UAL 2 DECODE 4 EXECUTE Michel Salomon Intro. aux sys. info. 24 / 36

25 Unité centrale de traitement (CPU) - Techniques diverses Unité de calcul en virgule flottante (coprocesseur mathématique) Floating Point Unit extérieure jusqu au proc. 486 DX Initialement émulée via un micro-code en utilisant l UAL Jeu d instructions x87 inclu dans le jeu global x86 Architecture 16 bits, 32 bits, 64 bits Registres plus grands et plus nombreux Jeu d instructions étendu / spécialisées (MMX, SSEx, etc.) Exemple : x64 Architecture (ou x86_64 ; AMD64)) 16 registres généraux de 64 bits 8 registres x87 de 80 bits 8 registres MMX de 64 bits ( parallélisme SIMD) 16 registres SSE de 128 bits (extension de MMX) Architecture abstraction définie par un jeu d instructions Micro-architecture caractéristiques physiques du processeur Michel Salomon Intro. aux sys. info. 25 / 36

26 Unité centrale de traitement (CPU) - Techniques diverses Mémoire cache réduire les accès à la RAM Intégration dans le processeur depuis le proc. 486 différents niveaux : L1 et L2, voire L3 Pipeline, puis superpipeline travail à la chaîne Découpage de l exécution d une instruction en étages, à chaque instant un étage peut ainsi exécuter une instruction ; Superpipeline augmentation du nombre d étages (profondeur) Exemple : 5 étages - 9 cycles pour exécuter 5 instructions instruction n instruction n+1 instruction n+2 instruction n+3 instruction n+4 0 T 2T 3T 4T 5T 6T 7T 8T 9T IF ID OF EX WB IF ID IF OF ID IF EX OF ID IF WB EX OF ID WB EX OF WB EX WB temps instructions étage 1 étage 2 étage 3 étage 4 étage 5 Michel Salomon Intro. aux sys. info. 26 / 36

27 Unité centrale de traitement (CPU) - Techniques diverses Architecture superscalaire Exécution simultanée de plusieurs instructions Utilisations de plusieurs pipelines (unités de calcul multiple) Pas de dépendance entre les instructions exécutées en parallèle Degré = nb de pipelines (degré 4 dans les Core et Core ix) Multi-cœur et hyper-threading (ou multi-threading) Multi-cœur Plusieurs cœurs de calcul travaillant en parallèle Programmes dont l exécution est parallélisable Problème échange des infos entre les cœurs Hyper-Threading (concept du Simulteneous Multi-Threading Création de deux processeurs logiques pour un cœur physique Registres de données, de contrôle dupliqués Partage du cœur du processeur, cache et du bus Michel Salomon Intro. aux sys. info. 27 / 36

28 Unité centrale de traitement (CPU) - Techniques diverses Multi-cœur et hyper-threading (ou multi-threading) RAM Controleur memoire Bus Cache commun Cache Cache Processeur Processeur Autres Out-of-order execution exécution dans le désordre Branch predictor if-then-else / remplissage du pipeline Contrôleur mémoire gère les com. vers l extérieur du CPU Michel Salomon Intro. aux sys. info. 28 / 36

29 Mémoires - Hiérarchie Plusieurs types de mémoire cohabitent Mémoire cache (L1, etc.) ; Mémoire centrale (RAM) ; Mémoire de masse (disque dur, CD, DVD, etc.) ; chaque type présente des caractéristiques différentes Principes guidant l organisation de ces mémoires 1 Principe de localité 90% du temps d exéc. est passé dans 10% du code Localité temporelle une donnée (ou instruction) sera probablement réutilisée plus tard ; Localité spatiale une donnée (ou instruction) localisée près d une donnée (ou instruction) utilisée récemment le sera sans doute prochainement ; 2 Plus une mémoire est rapide, plus elle est petite coût d encombrement proportionnel à la rapidité Michel Salomon Intro. aux sys. info. 29 / 36

30 Mémoires - Hiérarchie Critères utilisables pour définir une hiérarchie Prix Rapidité Taille etc. ou encore proximité avec le processeur Hiérarchie selon la proximité avec le proc., dans l ordre décroissant 1 Registres ; 2 Mémoire cache de niveau 1 ou L1, de type SRAM 3 Mémoire cache de niveau 2 ou L2 4 Mémoire centrale (RAM), de type DRAM 5 Disques durs 6 Supports d archivage (CD, DVD, etc.) Michel Salomon Intro. aux sys. info. 30 / 36

31 Mémoires - Caractéristiques Capacité (ou taille) Nombre d octets qui peuvent être stockés Cycle mémoire Temps minimum entre deux accès consécutifs Débit Nombre d octets lus / écrits par seconde Temps d accès Temps s écoulant entre une demande d accès (lecture ou écriture) et son accomplissement Type d accès direct accès via une adresse ; par le contenu mémoire associative ; séquentiel Volatilité Perte éventuelle de l information Michel Salomon Intro. aux sys. info. 31 / 36

32 Mémoires - Technologies de réalisation Mémoire de type Static Random Access Memory Principe : 1 bit mémorisé via une bascule à base de transistors Très rapide et coûteuse ; Utilisée pour les registres et la mémoire cache dans les processeurs Mémoire de type Dynamic Random Access Memory Principe : 1 bit mémorisé via un transistor couplé à un condensateur Moins rapide (rafraîchissement), facile à fabriquer et d un coût réduit Utilisée pour la mémoire centrale (SDRAM, DDRAM, etc.) Michel Salomon Intro. aux sys. info. 32 / 36

33 Mémoire cache - Objectif et types Concept utilisé à différents niveaux Objectif On trouve une mémoire cache ou antémémoire dans différents composants matériels ou logiciels tels que : disque dur ; serveur de pages dynamiques ; etc. ; microprocesseur (CPU, GPU) Ne pas avoir à rechercher en mémoire centrale des informations (données, instructions) déjà utilisées ; pour cela on les mémorise près du processeur Types de mémoire cache 1 séparé données et instructions dans des caches différents 2 unifié données et instructions dans le même cache Michel Salomon Intro. aux sys. info. 33 / 36

34 Mémoire cache - Niveaux de cache d un CPU Dans un processeur on peut avoir jusqu à 3 niveaux de cache Cache de niveau 1 ou L1 propre à chaque cœur ; Habituellement cache séparé opérations simultanées Cache de niveau 2 ou L2 capacité plus importante Cache de niveau 3 ou L3 partagé Mot Ligne CPU L1 L2 Bloc Mémoire centrale Illustration avec l architecture Core d Intel (avant Core ix) Michel Salomon Intro. aux sys. info. 34 / 36

35 Mémoire cache - Fonctionnement et mapping Fonctionnement 1 Le processeur demande une information ; 2 le contrôleur de cache regarde sa disponibilité dans le cache Oui succès de cache Non défaut de cache 3 en cas de défaut de cache le contrôleur demande à la mémoire centrale de lui fournir l information ; 4 l information en provenance de la mémoire centrale est stockée dans le cache pour une utilisation ultérieure Mapping de 3 types Méthode indiquant à quelle adresse écrire dans le cache 1 Cache associatif écrire n importe où 2 Cache direct écrire à un endroit précis 3 Cache associatif par n-ensembles combine les deux approches précédentes Michel Salomon Intro. aux sys. info. 35 / 36

36 Mémoire cache - Remplacement et interaction Politique de remplacement pour les caches associatifs Random info. choisie aléatoirement First-In-First-Out info. la plus ancienne Least-Recently-Used info. la moins récemment utilisée Least-Frequently-Used info. la moins fréquemment utilisée Most-Frequently-Used info. la plus fréquemment utilisée Politique de lecture dans la mémoire centrale si défaut de cache Read Through lecture directe RAM CPU No Read Through lecture RAM cache CPU ; Politique d écriture dans la mémoire centrale Write Through écriture dans le cache et la RAM Write Back écriture dans la RAM à l effacement Michel Salomon Intro. aux sys. info. 36 / 36