Exercice 1 Question de cours (2,5 points)



Documents pareils
Gestion de mémoire secondaire F. Boyer, Laboratoire Sardes

Limitations of the Playstation 3 for High Performance Cluster Computing

Partie 7 : Gestion de la mémoire

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping

Base de l'informatique. Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB)

Architecture des ordinateurs

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr

datatale Boîtier Crypté 2.5-pouces pour disque dur Manuel d utilisation USB 2.0 AES 256 bit Rev.01

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:

Systèmes d Exploitation - ENSIN6U3. Aix-Marseille Université

Licence Sciences et Technologies Examen janvier 2010

Cours de Systèmes d Exploitation

Progressons vers l internet de demain

1. Systèmes d entrée/sortie 2. Systèmes de fichiers 3. Structure de mémoire de masse (disques)

Programmation C. Apprendre à développer des programmes simples dans le langage C

TD Architecture des ordinateurs. Jean-Luc Dekeyser

Windows 2000: W2K: Architecture. Introduction. W2K: amélioration du noyau. Gamme windows W2K pro: configuration.

LE DISQUE DUR : IDE (Integrated Device Electronique) : La nouvelle référence.

Découverte de l ordinateur. Partie matérielle

Travaux pratiques Détermination de la capacité de stockage des données

Choix d'un serveur. Choix 1 : HP ProLiant DL380 G7 Base - Xeon E GHz

Nouvelle version de Zonecheck, la 3.0, avec tests DNSSEC

4D v11 SQL Release 5 (11.5) ADDENDUM

Leçon 1 : Les principaux composants d un ordinateur

LA mémoire principale est le lieu où se trouvent les programmes et les

Matériel & Logiciels (Hardware & Software)

FreeNAS Shere. Par THOREZ Nicolas

Chapitre 4 : Les mémoires

Initiation. àl algorithmique et à la programmation. en C

Extrait de uvrez/technique.mspx UREC MMSH (S. ZARDAN) 1

TIC. Tout d abord. Objectifs. L information et l ordinateur. TC IUT Montpellier

Gestion de la mémoire

Partie 1. Professeur : Haouati Abdelali. CPGE Lycée Omar Ibn Lkhattab - Meknès haouaticpge@gmail.com

Systemes d'exploitation des ordinateurs

Aide à l installation et à la migration en HelloDoc 5.60

SQL Limitations Mémoire

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE

JPEG, PNG, PDF, CMJN, HTML, Préparez-vous à communiquer!

Structure fonctionnelle d un SGBD

Le poids et la taille des fichiers

Intro PC Windows 7 Intro Internet

Systèmes d Exploitation - ENSIN6U3. Aix-Marseille Université

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

PROTEGER SA CLE USB AVEC ROHOS MINI-DRIVE

Sécurité et sûreté des systèmes embarqués et mobiles

Création de maquette web

Architecture des ordinateurs

GPA770 Microélectronique appliquée Exercices série A

I. QU'EST-CE QU'UN ORDINATEUR? Un ordinateur est relié à plein de périphériques

Des interfaces textuelles aux interfaces graphiques

Encryptions, compression et partitionnement des données


Conférence IDC Information Management

Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A5 Programmation de la CPU 314C-2DP

DE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51

EX4C Systèmes d exploitation. Séance 14 Structure des stockages de masse

La fonction exponentielle

Réseaux IUP2 / 2005 IPv6

Bases de programmation. Cours 5. Structurer les données

LES SYSTÈMES DE FICHIERS

L informatique en solo

ASR1 TD7 : Un microprocesseur RISC 16 bits

SYS MEM. Gestion de la mémoire. Table des matières. IUT - Département Informatique. ASR2-Système. 1.1 Motivation

TD 1 - Transmission en bande de passe

Manuel d utilisation du logiciel de messagerie personnelle Palm VersaMail 2.5

Projet de Bachelor Virtual Desktop Infrastructure

Diagrammes de Package, de déploiement et de composants UML

Optimisation de 4D Server et 4D Web Server. Résumé. 4D Notes techniques

Conception des systèmes répartis

SGM. Master S.T.S. mention informatique, première année. Isabelle Puaut. Septembre Université de Rennes I - IRISA

INTERSYSTEMS CACHÉ COMME ALTERNATIVE AUX BASES DE DONNÉES RÉSIDENTES EN MÉMOIRE

GESTION DE LA MEMOIRE

Systèmes et Réseaux (ASR 2) - Notes de cours Cours 14

Algorithme. Table des matières

Ed 03/95 PAQ 1530 NON URGENTE (INFO PRODUIT) TEMPORAIRE DEFINITIVE

Exigences système Commercial & Digital Printing

REALISATION d'un. ORDONNANCEUR à ECHEANCES

Conservation des documents numériques

Steganos présente Security Suite 2007, son incontournable suite de sécurité pour PC.

Présentation du cours

Codage d information. Codage d information : -Définition-

Éléments d'architecture des ordinateurs

SSL ET IPSEC. Licence Pro ATC Amel Guetat

PIC : COURS ASSEMBLEUR

CARTES A PUCE. Pascal Urien - Cours cartes à puce /06/10 Page 1

Architecture ordinateur. Organisation mémoire et Entrées/Sorties

Informatique. Les réponses doivent être données en cochant les cases sur la dernière feuille du sujet, intitulée feuille de réponse

Programme EcranTactile-01 MANUEL DE MISE EN ŒUVRE

Cours Informatique 1. Monsieur SADOUNI Salheddine

«clustering» et «load balancing» avec Zope et ZEO

Administration de Parc Informatique TP07 : Installation de Linux Debian

Architecture des Ordinateurs. Partie II:

Algorithmique et langages du Web

Système de Gestion de Fichiers

Chap 4. La fonction exponentielle Terminale S. Lemme : Si est une fonction dérivable sur R telle que : = et 0! = 1 alors ne s annule pas sur R.

HTML5, CSS3 et JavaScript Développez vos sites pour les terminaux mobiles

MB Led. Benjamin Bonny Cédric Le Ninivin Guillaume Normand

Tarifs 15 juin 2015 REF MATRIX APPLIANCES. DESIGNATION RAID CAPACITE EN RAID Prix Public Unitaire HT.

Transcription:

Info32B Systèmes d Exploitations année 2013-2014 Partiel 18 février 2014 R. Bonaque, H. Ding, M. Gleize, N. Sabouret L épreuve dure 2h00. Tous les documents sont autorisés. Les exercices sont indépendants. Exercice 1 Question de cours (2,5 points) 1. Dessinez sur un schéma les composants matériels principaux d un ordinateur. Les périphériques externes seront représentés par un bloc unique. (1,5 points) Conformément à ce qui a été vu en cours, le schéma doit comporter : bus processeur (avec UC, horloge, cache) RAM contrôleurs matériel (DMA ou autres) périphérique externes 2. Rajoutez un bloc pour les processus et un pour l OS sur votre schéma puis indiquez à l aide de flèches nommées et facilement différentiables la provenance et la destination d une exception logicielle, d une exception matérielle et d un appel système. (1 point) L exception matérielle va d un périphérique externe à l OS (on peut admettre qu elle va au processeur dans la mesure ou c est d un point de vue strictement matériel vrai). L exception logicielle vient d un processus (à la limite du processeur) et va à l OS (à la limite, au processeur). L appel système vient du processus et va à l OS (on n admettra pas d approximation). Exercice 2 Ordonnancement (4 points) On considère les processus suivants, définis par leur durée (réelle ou estimée) et leur date d arrivée : P1 durée : 8, date 0 P2 durée : 3, date 2 P3 durée : 4, date 4 P4 durée : 1, date 4 P5 durée : 4, date 12 1

1. Dessinez un diagramme de Gantt correspondant au résultat d un ordonnancement préemptif plus court d abord (avec remise en fin de file) et indiquez le temps d attente moyen. (1,5 points) 0 P 1 2 P 2 5 P 4 6 P 3 10 P 1 16 P 5 20 temps d attente moyen = (8 + 0 + 2 + 1 + 4)/5 = 3 2. Dessinez un diagramme de Gantt correspondant au résultat d un ordonnancement «round robin» avec un quantum de temps fixé à 2 et indiquez le temps d attente moyen. (2 points) 0 P 1 2 P 2 4 P 1 6 P 3 8 P 4 9 P 2 10 P 1 12 P 3 14 P 5 16 P 1 18 P 5 20 À t=2, P2 est arrivé, prend la main et P1 est placé en tête de file (reste 6) À t=4, P3 et P4 sont arrivés, P1 prend la main, puis c est P3 puis P4. À t=9, P4 est terminé. La file est constituée de P2 (1), P1 (4) et P3 (2). P2 prend la main. À t=10, P2 est terminé. P1 prend la main. À t=12, P5 est arrivé. P1 est remis en fin de file. P3 prend la main (et la file est constituée de P5 (4) et P1 (2). À t=14, P3 est terminé. P5 prend la main, puis P1 et enfin P5 termine. Temps d attente moyen = ( 10 + 5 + 6 + 4 + 4 )/5 = 5,8 3. Quel est le meilleur algorithme suivant le critère du temps d attente moyen? Du temps d attente min-max? (0,5 point) En temps d attente moyen, c est le plus court préemptif (3 contre 5,8). En min-max, c est aussi le plus court préemptif (8 contre 10). Exercice 3 Allocation mémoire contigüe (3 points) On se place dans un système de mémoire de 1200 Ko de mémoire haute (c est-à-dire au delà de la partie utilisée par l OS) en partitionnement variable (swapping). Des processus se présentent à la mémoire au temps 0 ms dans l ordre suivant : P1 : 600Ko de mémoire, durée 2ms P2 : 150Ko de mémoire, durée 10ms P3 : 400Ko de mémoire, durée 2ms P4 : 300Ko de mémoire, durée 3ms P5 : 200Ko de mémoire, durée 4ms P6 : 400Ko de mémoire, durée 2ms 1. Déroulez l algorithme d allocation First-fit (prochain bloc libre) en précisant à chaque L algorithme commence par placer P1, P2 et P3 en mémoire, ce qui ne P3 aient été discardés de la mémoire après 2 ms. Placement de P4 : P4 :300 300 P2 :150 450 Placement de P5 : P4 :300 P5 :200 100 P2 :150 450 2

Placement de P6 : P4 :300 P5 :200 100 P2 :150 P6 :400 50 Taux de fragmentation à 3 ms = (100 + 50)/1200 0.13 2. Déroulez l algorithme d allocation Best-fit (plus petit bloc libre) en précisant à chaque L algorithme commence par placer P1, P2 et P3 en mémoire, ce qui ne P3 aient été discardés de la mémoire après 2 ms. Placement de P4 : 600 P2 :150 P4 :300 150 Placement de P5 : P5 :200 400 P2 :150 P4 :300 150 Placement de P6 : P5 :200 P6 :400 P2 :150 P4 :300 150 Taux de fragmentation à 3 ms = (150)/1200 0.13 3. Déroulez l algorithme d allocation Worst-fit (plus grand bloc libre) en précisant à chaque L algorithme commence par placer P1, P2 et P3 en mémoire, ce qui ne P3 aient été discardés de la mémoire après 2 ms. chacun des algorithmes suivants, et précisez le taux de fragmentation au temps 3 ms : Placement de P4 : P4 :300 300 P2 :150 450 Placement de P5 : P4 :300 300 P2 :150 P5 :200 250 On est forcé d attendre la fin de P4 (durée 3 ms) pour placé P6 A 5 ms : 600 P2 :150 P5 :200 250 Placement de P6 : P6 :400 200 P2 :150 P5 :200 250 Taux de fragmentation à 3 ms = (300 + 250)/1200 0.46 Exercice 4 Pagination (7,5 points) 1. Expliquez pourquoi les tailles de pages sont toujours une puissance de 2 (1 point) Si ça n était pas le cas, il y aurait des bouts de mémoire qui ne seraient pas référençables sans «sortir» de la page, donc de la fragmentation inutile. 2. On suppose un espace d adresses logiques de 64 pages de 256 octets chacune, représenté dans une mémoire physique de 128 cadres de pages. Combien de bits comporte l adresse logique? L adresse physique? Expliquez. (1 point) 256 = 2 8 donc 8 bits pour l offset dans la page, 64 = 2 6 donc 6 bits pour le numéro de page et 128 = 2 7 donc 7 bits pour les cadres de pages. Adresse logique = 14 bits, adresse physique = 15 bits. 3. On suppose maintenant un système de 4096 Ko de mémoire haute organisée avec des pages de 32Ko (un seul niveau de pagination). Décrivez le système d adressage logique. Quelle est la taille maximum de la table des pages? Expliquez. (1 point) 4096Ko/32Ko = 2 12 /2 5 = 2 7 pages. Pour adresser 2 7 pages, il faut 7 bits. On a donc une table des pages qui peut faire 2 7 7 octets = 112o (par processus). Si on rajoute le bit de validité, il faut 2 7 8 bits, soit 128 octets. 3

4. On suppose que, dans le système de la question précédente, on a trois processus qui s exécutent sur le système : P1 nécessitant 1250Ko (code, données et pile), P2 nécessitant 100 Ko et P3 nécessitant 200 Ko. Quelle est la quantité de mémoire réellement utilisée par l exécution de ces trois processus? Quel est le taux de fragmentation? Expliquez. (2 points) P1 nécessite 40 cadres de pages, plus sa table de pages qui fait 40 octets (8 bits par page à adresser). P2 nécessite 4 cadres, plus 32 bits. P3 nécessite 7 pages, plus 7 octets. Donc le total est de 40+4+7 = 51 pages de 32Ko, plus les 51 octets des tables, soit 51 32 1024 8 + 51 = 1671219 octets (environ 1.6Mo). Fragmentation = 30Ko perdus pour P1 + 28Ko perdus pour P2 + 24Ko perdus pour P3 (on néglige les octets des tables de pages) soit 82Ko. 5. En considérant les huit premières entrées de la table de page présentée par la figure suivante : N cadre de page N de page Bit de présence/absence 7 0 0 6 0 0 5 0 1 4 2 1 3 0 0 2 1 1 1 0 0 0 3 1 et en supposant une taille de cadre de page de 32Ko, donner les adresses logiques correspondantes aux adresses physiques 31792 et 90348? Expliquez. (2,5 points) @physique = (No cadre,offset) @physique (divisée par) Taille du cadre = No du cadre, le reste donne le déplacement @physique 31792/(32*1024) => Numéro du cadre = 0 et déplacement = 31792 Numéro de page = 3 => @logique = 3*32768 + 31792 = 130096 @physique 90348/32768 => Numéro du cadre = 2 et déplacement = 24812 Numéro de page = 1 => @logique = 1*32768 + 24812 = 57580 Exercice 5 Estimation du temps UC (3 points) Un certain nombre d algorithmes d ordonnancement on besoin d une estimation du temps processeur que va prendre le prochain cycle d un processus. On supposera, comme dans le cours, que cette estimation est la moyenne exponentielle des cycles précédents, avec un facteur de pondération α. On note d n l estimation du temps pris par le cycle n et t n son temps réel. On a donc (comme vu en cours) : d n = αd n 1 + (1 α)t n 1 1. Exprimez d n en fonction de d 0 de α et des (t i ) i N. (1 point) d n = α n d 0 +(1 α) n 1 alpha n 1 k t k On peut accepter une expression avec des... si elles contient au moins le premier et le dernier terme de la somme. 4

2. On rappelle que pour x R exp(x) = + si d 0 = 0 et t i = 1 i! ms pour tout i 0? (1 point) Dans ces conditions d n n 1 n 1 1/alpha α)α k ms. k! D où dn = (1 α)α n 1 α n x k dn. Vers quelle valeur l expression k! α n = α n 0 + (1 α) n 1 1/alpha k k! qui tend vers (1 α)αexp( 1 α ) ms alpha n 1 k 1 k! tend elle ms = (1 3. Que se passerait-il avec ce processus si l ordonnanceur avait comme stratégie «le plus court d abord»? Cela vous parait-il possible pour un processus réel, se passerait-il la même chose avec un «round-robin»? (1 point) Cela permet plusieurs observations : comme le temps estimé diminue très vite l ordonnanceur finit par toujours donner la priorité à ce processus : il y a famine pour les autres processus. cela n est pas possible tel quel dans le cas réel car une exécution d un processus dure toujours au moins une instruction donc le temps réel ne peut pas descendre infiniment, néanmoins rien s empêche un processus de ne faire qu un petit nombre d instructions par cycle et de mettre en famine les autres, c est un des inconvénients du «plus court d abord». avec un round-robin on n aurait pas se problème car il est par nature équitable : après un cycle (très court à priori) de ce processus les autres processus peuvent exécuter 5