Unité IFS (Interface) Les systèmes embarqués Architecture des systèmes à processeur Etienne Messerli Le 17 février 2015 p 1 Ordinateur Système UNIVERSEL de traitement de l'information "binaire" Utilisé pour : Traitement d information texte, son, image, vidéo, Calcul complexe algorithme, prévision météo, prédiction bancaire, Système de communication serveur, switch, routeur, Commande de machines et d appareils machines outils, ligne d assemblage, appareil médical, Systèmes embarqués automobile, avionique, ferroviaire,.. p 2
Terminologie Calculette simple opérations fixes Calculatrice type HP48 Ordinateur personnel PC Maxi ordinateur ordinateurs de puissances différentes Microprocesseur Micro-contrôleur partie d'un ordinateur système à processeur intégré dans une seule puce p 3 Eniac, école de Moore, Pennsylvanie, 1946 p 4
Historique Année Nom Taille m3 Puissance W Performances (add/s) Mém. Ko Prix $ Rapport Perfor- /Prix Prix $ (1991) Rapport Perfor- /Prix 1951 UNIVAC 28,317 124'500 1'900 48 1'000'000 1 4'533'6 1 07 1964 IBM S360 1,699 10'000 500'000 64 1'000'000 263 3'756'5 318 02 1965 PDP-8 0,227 500 330'000 4 16'000 10'855 59'947 13'135 1976 Cray-1 1,642 60'000 166'000'000 32'768 4'000'000 2'842 7'675'5 91 1981 IBM PC 0,0283 150 240'000 256 3'000 42'105 3'702 51'604 1991 HP 9000 0,0566 500 50'000'000 16'384 7'400 3'556'188 7'400 16'122'356 2000 PC 0,0250 150 1'000'000'000 256'000 1'000 0.526 10 9? 2013 PC (i7-3830) DELL Alienware Référence [2]: 0.0250 500 >16'000'000'000 4 Core 3.60GHz 16 Go HD 1 To 1 900 4.432 10 9? Organisation et conception des ordinateurs Patterson et Hennessy, Dunod Site internet : http://histoire.info.online.fr/ p 5 Architecture Von Neumann John Von Neumann, Princeton, 1946 imagine de stocker le programme en mémoire pas de distinction entre la mémoire pour le programme et celle pour les données Les mémoires et les entrées/sorties sont adressées de façon similaire un seul ensemble de bus : CPU Mémoire I/O la mémoire et les entrées/sorties sont dans le même plan d adressage p 6
Principe architecture von Neumann Environnement extérieur Mémoire de programme Mémoire de données I/O Entrées et sorties BUS CPU Central Processing Unit Unité de traitement centrale p 7 Architecture Harvard Howard Aiken, université de Harvard, 1946 Utilise un programme stocké en mémoire Programme et données stockés dans des mémoires séparées Dispose de 2 ensembles de bus, soit : un ensemble : CPU-Mémoire programme un ensemble : CPU-Mémoire donnée-e/s p 8
Principe architecture Harvard Environnement extérieur Mémoire programme Mémoire données I/O Entrées et sorties Bus mémoire de programme CPU Central Processing Unit Unité de traitement centrale Bus mémoire de données et I/O p 9 Structure architecture von Neumann Nous allons étudier et utiliser une architecture von Neumann pour le cours IFS CPU BUS Mémoire progr./données I/O Entrées et sorties Environnement extérieur p 10
Unités fonctionnelles CPU Central Processing Unit unité de traitement centrale Mémoire Stockage du programme et des données Entrées & sorties Connexion avec l'environnement extérieur Bus Interconnexions entre les 3 unités Notions vue lors du cours ARO2 p 11 Le CPU Maître du système Son rôle: chercher une instruction dans la mémoire décoder cette instruction exécuter l'instruction transférer des données réaliser une opération, un calcul. calculer l adresse de la prochaine instruction p 12
Instructions du CPU Les instructions du CPU peuvent être classées en trois catégories : instructions de calcul (arithmétique et logique) instructions de transfert de donnée interne interne, interne externe instructions de branchement (saut) p 13 La mémoire Permet de stocker le programme et les données Plusieurs types mémoires volatiles (RAM, SRAM, DRAM,..) mémoires non-volatiles (EPROM,EEPROM,..) mémoires de masses (disque dur, bande, ) celles-ci seront considérées comme des entrées/sorties p 14
Les entrées & sortie Connexion avec l'environnement extérieur Clavier Ecran Convertisseur A/D et D/A Mémoires de masse (disque dur, clé USB, ). Indispensable pour le fonctionnement de l'ensemble p 15 Les Bus Interconnecte les 3 unités principales Commun à tous, donc nécessaire de définir un plan d'adressage (éviter les conflits!) Le CPU est le maître L ensemble des bus comprend 3 parties : Bus d'adresse Bus de données Bus de contrôle QUI QUOI COMMENT p 16
Exercice 1 Etudier le fonctionnement des instructions dans un système à processeur. Analyser les actions internes au processeur et externe dans le système. Pour chaque instruction, indiquez les informations circulant sur les différents chemins de données (datapath) p 17 Exercice 1 Plan d adressage du système à processeur: Bus d adresse 12bits 0x000 4 KB de 0x000 à 0xFFF ROM Bus de données 16bits Programme Définition des zones: ROM programme 4KB 0x000-0x7FF Zone I/O 1KB 0x800-0x9FF RAM données 3KB 0x800-0xFFF I/O Entrées/sorties RAM Données p 18 0x7FF 0x800 0x9FF 0xA00 0xFFF
Exercice 1: énoncé La mémoire contient le programme suivant : Adr. Instruction Description 0 MOV R0, #25 ; R0 = 25 1 MOV R3, #2048 ; R3 = 2048, 0x800 2 SUB R0, R0, #1 ; R0 = R0-1 3 STR R0, [R3] ; Mem[R3] = R0 4 STR R0, [R3 + #512] ; Mem[R3 + 512] = R0 ; afficher R0 sur les leds 5 CMP R0, #0 ; compare R0 avec 0 6 BNEQ 2 ; Si pas égal saute adresse 2 7 B 7 ; stop le programme p 19 Déroulement d un programme PC IR Unité de contrôle R0 R1 R2 R3 ALU 12 Bus d adresse Bus de données 16 0x000 0x001 0x002 0x003 0x004 0x005 0x006 0x007 0x008 0x009 0x010 MOV R0, #25 MOV R3, #2048 SUB R0, R0, #1 STR R0, [R3] STR R0, [R3 + #512] CMP R0, #0 BNEQ 2 B 7 En 0x800: 16 leds En 0x801: 16 switch 0x800 0x801 0x802 0x803 Reserved Reserved 0xA00 0xA01 0xA02 0xA03 p 20
Les E/S dans les systèmes embarqués Entrées simples: Boutons poussoirs, interrupteurs, contact, Sorties simples: Leds, affichage 7 segments, Ecran, écran tactile (touch sreen) Moyen de communication: GSM, GPRS, Wifi, Bluetooth, GPS, accéléromètres Capteurs de grandeurs physique: température, pression, courant, distance, Convertisseurs A/D et D/A source: http://fr.wikipedia.org/wiki/système_embarqué p 29 Exemple de périphériques De nombreux périphériques communique avec le système embarqué via une tension analogique utilisation fréquente de convertisseur A/D et D/A interfacer entrées/sorties à n bits Capteurs de grandeurs physique Fournissent une tension analogique (entrée n bits) Transducteur, dispositif de commande sortiede1ounbits relai, électrovalve, vibreur moteur axes machines p 30
Gestion des transfert sur le bus? Architecture von Neumann Environnement extérieur Mémoire de programme Mémoire de données I/O Entrées et sorties CPU Central Processing Unit Unité de traitement centrale Dans un système à processeur le système de bus est unique. Comment éviter les conflits? => plan d adressage p 31 Plan d adressage Système de bus est unique dans un système à processeur Comment éviter des conflits lors de transferts? => plan d adressage Objectif du plan d adressage Permet au maître de sélectionner le composant concerné par un transfert (read ou write) A chaque adresse y a un seul élément Permet de réaliser le décodeur d adresse chaque élément à son propre CS (signal de sélection) Indispensable pour le programmeur pour accéder au différentes ressources du système p 32
Bus d'un système à processeur Composé de trois parties: Bus d'adresse Générée par le maître du bus: le CPU Définit l'adresse concernée, le correspondant Bus de données Contient les données échangées entre le maître et le correspondant adressé Bus de contrôle Définit le sens du transfert, le protocole, Convention: Sens des transferts référencé sur l action du CPU p 33 Bus d adresses (address bus) L'adresse décrit position mémoire (ou I/O) d un opérande position mémoire du code de la prochaine instruction à exécuter L adresse est générée par le CPU Bus d'adresse: unidirectionnel Fréquent: memory address register (MAR) maintien de l adresse sur le bus p 34
Bus de données (data bus) Transmet: code des instructions de la mémoire vers le CPU opérandes entre le CPU et la mémoire ou les I/O (dans les 2 sens) Bus bidirectionnel de 4, 8, 16, 32 ou 64 bits Limitation en largeur: plusieurs transferts éventuellement nécessaires pour une information plus large que la taille du bus code d une instruction (IR: plusieurs tranches) donnée sur plusieurs mots mémoire p 35 Bus de commande Signaux de gestion des transferts sens, synchronisation, handshake, Exemples pour bus synchrones: RD: lecture (lecture par le CPU) WR: écriture (écriture par le CPU) ou alors R/W pour le sens du transfert strobe pour la synchronisation Convention: référence sur action du CPU p 36
Décodage des adresses Chips select Environnement extérieur Décodage SRAM ROM Inputs Outputs Bus d adresse (unidirectionnel) Bus de données (bi-directionnel) CPU p 37 Exemple de memory map L espace d adressage total est 2 32 = 4GB 0x00000000 0xFFFFFFFF Chaque zones mémoires occupe un espace d adressage: Internal ROM 64KB 0x00000000-0x0000FFFF Internal SRAM 64KB 0x00010000-0x0000FFFF External SDRAM 1GB 0x80000000-0xBFFFFFFF External Flash 1GB 0xC0000000 0xFFFFFFFF Les registres des périphériques occupent l espace d adressage: 16MB 0x48000000 0x49FFFFFF Internal ROM (boot) Internal SRAM Reserved Peripheral Registers Reserved External SDRAM External Flash 0x0000_0000 0x0000_FFFF 0x0001_0000 0x0000_FFFF 0x0001_0000 0x3FFF_FFFF 0x4800_0000 0x48FF_FFFF 0x4900_0000 0x7FFF_FFFF 0x8000_0000 0xBFFF_FFFF 0xC000_0000 0xFFFF_FFFF p 38