Biennale Activités techniques DAMIC Dark Matter In CCD

Documents pareils
1. PRESENTATION DU PROJET

CONTEC CO., LTD. Novembre 2010

Réunion GATE Équipement E3

CAGIRE CAtching γrb IR Emission

Conception Systèmes numériques VHDL et synthèse automatique des circuits

Contribution à la conception par la simulation en électronique de puissance : application à l onduleur basse tension

Quoi de neuf en LabVIEW FPGA 2010?

Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)?

Tuto pour connecter une source RVB RGB à un moniteur Commodore / Amiga

Conception Systèmes numériques VHDL et synthèse automatique des circuits

un nouvel œil pour l analyse de mouvement

TABLE DES MATIÈRES 1. DÉMARRER ISIS 2 2. SAISIE D UN SCHÉMA 3 & ' " ( ) '*+ ", ##) # " -. /0 " 1 2 " 3. SIMULATION 7 " - 4.

NOTICE D EMPLOI SLT-TR

ELP 304 : Électronique Numérique. Cours 1 Introduction

Les liaisons SPI et I2C

! analyse du fonctionnement

Master4Light. Caractérisation Optique et Electrique des Sources Lumineuses. Equipement 2-en-1 : source de courant et spectrophotomètre

MultiMedia Board. Système de développement. Manuel utilisateur. pour PIC32MX4

TP Modulation Démodulation BPSK

MODE D EMPLOI Boitier de programmation SKY

La copie sur support papier à usage privé est autorisée conformément à l article L122-5 du Code de la Propriété Intellectuelle.

11 Février 2014 Paris nidays.fr. france.ni.com

DIGIGRAM interfaces audio INTERFACES PCMCIA. VXpocket V2. VXpocket 440 INTERFACES USB UAX220 V2. UAX220-Mic 346 DIGIGRAM

SYSTEME DE PALPAGE A TRANSMISSION RADIO ETUDE DU RECEPTEUR (MI16) DOSSIER DE PRESENTATION. Contenu du dossier :

Boîtier pour disque dur externe 3,5" (8,89cm) USB 2.0

Gamme caméra FA. Les caméras RICOH pour l industrie : Série FV. Caméras: RICOH FV Serie. GigE Vision. Camera Link. 2 Megapixel.

INTRODUCTION A L ELECTRONIQUE NUMERIQUE ECHANTILLONNAGE ET QUANTIFICATION I. ARCHITECTURE DE L ELECRONIQUE NUMERIQUE

PROGRAMME DES FORMATIONS 2015

PAS VU PAS PRIS Hervé Suhubiette

ARDUINO DOSSIER RESSOURCE POUR LA CLASSE

Notions d IPMI et retour. Ecole d électronique numérique Fréjus 28 novembre 2012 Nicolas LETENDRE

Sensibilité (bas niveaux de lumière, hauts niveaux de lumière) Spectre de sensibilité : visible ( nm) mais aussi IR, UV, RX

PIC EVAL Dev Board PIC18F97J60

Conception et Intégration de Systèmes Critiques

MAC-TC: programmation d un plate forme DSP-FPGA

MT-703. Surveillance de niveau par sonde résistive TELEMETRIE PAR MODULE GSM CONFIGURATION ET UTILISATION

T500 DUAlTACH. JAQUET T500 DualTach Instrument de mesure et de surveillance équipé de 2 entrées fréquence TACHYMETRE 2 CANAUX

MODE D EMPLOI Version micrologiciel: 11 - Standard

Formations spécifiques

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne)

Chapitre 13 Numérisation de l information

ÉCOLE POLYTECHNIQUE DE MONTRÉAL. Département de Génie Électrique. La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700

Mini_guide_Isis.pdf le 23/09/2001 Page 1/14

SUR MODULE CAMÉRA C38A (OV7620)

CYLINDRE ET BÉQUILLE ÉLECTRONIQUES À BADGE Aperio E100 & C100

EMETTEUR ULB. Architectures & circuits. Ecole ULB GDRO ESISAR - Valence 23-27/10/2006. David MARCHALAND STMicroelectronics 26/10/2006

Caractéristiques des ondes

Modélisation physique des cellules logiques... Modèles pour le placement routage, le format "LEF"

Chap17 - CORRECTİON DES EXERCİCES

Etudier l influence de différents paramètres sur un phénomène physique Communiquer et argumenter en utilisant un vocabulaire scientifique adapté

fullprotect inside EOLE SPEie RS E-SPEie V-0.6A-RS 1.0 revision Protection environnement Datasheet édition française

VMT Mod : Ventilation modulée pour le tertiaire

ENREGISTREUR DE TEMPERATURE

Architecture de la Gestion du Technique du Bâtiment.

GSM/GPRS/GPS Traceur Véhicule G-1000 PRO Manuel D utilisation

CCTV. Montage simple et rapide Solutions pour tous types d applications Composants Intégration avec les portiers d interphone

CENTRALE DE SURVEILLANCE EMBARQUEE MULTIMEDIA

EP A1 (19) (11) EP A1 (12) DEMANDE DE BREVET EUROPEEN. (43) Date de publication: Bulletin 2011/26

Mode d emploi ALTO MONITOR PROCESSEUR D ÉCOUTE. Version 1.0 Juillet 2003 Français

Il se peut que le produit livré diffère de l illustration.

Oscilloscope numérique 100MHz 2[4] voies HMO1022 [HMO1024]

QUESTION 1 {2 points}

Multichronomètre SA10 Présentation générale

Electron S.R.L. SERIE B46 - SYSTEMES DIDACTIQUES DE TELEPHONIE

1AN. e n 19" FicheS Techniques. PLV - Dynamique. caractéristiques techniques. dimensions dela structure

1 Description du phénomène. 2 Mode de diffusion effets dommageables

Driver de moteurs pas-à-pas DM432C

Mini_guide_Isis_v6.doc le 10/02/2005 Page 1/15

Université de La Rochelle. Réseaux TD n 6

Boîtier de contrôle et de commande avec EV 3/2 voies intégrée

IMMS-CELL-GSM. Kit de Communication Cellulaire IMMS-CELL- [GSM, ou GSM-E] Instructions d installation

Prise en main. Prise en main - 0

Projet Tutoré 2 ième année 2010_2011. Odométrie pour véhicule électrique

Console de supervision en temps réel du réseau de capteurs sans fil Beanair

Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A5 Programmation de la CPU 314C-2DP

i.fresh Compact NCCO Air Sanitizing System for Car / Desktop Model: WS908 USER MANUAL

DATALOGGERS SEFRAM LOG1601 et LOG1620

UE 503 L3 MIAGE. Initiation Réseau et Programmation Web La couche physique. A. Belaïd

Etude et développement logiciel Exemples de réalisation

HP 600PD TWR i G 4.0G 39 PC

Projet de synthèse de l'électronique analogique : réalisation d'une balance à jauges de contrainte

Adaptateur FireWire pour Ordinateur Portable Raccordez à votre ordinateur vos ipod, caméscopes, périphériques FireWire et Sony i.link.

Prototypage électronique

Documentation Technique du programme HYDRONDE_LN

Partie Agir : Défis du XXI ème siècle CHAP 20-ACT EXP Convertisseur Analogique Numérique (CAN)

ProCod. Manuel d utilisation. Software de programmation pour codeurs absolus TWK modèles CRF et DAF CRF DF 08 / 10

Formation des enseignants. Le tensiomètre. Objet technique modélisable issu de l environnement des élèves

energy BOX WEB Automates de GTB

TS 35 Numériser. Activité introductive - Exercice et démarche expérimentale en fin d activité Notions et contenus du programme de Terminale S

Présentation formations SPI/EEA

1 Démarrer L écran Isis La boite à outils Mode principal Mode gadget Mode graphique...

QUALITE DES DVD+R ET DES DVD-R DISPONIBLES SUR LE MARCHE POUR L ARCHIVAGE DES DONNEES NUMERIQUES. Etude effectuée pour :

Module TAC4 TCP/IP ou GPRS

À propos de ce Guide de Configuration EtherSound

ZX-WL. Cylindre électronique à profil européen. Cylindre électronique à profil européen. avec lecteur 13.56MHz Mifare intégré.

11 Février 2014 Paris nidays.fr

LYCEE DE BRAS PANON MAPA MAI 2015

Matériel & Logiciels (Hardware & Software)

Transcription:

Biennale 2016 Activités techniques DAMIC Dark Matter In CCD Équipe scientifique : Joao DA ROCHA Romain GAIOR Antoine LETESSIER-SELVON Mariangela SETTIMO Équipe technique : Philippe BAILLY Marc DHELLOT Hervé LEBBOLO + Pôle CAO Câblage Claire JURAMY Philippe REPAIN Alain VALLEREAU

Contexte Utiliser des CCD comme détecteurs de particules (matière noire) Projet DAMIC (3 phases => 10/100/1000) Situé à SNOLAB (Canada) Collaborateurs principaux sont Fermilab Université de Chicago 2

DAMIC 100 Détecteur avec 100g de CCD 18 CCD de 4k x 4k Electronique discrète basée sur système Monsoon Fréquence de lecture (Read-out) = 20kHz 3

Les objectifs du groupe Capitaliser sur l expérience du LPNHE dans le domaine du contrôle et de la lecture de CCD (=> continuité technique) Proposer un système électronique plus performant Collaborer avec les personnes déjà en place sur les aspects firmware/software C C D Chip de Read-out ASPIC Chip de Clocking CABAC Carte ADC FPGA FPGA Chaine de lecture et de contrôle d un CCD (LSST) PC 4

Proposition Réaliser un système complet de contrôle/lecture de CCD (Read-out / Biases / Clocking) : ASICs Hardware (Cartes/Flex) Firmware VHDL pilotant les ASICs Software Labview pilotant le firmware Instrumentation (Chaud/Froid) 5

Les étapes Step 0 : adaptation du banc read-out de LSST (ASPIC + ADC + FPGA) aux conditions DAMIC Step 1 : élaborer un flex avec ASPIC (Read-out) + une carte 3CABACs (Clocking) pour se substituer à l électronique discrète américaine + Fournir le firmware Step 2 : conception des nouveaux chips Step 3 : flex avec nouvel ASIC de Lecture Step 4 : carte avec nouvel ASIC de Cadencement 6

Synoptique du Read-Out développé pour DAMIC Step 0 (1T2016) Test du Read-out LPNHE@FERMILAB Adaptation du VHDL et du Labview Récupération du signal de synchro du Monsoon Read-out LPNHE Monsoon CCD dans cryostat Read-out LPNHE 7

Step 1a (2016) Remplacer le Read-out actuel par le nôtre 30 cm CCD Side Placement du Flex LPNHE Interface Side Réaliser un flex compatible Lancer la fabrication Concevoir banc de tests à chaud incluant sur-échantillonnage (20kHz => 1MHz) filtrage numérique Réfléchir aux tests à froid Routage du Flex LPNHE 8

Ressort Carte support Frame adapter Step 1b (4T2016 / 1T2017) Insérer le Clocking Préparer tests à froid Doigt Froid Capteur de température Connecteur Nano D CCD + Aspic + flex cold CCD Étude du support CCD du cryostat Connectors Interface Board Biases & clocks Vue 3D du cryostat (nouveaux connecteurs) video BEB 3 ADC 18bit 1Ms/s CABACs board Altera Eval board* Synoptique du banc de lecture et de contrôle du CCD DAMIC Concevoir carte CABACs, firmware du FPGA et interface LABVIEW Concevoir et réaliser les éléments mécaniques du cryostat GEDEK Computer 9

Step 2a (2016 /2017/2018?) Design des nouveaux ASICs Concevoir l électronique intégrée pour contrôler le CCD Techno AMS HV 0.35µm / 0.18µm Bias / Lecture => Biases & ReadOut circuit for Ccd : BROC 2 voies de lecture polarisations et alim du CCD (22V) Le design est en cours Cadencement (Clocking) => BRIC? horloges haute-tension amplitude et courant programmables Le design est à démarrer après celui ci-dessus 10

Step 2b (4T2016/2017) Hardware, Firmware, Software Développements associés à l électronique de BROC Concevoir et réaliser le banc de tests (chaud/froid) Support de test Carte ADC Carte de développement ALTERA Ecrire et simuler le programme VHDL du FPGA (GEDEK, synchronisation Read-out / Clocking, numérisation rapide, filtrage) Définir une interface utilisateur pour des tests@lpnhe 11

2018 Step 3 et 4 (2018 et +) Projection Implanter le circuit de Read-out BROC sur un 2 ème nouveau flex Finaliser le design du circuit de Clocking BRIC 2019 Tester, caractériser et valider BRIC Connecter le CCD DAMIC Evaluer cette électronique faite de BRIC et de BROC 12

Step 1/2/3/4 (2016 => 2020) Les R.H. dans DAMIC DAMIC fait appel à de nombreuses compétences du service électronique et instrumentation Il nécessite un niveau FTE raisonnable afin de ne pas prendre de retard Voire un renforcement en micro-électronique analogique mais DAMIC a aussi besoin de compétences des services informatique et mécanique certaines nous manquent cruellement online atelier mécanique 13

C étaient les Activités techniques DAMIC Dark Matter In CCD au LPNHE. Merci de votre attention.

Backup

Couvercle Cryostat Fenêtre Connecteur Sub D 50 Connecteur Samtech Flex Boite en cuivre Vue de côté (intérieur cryostat) 16

CCD control ACTUAL BIASES Horloges bipolaires Et nombreuses Exposure Readout Erase Purge MAX MIN VSS 0 0 0 0 0 0 OG 2,2 2,2 2,2 2,2 5 0 VR -12,5-12,5-12,5-12,5 0-15 VDD -22-22 -22-22 0-25 VSUB 40 80 40 80 0 0 100 0 ACTUAL CLOCKS Signal # Exposure Readout Erase Purge L H L H L H L H L h V1 2-3 5-3 5 9 9-9 -9-10 10 50 V2 2-3 5-3 5 9 9-9 -9-10 10 50 V3 2-3 5-3 5 9 9-9 -9-10 10 50 FS1 2-3 5-3 5 9 9-9 -9-10 10 50 FS2 2-3 5-3 5 9 9-9 -9-10 10 50 FS3 2-3 5-3 5 9 9-9 -9-10 10 50 TG 2-3 5-3 5-4 6-4 6-10 10 50 H1 4-4 6-4 6-4 6-4 6-10 10 0,5 H2 4-4 6-4 6-4 6-4 6-10 10 0,5 H3 4-4 6-4 6-4 6-4 6-10 10 0,5 SW 4-5 5-5 5-5 5-5 5-8 8 0,5 RG 4-6 0-6 0-6 0-6 0-8 0 0,15 17 MAX width (µs)

CABAC board V123 TG H123ab OGab VDDab VRab SWab RGab VSUB NEG AMPs POS HV AMP CABAC #1 PA CABAC #2 PA CABAC #3 PA CMOS LVDS translators Power Amps From Cabac biases FPGA Eval board SPI CMOS Triggers Power Supplies 18

Paris CCD R&C test bench : Step 1 video BEB 3 ADC 18bit 1Ms/s CCD + Aspic + flex cold New Interface Board Biases & clocks CABAC board Altera Eval board* Computer *Cyclone 3-7 octobre 3 2016 eval board DK-DEV-3C120N 19