1
Créez sans limite : ajoutez la puissance des FPGA programmables par l utilisateur à vos applications de test Samuel GUESNE Chef d équipe ingénieur d application National Instruments France Certified LabVIEW Developer
Sommaire Qu est-ce qu un instrument conçu par logiciel? Pourquoi utiliser l instrumentation conçue par logiciel? Nouveaux instruments conçus par logiciel Logiciel des instruments conçus par logiciel Prochaines étapes 4
Qu est-ce qu un instrument conçu par logiciel?
Qu est-ce qu un instrument conçu par logiciel? Instrument modulaire typique Instrument conçu par logiciel Processeur Processeur Logiciel FPGA Matériel Firmware FPGA figé Fonctionnalités prêtes à l emploi avec les améliorations du FPGA Architecture matérielle identique et qualité de mesure 6
Davantage de fonctionnalités prêtes-à-l emploi Améliorations FPGA E/S Calibrage DSP Déclenchement Acquisition Synchronisation Amélioration spécifique à l application 7
L approche de NI Nous appelons ceci l architecture LabVIEW RIO (E/S reconfigurables) E/S analogiques Processeur temps réel ou basé PC FPGA E/S numériques E/S spécialisées E/S personnalisées Bus de protocole Environnement de programmation LabVIEW hautement productif pour la programmation des interfaces de bus, des E/S, des FPGA et de l hôte. 8
Technologie FPGA Blocs de mémoire Enregistrement des volumes de données des valeurs dans la RAM définie par l utilisateur Blocs de logique configurable Mise en œuvre de logique à l aide de bascules flip-flop et de table de correspondance LUT Multiplicateurs et tranches DSP Mise en œuvre du traitement du signal à l aide d un multiplicateur et d un circuit multiplicateur-accumulateur Bloc d E/S Accès direct aux E/S analogiques et numériques Interconnexions programmables Routage des signaux à travers la matrice FPGA 9
Programmation avec LabVIEW FPGA Éléments de programmation LabVIEW familiers Développement, simulation, mise au point, compilation et déploiement via LabVIEW Intégration d IP FPGA externes Caractéristiques hautes performances Fonctions mathématiques hautes performances Contrôle de cadencement avancé avec boucle cadencée à une seule période Accès à des cœurs DSP optimisés Accès aux E/S et périphériques API simple pour E/S de face-avant Streaming en bande passante élevée via PCI Express vers l hôte ou d autres matériels PXI Lecture/écriture en accès aléatoire vers la DRAM 10
Pourquoi parle-t-on d instrumentation conçue par logiciel? et de nouveaux instruments conçus par logiciel?
À quoi servent les FPGA dans les instruments? Traitement haut débit Parallélisme intrinsèque Fréquence d horloge élevée Pipelining spécifique aux algorithmes Prise de décision faible latence Logique personnalisée dans un seul cycle d horloge Déterminisme complet Conception implémentée dans un circuit personnalisé Logique reprogrammable 12 La conception peut être mise à jour pendant que le système s exécute
Les FPGA programmables par l utilisateur à l intérieur des instruments conçus par logiciel permettent : 1. La mesures et la génération de stimuli sur FPGA 2. Le test en boucle fermée ou protocol-aware 3. Le déclenchement personnalisé et la réduction de données 4. L exécution des tests déterministes et le contrôle de l UUT 5. Les personnalités spécifiques à l application ou à l UUT Cadence des tests accrue Réutilisation et pérennité du matériel Diminution du coût total des 13 tests Des tests nouveaux et novateurs
Temps réel et continu UUT 1. Mesure et génération de stimuli sur FPGA Cadence des tests accrue Réutilisation et pérennité du matériel Diminution du coût total des 14 tests Des tests nouveaux et novateurs
Analyseur de signaux vectoriels 26,5 GHz Spécifications PXIe-5668 Gamme de fréquences Bande passante d analyse Bruit de phase (Typ, à10 khz d offset) Plancher de bruit TOI 20 Hz à 26,5 GHz 320 MHz au-dessous de 3,6 GHz 765 MHz au-dessus de 3,6 GHz -129 dbc/hz à 1 GHz <-145 dbm/hz (26 GHz) >+20 dbm (26 GHz) Nouvelles caractéristiques Emplacements 7 FPGA Kintex-7 410T programmable avec LabVIEW 15
Numériseur IF reconfigurable 2 GHz Spécifications PXIe-5624R Fréquence d échantillonnage Résolution C A/N 2 Géch./s 12 bits Bande passante analogique Nouvelles caractéristiques Emplacement 1 2 GHz FPGA Kintex-7 410T programmable avec LabVIEW Interface de bus PCI Express x8 Gen 2 (> 3 Go/s) 16
Analyse de spectre temps réel Caractéristiques Persistance sans faille, spectrogramme, et statistiques de trace (max., min., moyennage) calculé sur FPGA Capacité à traiter jusqu à 2 M de FFT/s en utilisant des FFT fenêtrées qui se chevauchent Déclenchement de gabarit de fréquence temps réel Durée minimale d interception à 100% 1 µs ou >15 µs Source disponible sur demande 17
Démo : analyse de spectre temps réel VSA PXIe-5668R + FlexRIO PXIe-7976R dans le PXIe- 1085 Peut utiliser d autres analyseurs RF Jusqu à 800 MHz de bande passante RF (3 Go/s) 3 GB/s 18
[Demo Video]
Logique spécifique au protocole UUT 2. Test en boucle fermée ou protocolaware Cadence des tests accrue Réutilisation et pérennité du matériel Diminution du coût total des 20 tests Des tests nouveaux et novateurs
Instruments série haute vitesse Spécifications des PXIe-6591R et PXIe-6592R PXIe-6591R Interface série haute vitesse Connecteur RAM FPGA Jusqu à12,5 Gbps Jusqu à 8 lignes TX et RX SFP+ ou Mini-SAS HD Bande passante de 2 Go/10,6 Go/s FPGA Kintex-7 410T programmable avec LabVIEW Interface de bus PXI Express x8 Gen 2 (> 3 Go/s) Disponibles fin 2014 PXIe-6592R Exemples pour : JESD204B Xilinx Aurora Serial RapidIO 10 Ethernet Gigabit 21 CPRI Contrôle VHDL des MGT de Xilinx semblable au FlexRIO
Démo : Test protocol-aware Protocole série haute vitesse implémenté sur FPGA Capacité d adaptation aux implémentations de protocoles personnalisés Inutile de synthétiser les vecteurs de protocoles sur le processeur Génération de stimuli sur FPGA Protocole JESD204B sur FPGA C N/A JESD Stimulus 8 lignes à 8 Gbps 24
Démo : matériel de test C N/A Analogique JESD204B 25
[Demo Video]
Saisie de données sélective UUT 3. Déclenchement personnalisé et réduction de données Cadence des tests accrue Réutilisation et pérennité du matériel Diminution du coût total des 28 tests Des tests nouveaux et novateurs
Oscilloscope reconfigurable 250 MHz 8 voies Spécifications PXIe-5171R Voies C A/N Bande passante analogique Gammes d entrée ENOB RAM FPGA Nombre d emplacements 29 8 (échantillonnées simultanément) 250 Méch./s, 14 bits 250 MHz Filtre 100 MHz sélectionnable De 0,2 V pp à 5 V pp > 11 (préliminaire) 1,5 Gbit FPGA Kintex-7 410T programmable avec LabVIEW Interface de bus PXI Express x8 Gen 2 (> 3 Go/s) 1
Détection d événement plus rapide et déterministe Seuls certains événements sont capturés Fenêtre d acquisition Temps mort Acquisition et traitement continus sans temps mort pour capturer tous les événements 30
Démo : déclenchement de gabarit dans le domaine temporel Acquiert des signaux (impulsions transitoires) qui se trouvent dans une enveloppe donnée 31
[Démo vidéo]
Contrôle de l UUT numérique Orchestration du système de test UUT 4. Exécution des tests déterministe et contrôle de l UUT Cadence des tests accrue Réutilisation et pérennité du matériel Diminution du coût total des 33 tests Des tests nouveaux e novateurs
Transcepteur de signaux vectoriels, 6 GHz, 200 MHz de bande passante Spécifications du PXIe-5646R Configuration Gamme de fréquences Fréquence d échantillonnage Bande passante Caractéristiques Nouvelles caractéristiques VSA et VSG avec LO indépendants 24 E/S numériques De 65 MHz à 6 GHz 250 Méch./s 200 MHz FPGA Virtex-6 LX240T programmable avec LabVIEW Mode de réglage rapide : <400 μs Support du standard 802.11ac 160 MHz Support du standard LTE-Advanced 34
Démo : Contrôle de l UUT et séquencement de test du matériel par VST 64 modes DUT ACPR, CHP, EVM à chaque point 35
[Demo Video]
Séquencement de test Séquencement de test basé matériel Séquencement de test basé matériel Séquencement de test basé matériel avec CPU supplémentaire 38
UUT UUT UUT 5. Personnalités spécifiques à l application ou à l UUT Cadence des tests accrue Réutilisation et pérennité du matériel Diminution du coût total des 41 tests Des tests nouveaux et novateurs
Plusieurs personnalités DUT A Serial RapidIO 1 ligne 3,125 Gbps DUT B Serial RapidIO 4 lignes 6,25 Gbps 42
Les FPGA programmables par l utilisateur à l intérieur des instruments conçus par logiciel permettent : 1. La mesure et la génération de stimuli sur FPGA 2. Le test en boucle fermée ou protocol-aware 3. Le déclenchement personnalisé et la réduction de données 4. L exécution des tests déterministe et le contrôle de l UUT 5. Les personnalités (??) spécifiques à l application ou à l UUT Cadence des tests accrue Réutilisation et pérennité du matériel Diminution du coût total des 43 tests Des tests nouveaux et novateurs
Logiciel des instruments conçus par logiciel
Flexibilité maximale Compatibilité maximale Options de programmation des instruments conçus par logiciels Driver d instrument Paradigme de programmation standard Fonctionnalités clefs en main Extensions FPGA pour les drivers d'instruments Paradigme de programmation standard Fonctionnalités clefs en main Améliorations apportées aux FPGA spécifiques à l application Exemples de projets LabVIEW et bibliothèques de conception d instruments Variété des modèles architecturaux Personnalisation de bout en bout du processeur et des capacités du FPGA 45
Drivers d instruments Principal avantage : abstraction matérielle API pour une programmation simplifiée des instruments o o API LabVIEW API C/C++ et.net API Portabilité du code o o o Entre plusieurs versions de drivers Entre plusieurs matériels Entre plusieurs fournisseurs (IviScope, IviDMM) API LabVIEW NI-RFSA Les drivers d instruments NI ajoutent : La configuration dans NI MAX Des faces-avant logicielles pour une utilisation interactive Des exemples de programmes qui exploitent pleinement les fonctionnalité de l API Une documentation/aide sur les API intégrées Face-avant logicielle NI-RFSA 46
Extensions FPGA pour les drivers d'instruments Processeur temps réel ou basé PC FPGA E/S analogiques E/S analogiques E/S spécialisées E/S personnalisées Protocoles de bus La compatibilité des drivers d instruments standard La souplesse de l architecture LabVIEW RIO Extensions FPGA pour les drivers d instruments 47
Extensions FPGA pour les drivers d'instruments Contrôleur embarqué (CPU) Application hôte Instrument Driver API API pour l IP de l application PCI Express FPGA Hôte Défini par le fournisseur Spécifique à l application PCI Express API FPGA du driver d instrument Données, Déclenchements État du matériel IP de l application VI FPGA spécifique à l application Instrument conçu par logiciel (VST) 48
Extensions FPGA pour les drivers d'instruments Hôte FPGA Driver d instrument VIs FPGA du driver d instrument VIs hôtes spécifiques à l application VIs FPGA spécifique à l application 49
Architecture des instruments conçus par matériel Application utilisateur Interface hôte Bibliothèques de conception d instruments Config. et calibrage Acquisition de signaux Génération de signaux Sync. Déclenchement FPGA hôte 50
Bibliothèques de conception d instruments VIs reconnaissables par leur code couleur et leur bord plus épais Englobées dans Host and FPGA *.lvlib Se trouvent dans [LabVIEW Dir]\instr.lib\ Propriété de NI mais initialement en opensource Les VIs sont verrouillés pour éviter leur édition accidentelle Palettes hôte et FPGA Sous-VI typique VIs des bibliothèques de conception d instruments Hôte FPGA 51
Exemples de projets LabVIEW pour les instruments conçus par logiciel D une grande souplesse, conçus à partir des bibliothèques de conception d instruments Instrumentation Implémente le déclenchement ainsi que et la génération multi-enregistrements. Donne un aspect familier aux drivers d instruments traditionnels sur l hôte. Transfert en continu de données Met en place le transfert temps réel élémentaire depuis et vers l hôte. Sert de point de départ pour l implémentation de DSP temps réel et la redirection des flux de données entre les boucles, les FPGA, et le traitement sur??? l hôte. 52
Exemple de projet de transfert en continu Exemple du VST Hôte FPGA Application utilisateur Transfert en continu - VST Exemple de programme Trigger Sync. RF In Config. & Cal. DSP Basecard Config. DSP RF Out Config. & Cal. Matériel RF C A/N C A/N Bibliothèque de conception d instruments Entrée RF Sortie RF 54
Exemple de projet basé sur l enregistrement Exemple du VST Hôte FPGA Application utilisateur VSA / VSG simple Exemple de projet Trigger Sync. RF In Config. & Cal. DSP Multi- Record Acq. Basecard Config. Waveform Seq. DSP RF Out Config. & Cal. Matériel RF C A/N C N/A Bibliothèque de conception d instruments Entrée RF Sortie RF 55
Modèle d instrument Driver d instrument Extensions FPGA pour drivers d instruments Bibliothèque de conception d instruments et exemples de projets LabVIEW Transcepteur de signaux vectoriels PXIe-5644R PXIe-5645R PXIe-5646R NI-RFSA / NI-RFSG / NI-RFmx Utilise les fichiers bitfiles sur ou le développement personnalisé grâce au programme d'accès en avant première Bibliothèques de conception d instruments LabVIEW 2014 pour VST 14.0 Oscilloscopes PXIe-5170R PXIe-5171R NI-SCOPE plannifié Plannifié Bibliothèques de conception d instruments LabVIEW 2014 pour VST 14.0 Numériseur IF PXIe-5624R X X Analyseur de signaux vectoriels Bibliothèques de conception d instruments LabVIEW 2014 pour VST 14.0 PXIe-5668R NI-RFSA / NI-RFmx Utilise les fichiers bitfiles sur ou le développement personnalisé grâce au programme d'accès en avant première Bibliothèques de conception d instruments LabVIEW 2014 pour VST 14.0 Instruments série haute vitesse
IP et exemples
Modèle d utilisation d IP modulaire Exemples de projets intégrés Extensions FPGA pour exemples de projets indépendents Application hôte API de l instrument Hôte FPGA Bibliothèque de conception d instruments Bibliothèque de conception d instruments IP de l application IP de l application VI FPGA Bibliothèque de conception d instruments spécifiques aux applications 58
60
VI Package Manager Résolution automatique de dépendances Mises à jour automatiques Expérience d installation simplifiée Dependency 66
Prochaines étapes /software-designed-instruments Contenu technique /software-designed-instruments/getting-started Exemples et IP d applications Formation LabVIEW FPGA Membres du programme Alliance Partners /alliance expertise LabVIEW FPGA 67
Restez connectés pendant et après NIDays /communaute-francophone facebook.com/nifrance twitter.com/nifrance youtube.com/nifrance 68