EPREUVE D'INFORMATIQUE



Documents pareils
Sur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11)

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

Plan du Travail. 2014/2015 Cours TIC - 1ère année MI 30

NOTIONS DE RESEAUX INFORMATIQUES

Éléments d'architecture des ordinateurs

Cours 3 : L'ordinateur

Tout savoir sur le matériel informatique

Master d'informatique 1ère année. Réseaux et protocoles. Architecture : les bases

PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN

Leçon 1 : Les principaux composants d un ordinateur

Modules du DUT Informatique proposés pour des DCCE en 2014/2015

GPA770 Microélectronique appliquée Exercices série A

Base de l'informatique. Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB)

INITIATION AU LANGAGE C SUR PIC DE MICROSHIP

Conception de circuits numériques et architecture des ordinateurs

2. DIFFÉRENTS TYPES DE RÉSEAUX

IFT1215 Introduction aux systèmes informatiques

TD Architecture des ordinateurs. Jean-Luc Dekeyser

Cours Informatique 1. Monsieur SADOUNI Salheddine

UEO11 COURS/TD 1. nombres entiers et réels codés en mémoire centrale. Caractères alphabétiques et caractères spéciaux.

Cours des réseaux Informatiques ( )

Certificat Informatique et internet Niveau 1 TD D1. Domaine 1 : Travailler dans un environnement numérique évolutif. 1. Généralités : Filière

Programmation C. Apprendre à développer des programmes simples dans le langage C

MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C

«SESSION 2009» Thème : GESTION DU SYSTEME D INFORMATION. Durée : 2 h 00 (Coef. 3) Chaque question peut comporter plus d'une bonne réponse

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE

Présentation du modèle OSI(Open Systems Interconnection)

FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE

Architecture matérielle des systèmes informatiques

IV- Comment fonctionne un ordinateur?

How To? Sécurité des réseaux sans fils

Informatique Générale Les réseaux

Les tablettes. Présentation tablettes Descriptif Fournisseurs Caractéristiques Comparatifs Conseils Perspectives Démonstration

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:

Représentation des Nombres

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping

Partie 1. Professeur : Haouati Abdelali. CPGE Lycée Omar Ibn Lkhattab - Meknès haouaticpge@gmail.com

Une version javascript sera disponible directement dans le cours prochainement.

Architecture des ordinateurs Introduction à l informatique

LE MICRO ORDINATEUR. Introduction Architecture Les supports amovibles Les composants Le système d exploitation Les portables

Guide Mémoire NETRAM

UE Programmation Impérative Licence 2ème Année

Groupe Eyrolles, 2000, 2004, ISBN :

Hubert & Bruno Lundi 12 octobre 2009 SAINT-QUENTIN (02)

MODULE I1. Plan. Introduction. Introduction. Historique. Historique avant R&T 1ère année. Sylvain MERCHEZ

Ordinateur portable Latitude E5410

Spécifications détaillées

Sélection du contrôleur

Projet : PcAnywhere et Le contrôle à distance.

Fiche technique CPU 314SC/DPM (314-6CG13)

Transmissions série et parallèle

THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT. Objectifs

La mémoire. Un ordinateur. L'octet. Le bit

Chapitre 4 : Les mémoires

«SESSION 2009» RESEAUX DE TELECOMMUNICATIONS ET EQUIPEMENTS ASSOCIES. Durée : 2 h 00 (Coef. 3)

Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique

Programmation Réseau. ! UFR Informatique ! Jean-Baptiste.Yunes@univ-paris-diderot.fr

Annexe : La Programmation Informatique

et dépannage de PC Configuration Sophie Lange Guide de formation avec exercices pratiques Préparation à la certification A+

Prototypage électronique

Master d'informatique 1ère année Réseaux et protocoles. Couche physique

Logiciel de Base. I. Représentation des nombres

CH.3 SYSTÈMES D'EXPLOITATION

Culture informatique. Cours n 9 : Les réseaux informatiques (suite)

Exécution des instructions machine

Représentation d un entier en base b

UE 503 L3 MIAGE. Initiation Réseau et Programmation Web La couche physique. A. Belaïd

Introduction. Adresses

Configuration de l'ordinateur Manuel de l'utilisateur

Catalogue & Programme des formations 2015

REALISATION d'un. ORDONNANCEUR à ECHEANCES

Matériel & Logiciels (Hardware & Software)

La carte à puce. Jean-Philippe Babau

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

L3 informatique Réseaux : Configuration d une interface réseau

STS SE. FreeRTOS. Programmation réseau WIFI. Programmation réseau. Socket Tcp. FlyPort smart Wi-Fi module

//////////////////////////////////////////////////////////////////// Administration systèmes et réseaux

Institut Supérieure Aux Etudes Technologiques De Nabeul. Département Informatique

Structure et fonctionnement d'un ordinateur : hardware

Cahier des charges. driver WIFI pour chipset Ralink RT2571W. sur hardware ARM7

TAI049 Utiliser la virtualisation en assistance et en dépannage informatique TABLE DES MATIERES

Chapitre VII : Principes des réseaux. Structure des réseaux Types de réseaux La communication Les protocoles de communication

Protocoles DHCP et DNS

JetClouding Installation

M06/5/COMSC/SP1/FRE/TZ0/XX INFORMATIQUE NIVEAU MOYEN ÉPREUVE 1. Mardi 2 mai 2006 (après-midi) 1 heure 30 minutes INSTRUCTIONS DESTINÉES AUX CANDIDATS

Chapitre I Notions de base et outils de travail

Surveillance de Température sans fil

Administration des ressources informatiques

II/ Le modèle OSI II.1/ Présentation du modèle OSI(Open Systems Interconnection)

Architecture des Ordinateurs. Partie II:

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne)

Concept de machine virtuelle

Conversion d un entier. Méthode par soustraction

Introduction aux Technologies de l Internet

Cours n 12. Technologies WAN 2nd partie

TABLE DES MATIERES. I. Objectifs page 2. II. Types de réseaux page 2. III. Transmission page 2. IV. Câbles page 3. V.

GESTION DE LA MEMOIRE

Prise en main d un poste de travail sous Windows sur le réseau du département MMI de l'upemlv. d après M. Berthet et G.Charpentier

Transcription:

BANQUE D'EPREUVES DUT- BTS - SESSION 2012 - EPREUVE D'INFORMATIQUE CODE EPREUVE : BE-INFO CALCULATRICES et PORTABLES INTERDITS L'épreuve comporte 20 questions regroupées suivant les thèmes : représentation de l'information, électronique numérique, microprocesseur, architecture des machines informatiques, systèmes d'exploitation, programmation, réseaux. DUREE : 2H30 1 / 8

Question 1 Représentation de l'information A) L'entier 223 s'écrit en binaire naturel (1101 1111). B) Le mot hexadécimal FA codé en binaire naturel sur 8 bits représente la valeur décimale de 251. C) Le mot hexadécimal FA codé en code complément à 2 (CC2) sur 8 bits représente la valeur décimale de -5. D) Le mot hexadécimal A4E9 peut s'écrire (122351) en octal. E) La somme effectuée par un circuit numérique de taille fixe des deux valeurs binaires naturelles (1110 0111) et (0101 1001) vaut (1100 000) et provoque un dépassement. Question 2 On appel le format Qn.m en code complément à 2 un format de représentation des nombres décimaux à virgule fixe où n est le nombre de bits de la partie entière et m est le nombre de bits de la partie décimale. A) Il est possible de représenter précisément la valeur décimale -8,7 en code complément à 2 avec le format Q5.3. B) La plus grande valeur décimale pouvant être représentée en code complément à 2 avec le format Q5.3 est +32,875. C) La somme de deux valeurs (entières) codées en code complément à 2 sur 8 bits est valide tant que le bit du poids fort du résultat est nul. D) 1 Ko représente 1000 octets. E) La norme Unicode UTF8 ne permet de coder que 256 caractères. Electronique numérique Dans les questions suivantes, la complémentation de la variable booléenne x sera notée \x (non x). Le (+) représente le "ou", le (.) représente le "et" logique et le représente le ou exclusif (XOR). Question 3 Soit la fonction F(a,b,c)=\a.\b.c+\a.\b.c+a.\b.\c+a.b.c A) F(0,0,1) = 1 B) Cette fonction correspond à un multiplexeur à 3 entrées. C) Cette fonction permet de vérifier la parité du mot abc codé sur 3 bits. C'est à dire que la fonction vaut 1 si le nombre de "1" en entrée est impair. D) La fonction F est équivalente au complément de la fonction XOR) appliquée à trois entrées. E) Le résultat de G(a,b,c) = F(a,b,c) (ab) = [(a+b) c]. Question 4 Soit le schéma de l'illustration 1. Dans cette illustration, H représente l'horloge active au front montant, C représente l'entrée et Z, Q, T sont des sorties. A) Le système 1 réalise une fonction séquentielle synchrone. B) L'entrée C fige l'évolution du système. C) Un cycle est formé de 4 états. D) Les sorties Z et T dépendent de l'état Q et de l'entrée C. E) Les sorties Z et T sont complémentaires. 2 / 8

Illustration 1: Chronogramme des signaux du système 1 Question 5 Soit le schéma de l'illustration 2. Pour chaque question, on se place à la mise sous tension où les quatre bascules sont toutes à 0. Nous considérons la séquence d'entrée E = {1,1,1,0, 1,0,0,1, 0,0,1,0}, cadencée par le signal d'horloge H. Illustration 2: Schéma du système 2 A) Au bout de 7 impulsions de l'horloge H, les sorties Q 3 Q 2 Q 1 Q 0 des bascules présentent le quadruplet {0100}. B) L'entrée E est remplacée par le résultat de (E Q 1 ). Les 8 premiers bits transmis sur la sortie "Sortie" à partir de la 4 ème impulsion d'horloge sont {1,1,0,1, 1,0,1,1}. C) L'entrée E est remplacée par le résultat de ((E Q 1 ) Q 3 ). Les 8 premiers bits transmis sur la sortie "Sortie" à partir de la 4 ème impulsion d'horloge sont {1,1,0,1, 1,0,0,1}. D) Sur les deux dernières questions, la sortie "Sortie" du montage peut être considéré comme un chiffrement (cryptage) du signal E. E) Une méthode pour retrouver le signal E à partir de "Sortie" est de le refaire passer à travers la même fonction. 3 / 8

Question 6 Les questions suivantes portent à nouveau sur l'illustration 2. A) Le montage peut être appelé ligne à retard. B) En considérant les ports Q 3 Q 2 Q 1 Q 0 comme des sorties, le montage est de type Serial In Parallel Out (SIPO). C) En considérant les ports Q 3 Q 2 Q 1 Q 0 comme des entrées, le montage est de type PISO. D) Ce montage ne permet pas de réaliser des files de type SISO et PIPO. E) Ce montage est une des fonctions de base des UARTs et MoDems. Question 7 Microprocesseurs A) Toutes les instructions Assembleur ont la même durée de cycles machine. B) L'Unité Arithmétique et Logique (UAL) d'un système à micro-processeur travaille de manière indifférenciée sur les données entières et les données en virgule fixe. C) La valeur du registre Program Counter peut être modifiée par une instruction. D) Un micro-contrôleur est un System On Chip (SOC), tous les éléments indispensables à son fonctionnement sont regroupés sur la même puce: UAL, mémoires vive et morte, bus, registres, ordonnanceur. E) A la mise sous tension d'un micro-contrôleur, le moniteur, équivalent du bios, identifie l'adresse de lancement et recense aussi les différentes ressources du système. Question 8 Illustration 3 : Architecture du LC3 4 / 8

La structure du micro-contrôleur didactique de simulation LC3 est présentée en Illustration 3. Afin de simplifier sa représentation, le simulateur ne possède qu'un seul bus sur lequel peuvent transiter différents types de données. Les instructions opèrent classiquement sur des Sources afin de stocker le résultat dans une Destination. Les blocs SEXT permettent de réaliser une extension de signe. A) Le microcontrôleur dispose de 8 registres plus des registres spéciaux, tous de 16 bits. B) La taille de la mémoire adressable par ce microcontrôleur est de 65536 octets. C) L'Unité Arithmétique et Logique (ALU) est capable de réaliser seulement 4 types d'opérations, le code opération des instructions Assembleur est donc de 2 bits. D) Le bloc SR2 MUX permet de sélectionner soit une valeur binaire sur 5 bits soit le contenu du registre source n 2. E) Le bloc Contrôle valide les différents blocs qui forment le microcontrôleur en fonction de l'instruction sauvegardée dans IR (Registre d'instruction) et du cycle machine considéré. Question 9 Architecture des machines informatiques A) La pile améliore l'autonomie du microprocesseur en cas de rupture de l'alimentation. B) Les registres sont des espaces de la mémoire vive réservés mais exclusivement dédiés à l'ual. C) Les processeurs ne disposant pas de coprocesseur arithmétique sont incapables de réaliser des calculs sur les flottants. D) Le type d'architecture Single Instruction on Multiple Data (SIMD) est particulier aux systèmes possédant plusieurs unités de calculs en parallèle. Il est particulièrement bien adapté au calcul matriciel. E) Une architecture pipeline réduit les durées d'exécution de traitements consécutifs et répétitifs sur une série de données en réduisant les accès à la mémoire de masse. Question 10 A) Un bi-processeur est un processeur à deux coeurs disposant chacun de sa propre mémoire cache. B) Un processeur Quad-Core est conçu par l'association de deux processeurs Dual-Core sur le même support. C) Une machine pourvu d'un unique processeur mono-cœur permet de travailler simultanément sur deux systèmes d'exploitation différents. D) Les logiciels doivent être adaptés aux systèmes à multi-cœurs car le volume des données traitées par chaque cœur est plus réduit que sur un système mono-cœur. E) La finesse de la gravure permet de réduire les échauffements à l'intérieur des cœurs de processeurs. Question 11 A) Les mémoires Dynamic Double Rate (DDR) double la vitesse de transfert des données grâce à un circuit intégré directement implanté sur la barrette qui double la fréquence d'horloge. B) Sachant que les mémoires DDR travaillent en 64 bits, une barrette mémoire DDR-266, dénommée PC2100, doit être cadencée avec une fréquence d'horloge de 133MHz si le débit de données est de 2,133 Go/s. C) L'Accès Direct à la Mémoire (DMA) est une méthode de transfert rapide des données entre périphériques et/ou l'unité Arithmétique et Logique (UAL), ce qui justifie que le processeur se consacre pleinement à cette tâche. D) La mémoire cache accélère les échanges de données entre tous les périphériques asynchrones. E) Une mémoire flash est une mémoire qui conserve ses données lors de la mise hors tension. 5 / 8

Question 12 Systèmes d'exploitation A) Un système d'exploitation est composé de 4 couches logicielles imbriquées : BIOS, noyau, shell, et application. B) Le noyau gère les entrées-sorties, les accès mémoire et le temps processeur. C) Le shell permet à l'utilisateur de lancer des programmes ou commandes. Les systèmes mono-tâche ne dispose que d'un unique shell. D) L'Unified Extensible Firmware Interface (UEFI) est le successeur du BIOS. Il va essentiellement permettre de démarrer plus rapidement les ordinateurs. E) Le BIOS, configuré par le setup, est programmé en basic. Question 13 A) Le développement des processeurs multi-coeurs ces dix dernières années est lié aux accélérations matérielles nécessaires au rendu des jeux vidéos. B) Un système d'exploitation multi-tâches requiert l'emploi de plusieurs processeurs. C) Un système d'exploitation multi-utilisateurs ne peut être Temps-Réel. D) La commande UNIX chmod 751 file autorise seulement le groupe et l'utilisateur à accéder en écriture au fichier file. E) Les threads (tâches) d'un même processus se partagent la mémoire virtuelle dédiée au processus et présentent la même pile d'appel. Question 14 Algorithmique et programmation Considérons les déclarations ci-dessous décrites en langage C : A) Une file est une liste chainée de type FILO. B) A la compilation, une erreur va apparaître. C) Si le nombre de maillons d'une liste est connu, l'allocation dynamique de mémoire n'est pas obligatoire. D) Le champ suivant d'un maillon contient l'adresse du champ val du prochain maillon. E) Les structures maillon et liste sont optimales pour enfiler et défiler un nouveau maillon. typedef struct { int val ; int pos ; // indice de position par rapport à la tete maillon* suivant ; } maillon ; typedef struct { maillon* tete ; maillon* queue ; } liste ; 6 / 8

Question 15 A) Le Linker permet l'édition de liens entre les différents fichiers qui forment un projet. B) Un programme C devant être téléchargé vers un micro-contrôleur doit nécessairement faire appel à une compilation croisée. C) L'héritage est une relation symétrique. D) La notion de classe améliore la lisibilité d'un code en dissimulant de l'information tout en le rendant modulaire et abstrait. E) Un profileur est un programmeur particulièrement expérimenté capable de déterminer les parties d'un code devant être améliorées pour accélérer son exécution. Question 16 Soit la fonction suivante écrite en pseudo-code. Les fonctions div et mod représentent respectivement le résultat et le reste de la division euclidienne. La fonction affiche imprime à l'écran la valeur de l'entier passé en paramètre. Les valeurs a et b sont des entiers naturels positifs. entier = bizarre(entier a, entier b) entier c=0; entier d=a div b; tant que (d >0) c = bizarre(d,b); fin tant que c = d mod b; affiche(c); return c; fin bizarre A) La fonction bizarre est itérative. B) La fonction affiche 1 puis 4 puis 8 si elle est appelée avec bizarre(232,16). C) La fonction affiche 1 puis 0 puis 0 si elle est appelée avec bizarre(64,8). D) Le label fin tant que peut être décalé à l'avant dernière ligne (avant fin bizarre) sans que cela modifie le résultat de la fonction. E) La fonction peut rentrer dans une boucle infinie. Question 17 A) Le JavaScript est le nom du langage Java utilisé pour internet. B) La machine virtuelle Java exécute directement le code source Java. C) "Le langage Java est portable" signifie qu'un exécutable Java est utilisable sur n'importe quel OS ou machine. D) Le langage Java peut s interfacer avec du code écrit en langage C. E) Les acronymes JDK et JRE signifient respectivement Java Development Kit et Java Runtime Environment. 7 / 8

Question 18 Réseaux A) Les différentes couches des normes Open Systems Interconnexion (OSI) sont dans l'ordre : Physique, Liaison, Transport, Réseau, Présentation, Session, Application. B) La norme de téléphonie mobile Global System for Mobile communications (GSM), dite 2G, a été développée par la Conférence Européenne des administrations des Postes et Télécommunications (CEPT) dès le début des années 1980 par le Groupe Spécial Mobile. C) Le protocole User Data Protocol (UDP) est mis en oeuvre lorsque le protocole TCP n'est pas indispensable. D) Les données qui transitent entre 2 machines qui ont établi un protocole Virtual Private Network (VPN) ne peuvent être interceptées. E) Le protocole SMTP ne permet pas d'envoyer du courrier électronique de manière authentifié. Question 19 A) Lorsqu'une collision est détectée sur un transfert utilisant le protocole Ethernet, chacune des sources en conflit attend une durée aléatoire avant de réémettre son message. B) La résolution du nom par un hôte se décompose en deux étapes. La demande est transférée à un serveur DNS récursif qui va interroger itérativement les serveurs DNS racines. C) Un commutateur réseau ou switch est un concentrateur particulier qui redirige vers le port concerné la trame qui lui est assignée grâce à son adresse IP. Si l'adresse destinataire est inconnue dans la table du commutateur alors la trame est traitée comme un broadcast. D) L'adresse dans le protocole IPv6 est constituée de 6 octets. E) Deux sites IPv6 peuvent communiquer à travers un réseau IPV4. Question 20 A) Le port Universal Serial Bus (USB) autorise la connexion simultanée de 128 périphériques par contrôleur. B) Une liaison par fibre optique présente un affaiblissement linéique de 2,5 db/km. La perte par connecteur est estimée à 1,5 db à laquelle se rajoute 0,5 db par épissure. Sachant que le signal est émis avec une puissance de -22 dbm, que l'on espère un niveau de réception de -34 dbm majoré d'une marge de 3 db pour compenser d'éventuelles pertes de vieillissement, la longueur de la fibre ne peut excéder 2km. C) Le protocole Bluetooth a été développé par un fabricant suédois de téléphonie mobile en 1998. Il s'appelle ainsi en l'honneur d'un roi à la dent bleue, qui unifia Danemark, Norvège et Suède au X ème siècle. D) La norme Wi-Fi, référencée par les normes du groupe IEEE 802.11, signifie Wireless Field. E) Le protocole ZigBee, référencé par les normes du groupe IEEE 802.15.4, est un protocole d'échange de type Wireless Local Area Network particulièrement apprécié pour sa grande autonomie (plusieurs mois) et le nombre de noeuds pouvant être connectés (quelques dizaines de milliers). 8 / 8