Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com



Documents pareils
Architecture des ordinateurs

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION

Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96

Structure d un programme

TD Architecture des ordinateurs. Jean-Luc Dekeyser

IV- Comment fonctionne un ordinateur?

GPA770 Microélectronique appliquée Exercices série A

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

REALISATION d'un. ORDONNANCEUR à ECHEANCES

Structure fonctionnelle d un SGBD

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Exécution des instructions machine

Cours 1 : Introduction Ordinateurs - Langages de haut niveau - Application

Gestion de mémoire secondaire F. Boyer, Laboratoire Sardes

Licence Sciences et Technologies Examen janvier 2010

INITIATION AU LANGAGE C SUR PIC DE MICROSHIP

Programmation assembleur : aperçu

VIII- Circuits séquentiels. Mémoires

Twincat PLC Temperature Controller. Régulation de Température à l aide de TwinCAT PLC.

Architecture des ordinateurs Introduction à l informatique

Ordinateurs, Structure et Applications

Ordinateurs, Structure et Applications

ASR1 TD7 : Un microprocesseur RISC 16 bits

Introduction à l Informatique licence 1 ère année Notes de Cours

DOCM Solutions officielles = n 2 10.

Réplication des données

Trépier avec règle, ressort à boudin, chronomètre, 5 masses de 50 g.

Projet d informatique M1BI : Compression et décompression de texte. 1 Généralités sur la compression/décompression de texte

Conférence sur les microcontroleurs.

Cours de Systèmes d Exploitation

FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE

Principe de la messagerie électronique

Conception de circuits numériques et architecture des ordinateurs

SYSTÈME DE GESTION DE FICHIERS

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

Chapitre 4 : Les mémoires

Organigramme / Algorigramme Dossier élève 1 SI

Temps Réel. Jérôme Pouiller Septembre 2011

SYSTÈME DE GESTION DE FICHIERS SGF - DISQUE

Architecture des ordinateurs

Atelier C TIA Portal CTIA06 : programmation des automates S7-300 Blocs d organisation

CH.3 SYSTÈMES D'EXPLOITATION

CORRECTION EXERCICES ALGORITHME 1

COMMANDER la puissance par MODULATION COMMUNIQUER

Les équations différentielles

Arithmétique binaire. Chapitre. 5.1 Notions Bit Mot

UE Programmation Impérative Licence 2ème Année

EX4C Systèmes d exploitation. Séance 14 Structure des stockages de masse

1. Systèmes d entrée/sortie 2. Systèmes de fichiers 3. Structure de mémoire de masse (disques)

Cours d algorithmique pour la classe de 2nde

Mathématiques appliquées à l informatique

Algorithmique des Systèmes Répartis Protocoles de Communications

Exercices du Cours de la programmation linéaire donné par le Dr. Ali DERBALA

Cours A7 : Temps Réel

Corrigé du baccalauréat S Asie 21 juin 2010

Les liaisons SPI et I2C

MODULE I1. Plan. Introduction. Introduction. Historique. Historique avant R&T 1ère année. Sylvain MERCHEZ

C f tracée ci- contre est la représentation graphique d une

La mémoire. Un ordinateur. L'octet. Le bit

WebSphere MQ & Haute Disponibilité

2. Ispro nuclear electronics symposium. Sfesa (Italy), May 1975 CONTROLEUR AUTONOME JCAM-10 POUR CHASSIS CAÎ1AC

KL5121. Pour activer des sorties en fonction de la position d'un codeur

Rappels sur les suites - Algorithme

PIC : COURS ASSEMBLEUR

Systèmes et traitement parallèles

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE

SUR MODULE CAMÉRA C38A (OV7620)

e-novatic PRATIQUES, PLANIFICATION SUITE

2.1 Le point mémoire statique Le point mémoire statique est fondé sur le bistable, dessiné de manière différente en Figure 1.

CM2 L architecture MIPS32

3. Structure des ordinateurs. 3.1 L' Unité Centrale (UC) ou processeur (Central Processing Unit CPU)

Principe de fonctionnement des périphériques des ordinateurs en vue de la programmation. Patrick Cégielski

CONFIGURATION DE L AUTOMATE SIEMENS

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping

INFORMATIONS DIVERSES

Éléments d informatique Cours 3 La programmation structurée en langage C L instruction de contrôle if

Atelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques

ELP 304 : Électronique Numérique. Cours 1 Introduction

BULK SMS Envoi en masse d un message texte moyennant un téléphone mobile (GSM)

Initiation au binaire

LA GESTION COMMERCIALE DES VEHICULES

Cours A7 : Temps Réel

TEPZZ A_T EP A1 (19) (11) EP A1 (12) DEMANDE DE BREVET EUROPEEN. (51) Int Cl.: G07F 7/08 ( ) G06K 19/077 (2006.

Microprocesseur + Logiciel

Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155)

IFT1215 Introduction aux systèmes informatiques

QUESTION 1 {2 points}

Introduction aux systèmes temps réel. Iulian Ober IRIT

Représentation d un entier en base b

Sécurité et Firewall

THÉÂTRE DU BEAUVAISIS

1 Mesure de la performance d un système temps réel : la gigue

Programme EcranTactile-01 MANUEL DE MISE EN ŒUVRE

Initiation au HPC - Généralités

Programmation linéaire

Baccalauréat ES Pondichéry 7 avril 2014 Corrigé

SD1+ SD1+ SD1+ ENT ESC

Accédez au test ici

Transcription:

Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com 1

1) Objectif Discuter comment les données sont transférées entre le et les périphériques. BC BA BD Mémoire Centrale Interface d E/S Ports Périphérique d E/S Est un circuit spécial Tout transfert de données entre la mémoire et les périphériques d E/S doit passer par des interfaces d E/S. 2) C est quoi une interface d E/S 1. C est un circuit spécial placé entre le et le périphérique d E/S. 2. Utilisée pour résoudre les problèmes de distance et d incompatibilité. a - Incompatibilité => Caractéristiques des périphériques Celles du /MC (Vitesse, timing, etc.) b - Si Distance de propagation des signaux est grande retard augmente synchronisation entre bus non assurée. 3) Les ports du circuit d interface d E/S (CI d E/S) : Les ports du CI d E/S sont vus comme des registres (petits espaces mémoires à l intérieur du CI d E/S). Tout CI d E/S comporte 3 types de ports : 2

3.1) Ports de données : Pour l envoi et la réception des données entre le et le CI d E/S ; C est port en lecture et écriture 3.2) Ports de contrôle (ou commande): Pour définir (fixer) le mode de fonctionnement du CI d E/S; C est un port en écriture 3.3) Ports d état : Il fournit les informations sur l état du CI d E/S. C est un port en lecture. 4) Instructions de manipulation des ports du CI d E/S : La manipulation des ports revient à envoyer et/ou récupérer des données aux/depuis les ports. On n utilise que 2 instructions : IN : Pour récupérer Donnée ; OUT : Pour envoyer Donnée. NOM MNEMONIQUE DESCRIPTION IN (Lecture des ports) : Forme longue: Octet Forme longue: Mot Forme courte: Octet Forme courte: Mot OUT (Ecriture dans ports) : Forme longue: Octet Forme longue: Mot Forme courte: Octet Forme courte: Mot IN AL, Port IN AX, Port IN AL, DX IN AX, DX OUT Port, AL OUT Port, AX OUT DX, AL OUT DX, AX (AL) (Port) (AX) (Port+1:Port) (AL) ((DX)) (AX) ((DX)) (Port) (AL) (Port+1:Port) (AX) ((DX)) (AL) ((DX)) (AX) Remarque : Attention, on n utilise que les registres AL ou AX et DX pour manipuler les ports d E/S. En effet, par exemple, IN AL, BX non autorisée Code machine B7 B0 B7 B0 1 1 1 0 L/C 1 I/O W @Port d E/S 0 : Forme longue 1 : Forme courte 0 : IN 1 : OUT 0 : Octet 1 : Mot Présent seulement pour forme longue 3

Temps d exécution des instructions d E/S : Forme Longue : 10 CM (Cycle Machine) Forme Courte : 08 CM 5) La réalisation des opérations d E/S : Dans cette partie, on montre qu il y a plusieurs techniques permettant la réalisation d E/S : 5.1) Les E/S directes programmées / avec attente de disponibilité (E/S directe synchrone) Cette technique exige que le suive le déroulement du transfert des données du début à la fin : Donc, après avoir lancé une opération d E/S, le consulte continuellement le port d état du CI d E/S jusqu à ce que ce dernier signal la fin de l opération. Exemple : Entrée programmée d une suite de caractères à partir d un périphérique : Prog assembleur ; On suppose que le 4 ème bit du port d état ; c est lui qui indique la présence (1) ou non ; (0) d un caractère sur le port de données Organigramme Initialisation MOV CX, 0AH Attente : IN AL, Port_Etat TEST AL, 08H JZ Attente IN AL, Port_Donnee. DEC CX JNZ Attente Non «Attente» Caractère Disponible? Oui Entrer Caractère Encore? Oui Non Fin Inconvénient : La consultation continue du bit d état mène à Attente active 5.2) Les d E/S contrôlées par interruption 5.2.1) Les d E/S directes Cette technique permet au d éviter l attente inactive. Donc, le n a qu à envoyer les données au CI d E/S et par la suite peut faire d autres tâches en attendant la fin du transfert Transfert de données se fait en parallèle à l exécution d autres tâches. 4

Une fois le transfert des données est terminé, le est informé par un signal d interruption. Donc, les étapes du mode d E/S par interruption sont : 1. Le ordonne le CI d E/S de lancer le transfert de données et puis va faire d autres tâches en parallèle du transfert de données. Le transfert peut être pour l entrée ou la sortie des données ; 2. Le CI d E/S lance le transfert physique des données ; 3. Une fois que le transfert physique des données est terminé, le CI d E/S envoie une demande d interruption au ; 4. Le traite la demande d interruption suivant les étapes qu on a vu dans le chapitre Interruptions. Inconvénient : Après chaque transfert physique de données depuis/vers le Port de données, le est interrompu Traitement d 1 It par octet/mot échangé. 5.2.2) E/S indirecte asynchrone (Cas du DMA) La DMA permet d éviter l inconvénient précédent. De plus, les données à transférer ne passent plus par le. Les étapes de ce mode sont : @ mémoire du transfert Compteur (Taille en octets) @ périphérique Direction(E ou S) 1 4 DMA 100 64 5 1 2 Périphérique BD 3 Transfert de données sans passer par le MC 100 5

1 Le positionne les ports (registres) de la DMA en lui indiquant l @ mémoire dans/depuis laquelle les données seront sauvegardées/envoyées, la taille des données à transférer, l @ du périphérique d E/S et la direction (entrée ou sortie) ; 2 + 3 La DMA lance le transfert physique des données sur le périphérique comme suit : 2.1 Lancer le transfert du mot 2.2 Décrémenter @ mémoire 2.3 Décrémenter Compteur 2.4 Si Compteur > 0 alors aller à 2.1 4 Envoyer demande d interruption au pour lui signaler la fin de l opération d E/S. Application : Soit le système suivant : Périph1 Périph2 Périph3 MC Et supposons qu on a trois procédure ProcInput1, ProcInput2 et ProcInput3 dont chacune est dédiée à un périphérique et qui effectue un traitement après la présence d une donnée sur le port donnée. De plus, une opération d entrée est réalisée suivant la méthode E/S programmées (E/S directes synchrones). Donc, 1. le consulte le 3 ème bit (B3) du port d état du périphérique i ; 2. Si B3 = 1 alors il appelle ProcInputi. Ensuite, dans les 2 cas (B3=1 ou 0), le passe au périphérique suivant (à tour de rôle). 3. Après avoir effectué les opérations d entrée sur les 3 périphériques, le consulte une variable Flag pour savoir s il doit répéter (Flag = 0) ou terminer (Flag = 1) les opérations d entrée. Ecrire le programme assembleur permettant la réalisation des opérations d entrée. 5.2.3) Comment identifier la source d une demande d interruption? Il existe différentes méthodes de détection de la source d une interruption : 6

a) Par Polling (par sondage) : Solution logicielle Cette technique utilise un programme défini au préalable pour de déterminer les priorités des interruptions. Est adéquate pour un petit nombre de sources d interruption, sinon le temps d identification des sources devient très important. b) Par Daisy Chain (Interruption chaînées ou priorités chaînées) : Solution matérielle Cette technique utilise un composant matériel (contenant des portes logiques) pour identifier la source d interruption. Interface1 Interface2 Interface3 DI DI DI DIA DIA DIA DCL1 DCL2 DCL3 INTA INTR DIA DI DCL : Daisy Chain Logic DI : Demande d Interruption DIA : Demande d Interruption Acceptée. INTA INTR Avantages : Pas de programmation pour déterminer la priorité d une interruption ; Réalisation très simple : Nécessite des bloc logiques très simples à concevoir ; Ajout et suppression d autres sources d interruption est très simple. Inconvénients : On ne peut pas modifier l ordre de priorité des interruptions par programmation. b) Par Contrôleur Programmable d Interruption Il sera traité dans le chapitre suivant. 7