Logique séquentielle
|
|
- Henriette Piché
- il y a 8 ans
- Total affichages :
Transcription
1 Bascules et logique séquentielle aniel Etiemble Logique séquentielle Logique séquentielle Le système a des «états» ans un système séquentiel Éléments de mémorisation Les sorties dépendent des états et des entrées Le nouvel état est fonction des entrées et de l état précédent Systèmes synchrones Une horloge indique le moment où les éléments de mémorisation acceptent les nouvelles valeurs et changent d état Systèmes asynchrones ucun indication sur le moment des changements d état
2 Eléments de mémorisation : bascules et registres Mémorisation d un bit Bistable Bascule S Bascules transparentes : latch Bascules opaques : egistres Un registre est un ensemble de bascules la même commande d horloge Le registre a les mêmes propriétés que les bascules qui le composent Transparence versus opacité Le bistable eux inverseurs en série eux états possibles : mémorise un bit Ne peut changer d état "" "" " " Pour «écrire», il faut modifier le bistable -Point mémoire SM -Bascule S -Bascule Latch «MOS»
3 Bascule S eux types NN NO Fonctionnement S NN Etatinterdit Mémorisation S x x x INTEIT Nand S Nor Mémorisation Bascule S eux types NN NO Fonctionnement S NN Ecriture d une valeur a) b) S S c) d) Nand Nor
4 ésumé sur la bascule S Fonctionnement NN Si =S =, Etat mémoire Si S, alors écriture = =S= INTEIT NO Si =S =, Etat mémoire Si S, alors écriture =S =S= INTEIT emarque Les entrées et S sont à la fois des entrées de type «état» et de type «temps» On sépare «état» et «temps» avec des bascules latch Entrée d état : Entrée d horloge : Le latch MOS \L L "" "" L \L Z Utilise les interrupteurs (portes de transmission) pour éaliser la contre réaction (mémorisation) ouper la contre réaction pour charger une nouvelle valeur Fonctionnement L = alors Z = L = alors Z = Z Transparence lorsque L= mémorisation "donnée" écriture" valeur mémorisée "
5 (Etat) Bascule latch NN ou NO Bascule latch (commande) S S S = Mémorisation = Ecriture egistres n- i n- i n n egistre
6 Bascules, registres latch et transparence egistre à décalage 2 2 i+ = i Lorsque =, i = i Lorsque = alors i+ = i pour tout i Bascule latch Liaison = Lorsque =, = Lorsque = alors =! Nécessité de bascules NON transparentes Bascule maître-esclave Bascules opaques Maître esclave Bascule latch m Bascule latch s 2 2 Bascule latch m Bascule latch s = = m s NN m NO 2 s 6
7 Bascules à commande par flanc Bascules opaques Bascule à commande par flanc 6 portes NN (sensible au front montant de l horloge) 6 portes NO (sensible au front descendant de l horloge) Sur transition d horloge, l entrée est recopié vers et mémorisée Bascule à 6 portes NN = = varie Verrouillage = = Ecriture d un = = varie = varie = = Verrouillage après écriture d un = = = = = Ecriture d un Verrouillage après écriture d un
8 Temps d établissement- temps de maintien t su t h Horloge Entrée Horloge Il Il y a une fenêtre temporelle de de part et et d autre de de la la transition d horloge pendant laquelle l entrée doit rester stable Temps d établissement (Tsu) Temps minimum avant l arrivée de l horloge pendant lequel l entrée doit être stable Temps de maintien (Th) Temps minimum après l arrivée de l horloge pendant lequel l entrée doit rester stable egistre à décalage avec bascules = Bascule Bascule t su T c t su t h t h t pd = t pd
9 pplication des registres à décalage Sorties parallèles Entrées parallèles Transmission série Principe fondamental de la logique synchrone Bascule Logique combinatoire Bascule t pdbasc t pdcomb t su T c F max = T cmin = t pd ( bascule) + t pd ( combinatoire) + t su
10 Utilisation de la bascule ETT FUTU Bascule ETT PESENT utomate Etat futur = fonction (Etat présent, Entrées) Etat futur = entrées des bascules (du registre ) Etat présent = sorties des bascules Transition d horloge = passage d un état à l état suivant utres bascules : bascule T T (Etat) Bascule T (commande) T p f p f T T Bascule synchrone (bascule ) T Bascule Synchrone
11 utres bascules : bascule JK J K Bascule JK J K f p p p f J Φ Φ K Φ Φ K J J-K avec bascule 2 utomates synchrones MOOE PTIE OMBIN TOIE EGIS TE ENTEES EF EP PTIE OMBIN TOIE SOTIES EF = f (EP, Entrées) Sorties = g (EP)
12 utomates synchrones MELY ENTEES PTIE OMBIN TOIE EGIS PTIE EF TE EP OMBIN SOTIES TOIE EF = k (EP, Entrées) Sorties = h (EP, Entrées) Méthode de synthèse d automates synchrones Méthode générale Graphe de transition Table de transition odage des états et table de transition codée Implantation avec registre et logique combinatoire Méthodes plus spécifiques ertaines implémentation sont plus efficaces en utilisant des opérateurs particuliers egistres à décalages ompteurs etc
13 Les compteurs Un compteur est un automate sans entrées. N Naturel Gray Pire 2 3 EP 2 3 EF Bascule XO Bascule Bascule Bascule ompteurs modulo 2 n ompteur par 8 N = = = 2 = ( ) 6 7 elation de récurrence
14 Implementation du compteur par <= <= + <= xor 2 <= <= ( ) 2 + ( + ) 2 <= ( ) 2 + ( ) 2 <= ( ) xor ompteurs avec mise à zéro (méthode générale) Exemple : compteur par 4 avec Z Si Z= alors EF = pour tout EP Si Z= alors EF = (EP+) mod EP 2 3 Z= EF 2 3 Z= EF Entrée Z EP = Z. = Z.( EF 28 ) 4
15 ompteur 2 n avec chargement P n- P ompteur Modulo 2 n n- ompteur/ chargement Si compteur/chargement = alors compteur Si compteur/chargement = alors chargement : les sorties i recoivent la valeur des entrées P i Bascule i Z = hargement avec. h/pt P i i (compteur) ompteur par avec un compteur par 6 Fonctionnement e à 9, compteur Lorsque 9, chargement de ompteur Modulo 6 h/pt
16 Synthèse d automate X econnaissance de séquence Z Z= si sur les 5 coups d horloge précédent, les valeurs de x étaient, avec recouvrement possible Z / B/ / / E/ F/ Graphe de transition econnaissance de séquence ETT PÉSENT B E ETT FUTU X= E ETT FUTU X= B B B F N X 2 2 Z F E B 2 = = m (4,5,7) avec d = (2,6,,4) = m (5,7,) avec d = (2,6,,4) 3 5 = X 2 + X 2 = 2 X+ X = X z =
17 econnaissance de séquence (registre à décalage) Z X LK Moore - Sorties fonction de l EP - Les sorties changent de manière synchrone avec le changement d état Moore versus Mealy Entrées EP Logique sortie Logique EF EF sorties egistre Entrées Logique EF lk Logique sortie Sorties
18 Mealy - Les sorties dépendent de l état et des entrées - Un changement en entrée provoque un changement immédiat en sortie - Signaux asynchrones Moore versus Mealy Entrées EP Logique sorties Logique EF EF Sorties Entrées Logique Sorties et EF Sorties egistre lk EP Moore/Mealy (détecteur parité impaire) Moore Mealy eset / eset X Z Pair/ Impair/ / Pair / Impair / X EP EF Z X EP EF Z P P P P I I I I P I P I I P I P = X Z = = X Z = =X 36 8
19 Moore/Mealy (détecteur parité impaire) Z X LK EF Z EP X LK EF EP Moore Mealy Moore/Mealy (détecteur de la séquence ) econnaissance de la séquence / / Moore / B/ / Mealy / B / X EP B EF B B Z X EP EF B Z B B B B B
20 Moore/Mealy (détecteur de la séquence ) X Z X F Z = X. = X Z =. = X Z = X Moore/Mealy (détecteur de la séquence ) X LK Moore LK Sortie Mealy Z Sortie Moore X LK Mealy Z = X. = X Z =. = X Z = X
21 Exemple : contrôleur de feux roisement entre une grande route et un petit chemin uand il n y a pas d automobile sur le chemin, le feu reste vert sur la grande route S il y a une auto sur le chemin, au bout d un certain temps, le feu passe à l orange puis au rouge sur la grande route, ce qui le fait passer au vert sur le chemin. Le feu sur le chemin ne reste au vert qu aussi longtemps qu il y a une auto, mais jamais plus longtemps qu un temps prédéfini. Même si des autos attendent sur le chemin, la grande route obtient le feu vert au moins pour un intervalle de temps. On suppose qu il y a un timer qui génère une petit intervalle de temps (T) et un grand intervalle (TL) en réponse à un signal de démarrage. T est utilisé pour la durée du feu orange et TL pour la durée maximale du feu vert sur le chemin F Grande route F hemin F hemin F Grande route 4 Exemple du contrôleur de feux Entrées Z T TL Sorties F,FO,FV FV, FO, F I escription Etat initial utomobile sur le chemin L intervalle de temps court est terminé L intervalle de temps long est terminé escription Feux route rouge, orange, vert Feux chemin vert, orange, rouge émarrage d un intervalle de temps Etats V O V O escription oute vert (chemin rouge) oute orange (chemin rouge) hemin vert (route rouge) hemin orange (route rouge)
22 ontrôleur feux (graphe des états).tl.tl/i V T/I T O T/I O T V ( +TL)/I.TL ontrôleur feux (iagramme de transition) Etat V O V O Entrées =.TL=.TL= T= T= =.TL=.TL= T= T= Etat futur V V O O V O V O O V Feux route V V V O O Feux chemin V V V V V Z ompteur Oui Non Oui Oui Non Oui Non Oui Non Oui
23 Limites de l approche synchrone -es circuits totalement synchrones ne sont pas possible pour de très gros systèmes à cause des dispersions d horloge -On partitionne le système en composants avec des horloges locales - es composants communiquent via des protocoles indépendants des horloges. Sous système synchrone Signaux de communication Sous système synchrone Signaux requête/accusé equête S Flot de données equête lient Maître ccusé S2 Serveur esclave Transferts synchrones eq ata ck lk equête de lecture du maître. L esclave fournit les données et l accusé en retour eq ata W ait lk utre schéma synchrone : l esclave émet un signal WIT s il ne peut répondre en cycle d horloge
24 Transfert asynchrone L information est transmise par le niveau des signaux plutôt que par les transitions. Pas de signal d horloge Protocole en 4 étapes eq ata ck () Le maitre émet une requête que l esclave traite (2) l esclave émet un accusé quand il a fini (3) Le maître accuse réception des données en retirant la requête (4) l esclave retire l accusé Les mémoires M Mémoires statiques (SM) Mémoires dynamiques (M)
25 Point mémoire SM Bistable LM LB LB LM = Mémorisation LM = Lecture LM = et LB/LB fixés Ecriture M statique ata j ataj SélectionMot i Mots = lignes ellule SM ellule SM ellule SM olonnes = Bits (codage sur 2)
26 Principe SM 6 x bit LM écodeur lignes LM LM 2,,,,,2,2,3,3 LM 3 2, 2, 2,2 2,3 3, 3, 3,2 3,3 LB LB LB LB LB 2 LB 2 LB LB 3 L 3 L L2 L écodeur colonnes in LB out Lecture/ Ecriture 5 Sélection ligne Exemple SM 4 Ko (K x4) Buffers adresse écodeur lignes Matrice Storage de rray cellules 64 x 6 64 x 6 64 x 6 64 x 6 éseau arré 64 x 64 Sélection colonne 3 2 S WE Buffers adresse écodeur colonnes mplis de lecture Buffers données mplificateurs & Mux/emux I/O I/O I/O2 I/O
27 Timing SM Timing simplifié Lecture WE S ddress ata Out V alid ddress ccess T ime ata Out Timing simplifié Ecriture WE S ddress Memory ycle T ime V alid ddress ata In Input ata Point mémoire M Ligne mot Ligne bit hargement : transistor «passant» Mémorisation : transistor «bloqué» - écharge lente - afraîchissement Lecture destructive Lecture écriture pour chaque lecture V/2 V on off S(t) E(t) t V/
28 Organisation Mémoire M Ligne référence (cellules 32 à 63) Lecture différentielle mémoire << fil Ligne Ligne Ligne 3 ref Sortie du décodeur colonne Ligne 32 mpli de lecture 3 +5V 32 +5V Bus donnée Lecture/Ecriture vrai Bus donnée Lecture/Ecriture complémenté Ligne 33 Ligne 63 ref Ligne référence (cellules à 3) 55 apacité mémoires M Par boîtier M size Year année taille temps cycle Ko 25 ns Ko 22 ns 986 Mo 9 ns Mo 65 ns Mo 45 ns Mo ns 22 52Mo 6 ns
29 Exemple M : 4 M x bit S Write ET egistre entrée (4) e Générateur Horloge n 2 egistre Sortie (4) s egistre dresse colonne () EOEU OLONNE S S ontrôleur afraîchissement MPLIFITEU LETUE - dresse ligne dresse colonne dresse ligne ompteur afraîchissement () 248 WE s Haute impédance onnée sortie S egistre dresse ligne () Générateur Horloge n EOEU LIGNE 248 ÉSEU MÉMOIE Etat haut ou bas mélioration M : mode «nibble» Lecture de plusieurs bits successifs S suivi de plusieurs S S S dresse Ligne olonne WE s Haute impédance onnée sortie onnée sortie onnée sortie Etat haut ou bas
30 Ms asynchrones et synchrones S S dresse dresse ligne dresse colonne onnée Temps d accès ONTOLE SYNHONE N N+ N+2 N+3 Horloge S S SM dresse dresse ligne dresse colonne onnée Latence S (6 cycles) Latence S N N+ N+2 N ONTOLE SYNHONE 59 3
VIII- Circuits séquentiels. Mémoires
1 VIII- Circuits séquentiels. Mémoires Maintenant le temps va intervenir. Nous avions déjà indiqué que la traversée d une porte ne se faisait pas instantanément et qu il fallait en tenir compte, notamment
Plus en détailIFT1215 Introduction aux systèmes informatiques
Introduction aux circuits logiques de base IFT25 Architecture en couches Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau Niveau Couche des langages d application Traduction (compilateur) Couche du langage d
Plus en détailArchitecture des ordinateurs TD1 - Portes logiques et premiers circuits
Architecture des ordinateurs TD1 - Portes logiques et premiers circuits 1 Rappel : un peu de logique Exercice 1.1 Remplir la table de vérité suivante : a b a + b ab a + b ab a b 0 0 0 1 1 0 1 1 Exercice
Plus en détail2.1 Le point mémoire statique Le point mémoire statique est fondé sur le bistable, dessiné de manière différente en Figure 1.
Mémoires RAM 1. LOGIUE STATIUE ET LOGIUE DYNAMIUE Le point mémoire est l élément de base, capable de mémoriser un bit. Il y a deux approches possibles. L approche statique est fondée sur la l'utilisation
Plus en détailFONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE
I/ GÉNÉRALITÉS I.1/ Fonction Un compteur binaire est utilisé : -pour compter un certain nombre d'évènements binaires -pour diviser la fréquence d'un signal logique par 2 m Page 1 FONCTION COMPTAGE BINAIRE
Plus en détailConception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des
Plus en détailELP 304 : Électronique Numérique. Cours 1 Introduction
ELP 304 : Électronique Numérique Cours 1 Introduction Catherine Douillard Dépt Électronique Les systèmes numériques : généralités (I) En électronique numérique, le codage des informations utilise deux
Plus en détailTD Architecture des ordinateurs. Jean-Luc Dekeyser
TD Architecture des ordinateurs Jean-Luc Dekeyser Fiche 1 Nombres de l informatique Exercice 1 Une entreprise désire réaliser la sauvegarde de ses données sur un site distant. Le volume de données à sauvegarder
Plus en détailGestion de mémoire secondaire F. Boyer, Laboratoire Sardes Fabienne.Boyer@imag.fr
Gestion de mémoire secondaire F. Boyer, Laboratoire Sardes Fabienne.Boyer@imag.fr 1- Structure d un disque 2- Ordonnancement des requêtes 3- Gestion du disque - formatage - bloc d amorçage - récupération
Plus en détailIntroduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007
Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des
Plus en détailOrganisation des Ordinateurs
Organisation des Ordinateurs Bernard Boigelot E-mail : boigelot@montefiore.ulg.ac.be URL : http://www.montefiore.ulg.ac.be/~boigelot/ http://www.montefiore.ulg.ac.be/~boigelot/cours/org/ 1 Chapitre 1 Les
Plus en détailLes fonctions logiques
1 Les fonctions logiques Le fonctionnement des ordinateurs tout comme d autres appareils électroniques repose sur l emploi des circuits électroniques de logique binaire ou électronique numérique. Dans
Plus en détailLes liaisons SPI et I2C
DAMÉCOURT BENJAMIN AVRIL 28 Liaisons synchrones Les liaisons SPI et I2C Face arrière d un imac : trois ports USB, un port Firewire 4 et un port Firewire 8 CHRONOLOGIE ANNÉES 7 La liaison SPI et la création
Plus en détailChapitre 4 : Les mémoires
1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une
Plus en détailUniversité de La Rochelle. Réseaux TD n 6
Réseaux TD n 6 Rappels : Théorème de Nyquist (ligne non bruitée) : Dmax = 2H log 2 V Théorème de Shannon (ligne bruitée) : C = H log 2 (1+ S/B) Relation entre débit binaire et rapidité de modulation :
Plus en détailLes portes logiques. Voici les symboles des trois fonctions de base. Portes AND. Portes OR. Porte NOT
Les portes logiques Nous avons jusqu ici utilisé des boutons poussoirs et une lampe pour illustrer le fonctionnement des opérateurs logiques. En électronique digitale, les opérations logiques sont effectuées
Plus en détailFiche technique CPU 315SN/PN (315-4PN33)
Fiche technique CPU 315SN/PN (315-4PN33) Données techniques N de commande 315-4PN33 Information générale Note - Caractéristiques SPEED-Bus - Données techniques de l'alimentation Alimentation (valeur nominale)
Plus en détailQUESTION 1 {2 points}
ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté
Plus en détailComme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:
Travaux Pratiques 3. IFT 1002/IFT 1005. Structure Interne des Ordinateurs. Département d'informatique et de génie logiciel. Université Laval. Hiver 2012. Prof : Bui Minh Duc. Tous les exercices sont indépendants.
Plus en détailTransmissions série et parallèle
1. Introduction : Un signal numérique transmet généralement plusieurs digits binaires. Exemple : 01000001 ( huit bits). Dans une transmission numérique on peut envisager deux modes : les envoyer tous en
Plus en détailLogique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques.
Logique binaire I. L'algèbre de Boole L'algèbre de Boole est la partie des mathématiques, de la logique et de l'électronique qui s'intéresse aux opérations et aux fonctions sur les variables logiques.
Plus en détailGuide Mémoire NETRAM
Guide Mémoire NETRAM Types de mémoires vives On distingue généralement deux grandes catégories de mémoires vives : Mémoires dynamiques (DRAM, Dynamic Random Access Module), peu coûteuses. Elles sont principalement
Plus en détailIV- Comment fonctionne un ordinateur?
1 IV- Comment fonctionne un ordinateur? L ordinateur est une alliance du hardware (le matériel) et du software (les logiciels). Jusqu à présent, nous avons surtout vu l aspect «matériel», avec les interactions
Plus en détailAcquisition et conditionnement de l information Les capteurs
Acquisition et conditionnement de l information Les capteurs COURS 1. Exemple d une chaîne d acquisition d une information L'acquisition de la grandeur physique est réalisée par un capteur qui traduit
Plus en détailSystème binaire. Algèbre booléenne
Algèbre booléenne Système binaire Système digital qui emploie des signaux à deux valeurs uniques En général, les digits employés sont 0 et 1, qu'on appelle bits (binary digits) Avantages: on peut utiliser
Plus en détailRéplication des données
Réplication des données Christelle Pierkot FMIN 306 : Gestion de données distribuées Année 2009-2010 Echange d information distribuée Grâce à un serveur central Une seule copie cohérente Accès à distance
Plus en détailPocketNet SNMP/Modbus
Volume 1 RBEI-ADISCOM Manuel utilisateur PocketNet SNMP/Modbus CONVERTISSEUR SERIE - ETHERNET Manuel utilisateur PocketNet SNMP/Modbus Table des matières CHAPITRE 1 Caractéristiques utiles à la mise en
Plus en détailPartie 7 : Gestion de la mémoire
INF3600+INF2610 Automne 2006 Partie 7 : Gestion de la mémoire Exercice 1 : Considérez un système disposant de 16 MO de mémoire physique réservée aux processus utilisateur. La mémoire est composée de cases
Plus en détailmodule Introduction aux réseaux DHCP et codage Polytech 2011 1/ 5
DHCP et codage DHCP ( Dynamic Host Configuration Protocol RFC 2131 et 2132) est un protocole client serveur qui permet à un client hôte d un réseau local (Ethernet ou Wifi) d obtenir d un serveur DHCP
Plus en détailInformatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin
Informatique Industrielle Année 2004-2005 Architecture des ordinateurs Note de cours T.Dumartin 1 GENERALITES 5 1.1 INTRODUCTION 5 1.2 QU ENTEND-T-ON PAR ARCHITECTURE? 5 1.3 QU EST CE QU UN MICROPROCESSEUR?
Plus en détailCONFIGURATION DE L AUTOMATE SIEMENS
CONFIGURATION DE L AUTOMATE SIEMENS Créer un projet Dans le bureau de Windows, double-cliquer sur l icône «SIMATIC Manager» : Cliquer ensuite sur l icône «nouveau» : Choisir un nom de projet et valider
Plus en détailTEPZZ 568448A_T EP 2 568 448 A1 (19) (11) EP 2 568 448 A1 (12) DEMANDE DE BREVET EUROPEEN. (51) Int Cl.: G07F 7/08 (2006.01) G06K 19/077 (2006.
(19) TEPZZ 68448A_T (11) EP 2 68 448 A1 (12) DEMANDE DE BREVET EUROPEEN (43) Date de publication: 13.03.2013 Bulletin 2013/11 (1) Int Cl.: G07F 7/08 (2006.01) G06K 19/077 (2006.01) (21) Numéro de dépôt:
Plus en détailManuel d utilisation de la plate-forme de gestion de parc UCOPIA. La mobilité à la hauteur des exigences professionnelles
Manuel d utilisation de la plate-forme de gestion de parc UCOPIA La mobilité à la hauteur des exigences professionnelles 2 Manuel d utilisation de la plate-forme de gestion de parc UCOPIA 1 Table des matières
Plus en détailGPA770 Microélectronique appliquée Exercices série A
GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément
Plus en détailVMT Mod : Ventilation modulée pour le tertiaire
Notice de Montage VMT Mod : Ventilation modulée pour le tertiaire VC 100876 - D920_a - RCS 956 506 828 - Imprimé en France/Printed in France VMT Mod est un système de ventilation intelligent à destination
Plus en détailBCI - TPSP - Processeurs et Architectures Numériques
BCI - TPSP - Processeurs et Architectures Numériques Jean-Luc Danger Guillaume Duc Tarik Graba Philippe Matherat Yves Mathieu Lirida Naviner Alexis Polti Jean Provost c 2002-2011 groupe SEN, Télécom ParisTech
Plus en détailFiche technique CPU 314SC/DPM (314-6CG13)
Fiche technique CPU 314SC/DPM (3146CG13) Données techniques N de commande 3146CG13 Type CPU 314SC/DPM Information générale Note Caractéristiques SPEEDBus Technologie SPEED7 24 x DI, 16 x DO, 8 x DIO, 4
Plus en détailHiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique
Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément
Plus en détailRESUME DE COURS ET CAHIER D'EXERCICES
ARCITECTURE INFO-UP REUME DE COUR ET CAIER D'EXERCICE EPITA F. GABON Architecture EPITA INFO-UP F. Gabon COUR LIVRE D ARCITECTURE 3 REUME D'ELECTRONIUE LOGIUE 4 YTEME DE NUMERATION 6 ALGEBRE DE BOOLE 6
Plus en détailAlcatel 4200. Si la carte IP-LAN maîtresse est hors service, tous les services VoIP (Passerelle H.323 et Téléphonie IP) sont indisponibles.
SION VOIX SUR IP Maintenance Fiche 4 SRVIS VOIP AR IP-AN SYSM AV UN SU AR IP-AN Si la carte IP-AN maîtresse est hors service, tous les services VoIP (Passerelle H.323 et éléphonie IP) sont indisponibles.
Plus en détailDescription d'une liaison
escription d'une liaison I. Constitution d'une liaison...2 II. Modes d'exploitation...2 III. Normalisation des jonctions...2 III.1. Norme V28 (RS232) 3 III.2. Norme V11 (RS422 et RS485) 4 IV. Liaison V24
Plus en détailEX4C Systèmes d exploitation. Séance 14 Structure des stockages de masse
EX4C Systèmes d exploitation Séance 14 Structure des stockages de masse Sébastien Combéfis mardi 3 mars 2015 Ce(tte) œuvre est mise à disposition selon les termes de la Licence Creative Commons Attribution
Plus en détailModules d automatismes simples
Modules d automatismes simples Solutions pour automatiser Modules d'automatismes Enfin, vraiment simple! Un concentré de solution Pour vos petites applications d'automatismes millenium gère : Temporisations
Plus en détailNeu. Technique d installation / de surveillance. VARIMETER RCM Contrôleur différentiel type B IP 5883
Technique d installation / de surveillance VARIMETER RCM Contrôleur différentiel type IP 5883 0249636 X1 A1 X1 i2 11 Alarm 12 Neu IP 5583 N 5018/035 N 5018/030 escription du produit Le contrôleur différentiel
Plus en détailEléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)
Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 - Evénements et architectures - Spécifications de performances
Plus en détailStructure fonctionnelle d un SGBD
Fichiers et Disques Structure fonctionnelle d un SGBD Requetes Optimiseur de requetes Operateurs relationnels Methodes d acces Gestion de tampon Gestion de disque BD 1 Fichiers et Disques Lecture : Transfert
Plus en détailManipulations du laboratoire
Manipulations du laboratoire 1 Matériel Les manipulations de ce laboratoire sont réalisées sur une carte électronique comprenant un compteur 4-bit asynchrone (74LS93) avec possibilité de déclenchement
Plus en détailTests de performance du matériel
3 Tests de performance du matériel Après toute la théorie du dernier chapitre, vous vous demandez certainement quelles sont les performances réelles de votre propre système. En fait, il y a plusieurs raisons
Plus en détailModules d entrées/sorties pour FX série XM07 et XM14
Fiche produit Modules XM07 et XM14 Date Juillet 2009 Modules d entrées/sorties pour FX série XM07 et XM14 Les modules XM07 et XM14 proposent des points d entrées et de sorties physiques supplémentaires
Plus en détailINSTALLATIONS ÉLECTRIQUES CIVILES
index ALIMENTATION MONOPHASEE ALIMENTATION MONOPHASEE ALIMENTATIONS DL 2101ALA DL 2101ALF MODULES INTERRUPTEURS ET COMMUTATEURS DL 2101T02RM INTERRUPTEUR INTERMEDIAIRE DL 2101T04 COMMUTATEUR INTERMEDIAIRE
Plus en détailI- Définitions des signaux.
101011011100 010110101010 101110101101 100101010101 Du compact-disc, au DVD, en passant par l appareil photo numérique, le scanner, et télévision numérique, le numérique a fait une entrée progressive mais
Plus en détail6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr
6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr Interface d un SGF Implémentation d un SGF Gestion de la correspondance entre la structure logique et la structure
Plus en détailCASSY -Display (524 020)
09/99-5-Hund Mode d emploi CASSY -Display () 7 A a b 1 B a b 8 2 3 STOP INTER. 7 1 AffichageA affichage de la valeur mesurée (1a), affichage de l unité (1b) 2 AffichageB affichage de la valeur mesurée
Plus en détailSTS SE. FreeRTOS. Programmation réseau WIFI. Programmation réseau. Socket Tcp. FlyPort smart Wi-Fi 802.11 module
François SCHNEIDER Lycée Victor-Hugo BESANÇON. STS SE FreeRTOS Programmation réseau WIFI Programmation réseau Socket Tcp FlyPort smart Wi-Fi 802.11 module Prérequis : langage C, connaissance réseau : Ip,
Plus en détailPrincipes de base d'une alarme Anti intrusion
Principes de base d'une alarme Anti intrusion 1 Présentation Ce cours a pour but de vous apprendre les principes de base d'une alarme. Toutes les alarmes aussi sophistiquées soit elles utilisent ces principes.
Plus en détail1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :
GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours
Plus en détailEP 2 339 758 A1 (19) (11) EP 2 339 758 A1 (12) DEMANDE DE BREVET EUROPEEN. (43) Date de publication: 29.06.2011 Bulletin 2011/26
(19) (12) DEMANDE DE BREVET EUROPEEN (11) EP 2 339 758 A1 (43) Date de publication: 29.06.2011 Bulletin 2011/26 (21) Numéro de dépôt: 09179459.4 (51) Int Cl.: H04B 1/69 (2011.01) H03K 5/08 (2006.01) H03K
Plus en détailElectronique Automatisme Informatique Electricité
POLYVELEC Développements et Applications Electronique Automatisme Informatique Electricité Contrôleur AZUR Transmission par GSM Télésurveillance et télécommandes Version 2 133, avenue Bellevue - Quartier
Plus en détailDocument de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A5 Programmation de la CPU 314C-2DP
Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A5 Document de formation T I A Page 1 sur 23 Module A5 Ce document a été édité par Siemens
Plus en détailSUR MODULE CAMÉRA C38A (OV7620)
Applications maquette d'étude EP10K20 DÉMULTIPLEXEUR BT.656 SUR MODULE CAMÉRA C38A OV7620 SCHÉMAS ET DESCRIPTIONS AHDL 1. Schéma principal Le démultiplexeur proprement dit est la fonction "Decod_BT656_1".
Plus en détailSystèmes et algorithmes répartis
Systèmes et algorithmes répartis Tolérance aux fautes Philippe Quéinnec Département Informatique et Mathématiques Appliquées ENSEEIHT 4 novembre 2014 Systèmes et algorithmes répartis V 1 / 45 plan 1 Sûreté
Plus en détailCARPE. Documentation Informatique S E T R A. Version 2.00. Août 2013. CARPE (Documentation Informatique) 1
CARPE (Documentation Informatique) 1 CARPE Version 2.00 Août 2013 Documentation Informatique S E T R A Programme CARPE - Manuel informatique de l'utilisateur CARPE (Documentation Informatique) 2 Table
Plus en détailTransmission de données. A) Principaux éléments intervenant dans la transmission
Page 1 / 7 A) Principaux éléments intervenant dans la transmission A.1 Equipement voisins Ordinateur ou terminal Ordinateur ou terminal Canal de transmission ETTD ETTD ETTD : Equipement Terminal de Traitement
Plus en détailJulien MATHEVET Alexandre BOISSY GSID 4. Rapport RE09. Load Balancing et migration
Julien MATHEVET Alexandre BOISSY GSID 4 Rapport Load Balancing et migration Printemps 2001 SOMMAIRE INTRODUCTION... 3 SYNTHESE CONCERNANT LE LOAD BALANCING ET LA MIGRATION... 4 POURQUOI FAIRE DU LOAD BALANCING?...
Plus en détailConcevoir son microprocesseur
Concevoir son microprocesseur structure des systèmes logiques Jean-Christophe Buisson Collection Technosup Ellipses Avant-propos Ce livre s adresse aux étudiants en informatique de licence et maîtrise,
Plus en détailCours Bases de données
Informations sur le cours Cours Bases de données 9 (10) séances de 3h Polycopié (Cours + TD/TP) 3 année (MISI) Antoine Cornuéjols www.lri.fr/~antoine antoine.cornuejols@agroparistech.fr Transparents Disponibles
Plus en détailUn concept multi-centre de données traditionnel basé sur le DNS
Confiez vos activités critiques à un expert S il est crucial pour vos activités commerciales que vos serveurs soient disponibles en continu, vous devez demander à votre hébergeur de vous fournir une solution
Plus en détailLa carte à puce. Jean-Philippe Babau
La carte à puce Jean-Philippe Babau Département Informatique INSA Lyon Certains éléments de cette présentation sont issus de documents Gemplus Research Group 1 Introduction Carte à puce de plus en plus
Plus en détailSystèmes d Exploitation - ENSIN6U3. Aix-Marseille Université
Systèmes d Exploitation - ENSIN6U3 Gestion de la mémoire Leonardo Brenner 1 Jean-Luc Massat 2 1 Leonardo.Brenner@univ-amu.fr 2 Jean-Luc.Massat@univ-amu.fr Aix-Marseille Université Faculté des Sciences
Plus en détailOrdinateurs, Structure et Applications
Ordinateurs, Structure et Applications Cours 19, Le USB Etienne Tremblay Université Laval, Hiver 2012 Cours 19, p.1 USB signifie Universal Serial Bus USB Le USB a été conçu afin de remplacer le port série
Plus en détailMUNIA Manuel de l'utilisateur
MUNIA Manuel de l'utilisateur by Daisoft www.daisoft.it 2 Table des matières I II 2.1 2.2 2.3 2.4 2.5 2.6 III 3.1 3.2 3.3 IV 4.1 4.2 V 5.1 5.2 5.3 Introduction... 3 Les... échéances 6... 7 Ajouter... des
Plus en détailCours de Génie Logiciel
Cours de Génie Logiciel Sciences-U Lyon Diagrammes UML (2) http://www.rzo.free.fr Pierre PARREND 1 Avril 2005 Sommaire Les Diagrammes UML Diagrammes de Collaboration Diagrammes d'etats-transitions Diagrammes
Plus en détailNPIH800 GENERATION & RESEAUX. PROTECTION de COURANT TERRE
GENERATION & RESEAUX PROTECTION de COURANT TERRE NPIH800 assure la protection à maximum de courant terre des réseaux électriques de moyenne et haute tension. Ce relais multifonction surveille les défauts
Plus en détailCours n 12. Technologies WAN 2nd partie
Cours n 12 Technologies WAN 2nd partie 1 Sommaire Aperçu des technologies WAN Technologies WAN Conception d un WAN 2 Lignes Louées Lorsque des connexions dédiées permanentes sont nécessaires, des lignes
Plus en détailTemps Réel. Jérôme Pouiller <j.pouiller@sysmic.org> Septembre 2011
Temps Réel Jérôme Pouiller Septembre 2011 Sommaire Problèmatique Le monotâche Le multitâches L ordonnanement Le partage de ressources Problèmatiques des OS temps réels J. Pouiller
Plus en détailAlgèbre binaire et Circuits logiques (2007-2008)
Université Mohammed V Faculté des Sciences Département de Mathématiques et Informatique Filière : SMI Algèbre binaire et Circuits logiques (27-28) Prof. Abdelhakim El Imrani Plan. Algèbre de Boole 2. Circuits
Plus en détailArchitectures haute disponibilité avec MySQL. Olivier Olivier DASINI DASINI - - http://dasini.net/blog
Architectures haute disponibilité avec MySQL Architectures Architectures haute disponibilité haute disponibilité avec MySQL avec MySQL Olivier Olivier DASINI DASINI - - http://dasini.net/blog Forum PHP
Plus en détailIntroduction à l informatique temps réel Pierre-Yves Duval (cppm)
Introduction à l informatique temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 -Définition et problématique - Illustration par des exemples -Automatisme:
Plus en détailContrôleur de communications réseau. Guide de configuration rapide DN1657-0606
K T - N C C Contrôleur de communications réseau Guide de configuration rapide DN1657-0606 Objectif de ce document Ce Guide de configuration rapide s adresse aux installateurs qui sont déjà familiers avec
Plus en détailVariateurs de vitesse
Présentation, description Altivar Présentation La carte programmable Controller Inside permet d adapter le variateur de vitesse aux applications spécifi ques par l intégration des fonctions d automatisme.
Plus en détailQuel niveau RAID est le mieux adapté à mes besoins?
SOUTOS STO VR Quel niveau R est le mieux adapté à mes besoins? Table des matières ntroduction...1 escription des niveaux R...1 R 0 (entrelacement)...1 R 1 (écriture miroir)...2 R 1 (écriture miroir entrelacée)...2
Plus en détailOn distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne)
Mémoire - espace destiné a recevoir, conserver et restituer des informations à traiter - tout composant électronique capable de stocker temporairement des données On distingue deux grandes catégories de
Plus en détailNanoSense. Protocole Modbus de la sonde Particules P4000. (Version 01F)
NanoSense 123 rue de Bellevue, 92100 Boulogne Billancourt France Tél : 33-(0) 1 41 41 00 02, fax : 33-(0) 1 41 41 06 72 Protocole Modbus de la sonde Particules P4000 (Version 01F) Ver V01A V01B V01C V01D
Plus en détailMicro ordinateur & Périphériques Mémoire de masse Disque dur (SOLUTION)
Ressources : www.sen-bretagne.net, rubrique VANNES/Télécom&Réseaux/CI4 Traitement num./ Table des matières 1.Introduction...1 2.Constitution...1 3.Lecture et enregistrement...2 3.1.Principe du stockage
Plus en détailSecurexam pour le programme CPA,CGA
Securexam pour le programme CPA,CGA Plan de la présentation 1. Introduction 2. Les guides 3. Achat, inscription, installation du logiciel et examen d admission 4. Démonstration de l utilisation du logiciel
Plus en détailADÉQUATION ALGORITHME-ARCHITECTURE APPLIQUÉE AUX CIRCUITS RECONFIGURABLES
ADÉQUATION ALGORITHME-ARCHITECTURE APPLIQUÉE AUX CIRCUITS RECONFIGURABLES AILTON F. DIAS, MOHAMED AKIL, CHRISTOPHE LAVARENNE, YVES SOREL CNEN/CDTN Divisão de Computação e Informação, CP 941-012-970 Belo
Plus en détailMICROCONTROLEURS PIC PROGRAMMATION EN C. V. Chollet - cours-pic-13b - 09/12/2012 Page 1 sur 44
MICROCONTROLEURS PIC PROGRAMMATION EN C V. Chollet - cours-pic-13b - 09/12/2012 Page 1 sur 44 Chapitre 1 GENERALITES 1 DEFINITION Un microcontrôleur est un microprocesseur RISC (Reduced Instruction Set
Plus en détail<Insert Picture Here> Solaris pour la base de donnés Oracle
Solaris pour la base de donnés Oracle Alain Chéreau Oracle Solution Center Agenda Compilateurs Mémoire pour la SGA Parallélisme RAC Flash Cache Compilateurs
Plus en détailSOMe2100 MANUEL D UTILISATION. TRANSMETTEUR GSM/GPRS - M-Bus Master D INSTALLATION. Montage sur rail DIN. Notice simplifiée du module SOMe2100
SOMe2100 TRANSMETTEUR GSM/GPRS - M-Bus Master MANUEL D UTILISATION ET D INSTALLATION Montage sur rail DIN com-xxx Edition du : 24/02/2014 SOMMAIRE I- GENERALITES 2 II- RACCORDEMENT ELECTRIQUE 3 III- PARAMETRAGE
Plus en détailIntroduction aux algorithmes répartis
Objectifs et plan Introduction aux algorithmes répartis Sacha Krakowiak Université Joseph Fourier Projet Sardes (INRIA et IMAG-LSR http://sardes.inrialpes.fr/people/krakowia! Introduction aux algorithmes
Plus en détailGuide pour l Installation des Disques Durs SATA et la Configuration RAID
Guide pour l Installation des Disques Durs SATA et la Configuration RAID 1. Guide pour l Installation des Disques Durs SATA... 2 1.1 Installation de disques durs Série ATA (SATA)... 2 2. Guide de Configurations
Plus en détailMise en oeuvre TSM 6.1
Mise en oeuvre TSM 6.1 «Bonnes pratiques» pour la base de données TSM DB2 Powered by Qui sommes nous? Des spécialistes dans le domaine de la sauvegarde et de la protection des données 10 ans d expertise
Plus en détailTD n o 8 - Domain Name System (DNS)
IUT Montpellier - Architecture (DU) V. Poupet TD n o 8 - Domain Name System (DNS) Dans ce TD nous allons nous intéresser au fonctionnement du Domain Name System (DNS), puis pour illustrer son fonctionnement,
Plus en détailIUT BREST UN LOGICIEL SCADA : PC VUE 2010 DEP.GMP
IUT BREST DEP.GMP UN LOGICIEL SCADA : PC VUE 2010 Table des matières 1. Introduction à la supervision- logiciel SCADA... 4 1.A. Définition d un logiciel SCADA /Supervision... 4 1.B. Ou trouve-t-on des
Plus en détailANALYSE FONCTIONNELLE INTERNE DEVOIR LIBRE
I INTRODUCTION : 1) Citer la fonction globale des systèmes suivants : Scooter : Marteau : Grille pain : Téléphone portable : Agrafeuse : 2) De quelle famille font partie les systèmes suivants? DM Etude
Plus en détailLa conversion de données : Convertisseur Analogique Numérique (CAN) Convertisseur Numérique Analogique (CNA)
La conversion de données : Convertisseur Analogique Numérique (CAN) Convertisseur Numérique Analogique (CNA) I. L'intérêt de la conversion de données, problèmes et définitions associés. I.1. Définitions:
Plus en détail