Titre original du document : DMILL, une technologie mixte analogique numérique ducie adaptée aux besoins de ia physique des hautes énergies.

Transcription

1 DEMANDE D'AUTORISATION EN VUE D'UNE PUBLICATION OU D'UNE COMMUNICATION Centre : SACLAY Réf. émetteur : DAPNIA/DOC Titre original du document : DMILL, une technologie mixte analogique numérique ducie adaptée aux besoins de ia physique des hautes énergies. Titre traduit en français : DMILL, une technologie mixte analogique numérique ducie adaptée aux besoins de la physique des hautes énergies. /\i i AUTEURS AFFILIATION OEPT/SERV/SECT VISA (d'un des auteurs) DATE DENTAN MARTIN F HABRARD M.C. TRUCHE ROBERT FLAMENT OLIVIER CEA DSM/DAPNIA/SEI IN2P3/CPPM/Faculté de Lumihy CEA DTA/LETl/DMEUSTME/SPIT CEA DAM I ' i, -I.3 > O Nature du document : Congrès i / \i s Nom : Journée "Electronique Durcie contre les Kayonnements et industries Nucléaires" Ville : ARCUEIL Pays : FRANCE Date du : 03/11/94 au 03/11/94 ^ p p «wr_~ v Organisateur : Société Electriciens Electroniciens *~ MOTS-CLES : 1 A. MAR I I 1S3DS/SPRÎ ARRIVÉE - CIRST Z 6 OCT. 00B330 DOMAINES : LANGUE: Français N EPAC : : SUPPORT : Disquette LJ PMces jantas : RÉSUME TEXTE a Papier Les visas portés ci-dessous attestent que la qualité scientifique et technique de la publication proposée a été vérifiée et que la présente publication ne divulgue pas d'information brevetable, commercialement utilisable ou classée. SIGLE NOM DATE VISA OBSERVATIONS REF CHEF DE SERVICE 5 ET Y * Inflféù CHEF DE DEPARTEMENT Date limite d'envoi du résumé :... A... /... Date limite d'envoi du texte :... /... /. Date limite d'envoi du poster :... /... /... iu résumé et du texte définitif. 2 < Ne 0 9

2 DMILL, UNE TECHNOLOGIE MIXTE ANALOGIQUE NUMERIQUE DURCIE ADAPTEE AUX BESOINS DE LA PHYSIQUE DES HAUTES ENERGIES. M. Dentan CE. Saclay / CEA-DSM-DAPNIA, F Gif-sur-Yvette, France. M.C. Habrard IN2P3 - CPPM, F Marseille, France. R.Truche LETI (CEA-Technologies Avancées) F Grenoble Cedex 09, France. O.Flament CEA DAM / CE. Bruyères-le-Châtel F Bruyères-le-Châtel, France. Résumé Les prochaines expérimentations en Physique des Hautes Energies (HEP) nécessiteront la mise en oeuvre d'une technologie microélectronique VLSI mixte analogique-numérique, très durcie, rapide et bas bruit. Un Consortium rassemblant le CEA et Thomson-TCS et auquel s'est associé TIN2P3 a été créé en 1992 dans le but de développer puis d'industrialiser DMILL, une technologie mixte analogique-numérique durcie spécialement conçue pour répondre aux besoins de la HEP. DMILL intègre monolithiquement sur substrat SOI trois familles de transistors durcis (CMOS, bipolaire NPN et PJFET). Ce jeu de transistors offre une grande souplesse de conception et devrait permettre la réalisation des différentes fonctionnalités électroniques nécessaires au futur collisionneur Européen LHC. Abstract Future High Energy Physics (HEP) experiments will require a fast, low noise, very rad-hard, mixed analogdigital microelectronics VLSI technology. A Consortium gathering CEA and Thomson-TCS, with the partner IN2P3, has been created in 1992 to develop and lo industrialize DMILL, a mixed analog-digital rad-hard technology especially designed to fulfill HEP needs. DMILL uses an SOI substrate and integrate monoliihically three families of rad-hard transistors (CMOS, NPN bipolar and PJFET). This set of transistors offers a large flexibility of design and would allow to realize the various electronics functions required for the future European collider LHC. I. OBJECTIFS DE LA TECHNOLOGIE DMILL Les expériences de Physique en préparation dans le cadre du futur collisionneur Européen LHC (Large Hadron Collider, au CERN, Genève) utiliseront un faisceau de protons de forte luminosité (1,7E34p/cm^) qui produira un niveau de radiation élevé dans les parties centrales des détecteurs de particules. Ces expériences de Physique nécessiteront le traitement statistique d'un grand nombre d'événements qui seront produits périodiquement grâce à une pulsation du faisceau à haute fréquence (40 MHz). Pour obtenir une mesure précise du moment et de l'énergie des particules, les détecteurs qui seront développés pour le LHC devront offrir une résolution spatiale élevée, ce qui suppose la mise en oeuvre d'un très grand nombre de canaux de détection. Du fait de ce très grand nombre de canaux, une réduction cl une sparsification des données devra cire effectuée a l'intérieur des détecteurs. Des fonctions électroniques analogiques ci digitales foricmcni intégrées et durcies seront donc nécessaires pour effectuer cette lecture et ce prcirailcmcni des données à l'intérieur des détecteurs. Une technologie VLSI susceptible de permettre la réalisation d'une telle électronique doit satisfaire de nombreuses contraintes: - forte densité d'intégration; - possibilité d'intégration mixte analogique-numérique pour permettre la numérisation des signaux analogiques; - fréquence de fonctionnement élevée (40 MHz); - bas bruit pour permettre la détection de petits signaux; - linéarité et stabilité sur une grande gamme dynamique; - faible consommation; - durcissement élevé: typiquement supérieur à 10 Mrad(SiO2), 1E14 neutron/cm^ et 1E14 proton/cm^ sur une période de fonctionnement de 10 ans [1]. - possibilité de fonctionnement à 90 K; - grande fiabilité. Nous présentons ici une étude d'une technologie durcie aux radiations actuellement en cours de développement au CEA-LETI, appellee DMILL (Durci Mixte sur Isolant Logico-Linéairc), qui intègre monolilhiquement des transistors CMOS, bipolaire NPN cl P-JFET. Cette technologie, avec la flexibilité offerte par les propriétés complémentaires de ces trois familles de composants, devrait satisfaire les difficiles exigences de l'électronique des détecteurs du futur LHC: les transistors MOS et bipolaire permettront la réalisation de circuits analogiques cl numériques durcis ci rapides, tandis que les transistors JFET, de part leurs propriétés intrinsèques, devraient permettre la réalisation de circuits bas bruit 1res durcis destinés à un fonctionnement à température ambiante ou cryogénique.

3 H. CHOIX TECHNOLOGIQUES. MILL emploie un substrat SOI (Silicon On Insulator) de type SIMOX (Silicon IMplantcd by OXygen) dont la couche active est épaissie par épitaxie à 1.2 im pour permettre l'intégration monolithique de transistors MOS, JFET et bipolaires (fig.l). Le substrat SIMOX offre à l'heure actuelle l'une des meilleures qualités cristallines parmi les différents matériaux SOI disponibles industriellement. L'emploi d'un substrat SOI réduit fortement les signaux transitoires parasites (SEE: Single Event Effect; SEU: Single Event Upset) qui pourraient être produits par des particules fortement ionisantes résultant de réactions nucléaires induites par des protons ou d'autres hadrons dans là partie centrale des détecteurs qui seront utilisés au LHC. Ce substrat SOI associé à des tranchées isolantes apporte également une isolation diélectrique complète entre transistors, ce qui élimine totalement la possibilité de latch-up dans des circuits CMOS. Cette association SOI - tranchées isolantes apporte de plus une forte réduction des couplages électriques qui pourraient intervenir par le substrat, et par conséquence permet d'obtenir une haute densité d'intégration même dans le cas de circuits mixtes analogiques-numériques. Les trois familles de transistors utilisent une couche enterrée dopée qui intervient en tant que collecteur pour les bipolaires, en tant que grille enterrée pour les JFETs, et en tant que caisson rétrograde pour les PMOS. Une prise substrat est associée aux transistors MOS pour éliminer tout effet kink et obtenir la fonction de transfert linéaire requise pour des dispositifs analogiques. Les transistors MOS de la technologie DMILL ont un oxyde fortement durci aux rayonnements ionisants et emploient une structure qui participe également à ce durcissement. Ce type de composants est intrinsèquement durci aux neutrons ou autres particules produisant des effets de déplacement. Les transistors JFET ont une structure fermée (sans extrémité de grille). Ces dispositifs, qui mettent enjeu un transport de porteurs majoritaires et n'utilisent pas d'oxyde de grille pour leur fonctionnement, sont peu sensibles tant aux neutrons que aux particules ou rayonnements ionisants. Pour les mêmes raisons, les JFET sont également bien durcis à température cryogénique. Les transistors bipolaires ont une structure verticale qui permet de réaliser une base mince nécessaire à l'obtention d'une fréquence de transition élevée et d'un fort durcissement aux neutrons ou autres particules produisant des effets de déplacement. Ces composants sont conçus pour un fonctionnement à température ambiante; ils ne permettent pas un fonctionnement à température cryogénique du fait de la forte chute du gain résultant de la très importante réduction de l'injection des porteurs minoritaires de l'émetteur vers la base lors de l'abaissement de la température. HI. RESULTATS SUR COMPOSANTS. Nous présentons ci-après quelques résultats représentatifs de la technologie DMILL. A. transistors MOS : Les CMOS présentent une fonction de transfert Id(Vd) linéaire jusqu'à 5 volts (régime de saturation). Irradiation gamma (source 60 Co): Pendant l'irradiation, les grilles des composants ont été polarisées respectivement à +5V (NMOS) et -5V (PMOS), relativement à la source, tandis que drain et prise canal étaient reliés à la source. Les résultats présentés ici concernent des composants de longueur de grille 0.8 \un. Le débit de dose employé est de 3 Mrad/h. Après une dose cumuiéc de 17 Mrad (SiO2), le décalage de la tension de seuil mesuré sur ces composants est inférieur à 90mV pour les NMOS et inférieur à 250mV pour les PMOS (fig.2). Des mesures de bruit effectuées sur des CMOS de dimensions W/L = 5000 im/3 im polarises avec un courant de drain de ia (régime intermédiaire entre faible et forte inversion pour le NMOS; régime de faible inversion pour le PMOS), une tension de drain de +3V pour les NMOS et -3V pour les PMOS et une tension de substrat de -4V pour les NMOS et +4V pour les PMOS, ont montré un niveau de bruit thermique Sn = 2.55 nv/vhz PMOS NMOS BIP P-JFET PASSIVATION SUBSTRAT (SILICIUM) / Fig.l.: Vue en coupe schématique des transistors de la technologie DMILL

4 IUU - AVt(mV) \ NMOS PMOS Dose (Mrad) inn - 1.!. 1, 1. 1 i r Fig.2.: AVt(Dose) pour CMOS 25ujn/0.8u.m = nv/vhz ^. 10 Mrad Orad Frequence (Hz) (S1O2). le bruit thermique, le facteur de bruit et la fréquence de coin n'ont que faiblement évolué: Sn = 3.36 nv/vhz. 7 = 1.19 et Fc = 40 KHz pour le NMOS; Sp = 2.96 nvhhz, y = 0.88 et Fc = 6.5 KHz pour le PMOS (fig.3 et 4). B. transistors Bipolaires: Les transistores bipolaires NPN de la technologie DMILL présentent un comportement linéaire jusqu'à 6 volts. La fréquence de transition maximum mesurée sur ces composants est Ft = 5.5 GHz (le = 130 U.A par u.m 2 de surface émetteur), ce qui résulte d'un bon contrôle de l'épaisseur de base. Irradiation pamma (source ^Co): Les composants testés ont été polarisés avec Vce = 2V et Vbe = 0.75V pendant l'irradiation. Le gain B (le = ia) mesuré sur des bipolaires de surface d'émetteur 1.2x1.2 jim 2 était avant irradiation de 145; après application d'une dose cumulée de 10 Mrad (S1O2) la valeur finale de ce gain reste de l'ordre de 70, ce qui est convenable pour le fonctionnement de circuits. Irradiation neutron: Les bipolaires n'ont pas été polarisés pendant l'irradiation neutron. La dégradation relative du gain AB/B (le = u.a) mesurée sur des bipolaires de surface d'émetteur 1.2x1.2 pjn 2 et de gain initial est après application d'une fluence neutrons de 1E14 n/ern^, de l'ordre de -35%, ce qui conduit à une valeur finale de 65 convenable pour le fonctionnement de circuits (fig.5). 0* H 10 J Fig.3.: Bruit(Dose) pour un NMOS 5000 im/3 im gain G (échelle arbitraire) pre-irradiation 10 0 rad 10 Mrad Frequence (Hz) lc(a) j, 1 1 mij, 1 1 nul, 1,,,.,J,,,,ltll 0 10' 9 10' 8 10" 7 10' 6 10' 5 10' 4 10" 3 10' 2 Fig.5.: B(Ic) pour un bipolaire 1.2u.mxl.2u.m 10^ 1 0 J ' Fig.4.: Bruil(Dosc) pour un PMOS 5000u.ni/3j.im pour les NMOS (valeur théorique: 2.16 nvmlz) ci Sp = 2.37 nv/^h/. pour les PMOS (égal à la valeur théorique) correspondant a un facteur de bruit y = 0.93 pour les NMOS (valeur théorique 0.66) et y = 0.66 pour les PMOS (égal a la valeur théorique). Les fréquences de coin mesurées avant irradiation étaient de Fc = 16 KHz pour les NMOS et Fc = 2.6 KHz pour les PMOS. Après 10 Mrad C. JFETs: Les PJFET de la technologie DMILL présentent une caractéristique Id(Vds) linéaire jusqu'à 10V (régime de saturation). Irradiation cam ma ( 60 Co source): Les JFETs n'ont pas été polarisés pendant l'irradiation. Comme auendu, ces dispositifs sont peu sensibles aux rayonnements ionisants: après 10 Mrad(SiO2), la tension de pincement des JFETs reste inchangée, le courant de drain en mode bloque reste

5 inférieur à 10 pa, la variation de la transconductance reste inférieure à 1% et celle du courant de drain Idss reste inférieure à 6%. Des mesures de bruit effectuées avant irradiation sur des JFETs de dimensions moyennes (\V/L = 300nm/3pjn) polarisés avec, un courant de drajn Id = 10D ]ia xicr.irsr.i un bruit thermique de 4.65 nv/vhz (valeur théorique: 4 nv/'ihz) correspondant à un facteur de bruit de 0.S9 (valeur théorique: 0.66), et une fréquence de coin de 2 KHz. Après 10 Mrad(SiO2), dans les mêmes conditions de polarisation, le bruit thermique n'a que très faiblement augmenté (4.9 nv/vhz, ce qui correspond à un facteur de bruit de 1), de même que la fréquence de coin (7.5 KHz). Des mesures de bruit effectuées sur de très grands JFETs (W/L = 50000[im/1.2nm) polarisés avec un courant de drain de 1 ma montrent un très faible bruit thermique (1.15 nvvhz, valeur théorique 0.75 nv/vhz) correspondant à un facteur de bruit de 1.57, et une fréquence de coin très basse: 1.2 KHz. Après 10 Mrad, dans les mêmes conditions de polarisation, le bruit thermique et la fréquence de coin restent inchangés. nvvhz 0 rad et 10 Mrad Frequence (Hz) ' Fig.6.: Bruii(Dosc) pour PJFET 50000(im/1.2^m Irradiation neutrons: Les JFETs n'ont pas été polarisés pendant l'irradiation. Comme attendu pour des dispositifs utilisant le transport de porteurs majoritaires, les caractéristiques des PJFETs sont peu affectées par l'irradiation neutrons. Après 1.5E14 n/cm^, le décalage de leur tension de pincement reste inférieur à 30 mv. La variation de la transconductance est de l'ordre de -5%, cl le courant de drain en mode bloqué reste inférieur à 15 pa. IV. RESULTATS SUR CIRCUITS. Un jeu de 23 circuits analogiques ou numériques orientés HEP a été étudié cl réalisé en technologie DMILL afin d'évaluer la capacité de celle technologie à répondre aux besoins du LHC. Le process de ces circuits a clé effectué au Lcti en version 1.2jim et 0.8 j.im. Circuits numériques: Le test des circuits numériques, incluant des cellules BiCMOS ou CMOS statiques et dynamiques, fait apparaître une fréquence de fonctionnement maximum typiquement supérieure à 200 MHz. Une irradiation gamma 10 Mrad (SiOo) ou protons 20 Mrad (SÎO2) "s fa:î pas apparairre âc âigrâizïïoz significative de consommation ou de rapidité. Circuits analoeiques: Comme pour les circuits numériques, les performances des cellules analogiques ne sont que faiblement dégradées par des irradiations correspondant aux niveaux maximum attendus dans les régions centrales des détecteurs du futur LHC: - Le bruit et la rapidité mesurés avant et après irradiation sur 4 différents types de préamplificateurs de charge faible consommation CMOS et BiCMOS sont très proches des valeurs théoriques ou simulées. Pour un circuit à entrée PMOS, après une irradiation 10 Mrad (S1O2) gamma ou protons, la dégradation de la vitesse de fonctionnement est inférieurs à 25 % et l'augmentation du bruit reste inférieure à 15% (50% pour une entrée NMOS). - Un prototype de préamplificateur à entrée PJFET conçu pour un fonctionnement à 90 K a été testé avec succès. - Un comparateur CMOS fonctionnant à 66 MHZ présente une sensibilité meilleure que 15 mv même après une irradiation de 10 Mrad(SiO2). Cette sensibilité est comparable à celle obtenue hors irradiation sur des technologies CMOS non durcies. - Un préamplificateur très faible consommation destiné à la lecture de pixels silicium a été réalisé à l'aide d'une structure employant PJFET, CMOS et bipolaire NPN. Sa rapidité, son gain et sa consommation en puissance, associés à son bon comportement sous irradiation protons, satisfont dès à présent les exigences de certains détecteurs à pixel étudiés pour le LHC. D'autres circuits analogiques ou numériques non orientés HEP ont donné de premières indications de rendement: >70% par tranche pour un microprocesseur 16 bils intégrant 10 transistors CMOS. V. CONCLUSIONS. Les résultais obtenus sur la technologie DMILL confirment la faisabilité de l'intégration monolithique de composants mixtes analogiques-numériques durcis CMOS, NPN et PJFETs. Le substrat SOI associé à des tranchées isolantes a élé choisi pour éliminer les effets d'irradiation transitoires ainsi que les effets de couplage parasites entre transistors susceptibles d'apparaître via le substrat. Ce choix permet l'intégration monolithique de fonctions mixtes analogique-numérique avec une densilé d'intégration élevée. Le jeu de trois familles de transistors existant dans la technologie DMILL offre une grande souplesse de conception. Les transistors MOS cl bipolaires préscnicnt des caractéristiques électriques proches de celles de technologies BiCMOS modernes utilisant un substrat massif, et permettent la conception de circuits analogiques ou numériques rapides et durcis. Les

6 transistors PJFETs permettent de réaliser des circuits bas bruit très durcis pour un fonctionnement à température ambiante ou cryogénique. Les résultats actuels obtenus sur des transistors élémentaires montrent un niveau de durcissement atteignant 10 Mrad (SiÛ2> et le]4n/ C m2 0 MeV) h:cr. adapté aux besoins des détecteurs du futur LHC. Les résultats obtenus sur circuits analogiques ou numériques montrent un niveau de durcissement gamma compatible avec les besoins LHC. Ces résultats constituent une première démonstration significative des possibilités de DMILL pour répondre aux besoins de la HEP. Le développement de la technologie DMILL, qui intéresse également certaines applications militaires, spatiales et robotiques, devrait permettre de répondre aux exigences particulièrement difficiles de l'électronique durcie du futur LHC. V. REFERENCES [1] G.Stevenson ci al. CERN-TIS/RP/92-07 CF. [2] E.Dupom-Nivct et al.."pjfet on SIMOX for Rad-Hard Analog Devices", IEEE International Conference on SOS/SOI Technology, Key West. Florida, Oct [3] E.Dupont-Nivet et al., "A Hardened Technology on SOI for Analog devices", RADECS conference IEEE proceedings. 91TH0400-2,l5.p211. [4] E.Beuville et al.,"a Mixed analog-digital Radiation- Hard Technology for High Energy Physics Electronics: DMILL (Durci Mixte sur Isolant Logico-Linéaire)", R.1-D p.-cpes;.', CERXPRDCfiZ-lZiT-iZ, May I552. [5] M.Dcntan et al., "A Mixed Analog-Digital Radiation- Hard Technology for High Energy Physics Electronics", RD29 Status Report, CERN/DRDC/93-45, Oct [6] JP.Blanc et al., "A Six Device SOI New Technology for Mixed Analog-Digital and Rad-Hard Applications", Proc. ESSDERC [7] V.Ferlet-Cavrois et al., "Heavy ion sensitivity of SRAM in SOI bulk-like Technology", presented at RADECS Conference, St Malo, France, [8] M.Dcntan et al;, "Study of a CMOS-JFET-Bipolar Radiation-Hard Analog-Digital Technology suitable for High Energy Physics Electronics", IEEE Transactions on Nuclear Science, Vol.40. N 6, Dec [9] O.Flament et al., "Radiation Effects on SOI devices Parameters", IEEE Transactions on Nuclear Science, 41(3), p565, June [10] L.BIanquart et al.,"study of Proton radiation effects on analog IC designed for High Energy Physics in a BiCMOS-JFET radhard SOI Technology", submit, for publication in IEEE Transactions on Nuclear Science, Dec