Plan : Master IM2P2 - Calcul Scientifique
|
|
- Adam Jean
- il y a 8 ans
- Total affichages :
Transcription
1 Plan : Les systèmes HPC Typologie des systèmes : Machines Mémoire partagée Machines à Mémoire Distribuées Machine NUMA Exemples Architectures Processeurs HPC Processeurs scalaires, superscalaires, vectoriels Concepts d optimisation Optimisation de codes Technique d optimisation Compilo, librairies 23/10/09 Page 38
2 Architecture Processeurs : MIMD Processeurs Généralistes ( ) Processeurs HPC ( ) Jeu d instruction complexe : multimedia, add, mult, Spécialisé Entiers 32 bit Exemple : Pentium IV Jeu d instruction simple : Mult., Add, Div., Sub. Spécialisé Flottants 64 bit Exemple : Itanium II 3,2 GHz Cache 500 ko 6,4 Gflop/s peak Linpack 0,7 Gflop/s 1,5 GHz Cache 6 Mo 6 Gflop/s peak Linpack 5,4 Gflop/s Temps de restitution 8 fois + rapide! Fondeurs : Intel (Itanium), AMD (Opteron), IBM (Power), SUN (UltraSparc), NEC (Processeurs Vectoriels) 23/10/09 Page 39
3 Architecture Processeurs HPC Définition : cycle Fréquence d horloge = nombre d impulsions par seconde 200 Mhz 200 Millions de cycles par seconde Restitution d une opération n cycles avec n 1 Spécificités processeur HPC: Instruction Level Parallelism (ILP) : Pipeline multiple Functional unit (FPU) Memoire Hierarchique Accès mémoire rapide Différents niveaux de cache L1, L2, L3 Exécution Spéculative Branch prediction Prefetching 23/10/09 Page 40
4 Architecture Processeurs HPC Exemple schéma Architecture Proc. Superscalaire: Itanium 23/10/09 Page 41
5 Architecture Processeurs HPC Exemple schéma Architecture Proc. Superscalaire: Itanium Architecure «massively parallel»: 2 FPU 4 I&MM Units 3 Branch Prediction 23/10/09 Page 42
6 Proc. Scalaire : Pentium 4 IA32 Pas de cache L3 1 FPU Pipeline Branch prediction 23/10/09 Page 43
7 Objectif Pipeline 1 cycle = 1 résultat Architecture Processeurs HPC Vision très schématique A1 = B1 + C1 load exec write 3 phases 1 phase/cycle Pipeline : exemple 3 Opérations indépendantes A1 = B1 + C1 A2 = B2 + C2 A3 = B3 + C3 23/10/09 Page 44
8 Objectif Pipeline 1 cycle = 1 résultat Architecture Processeurs HPC Opérations indépendantes A1 = B1 + C1 A2 = B2 + C2 A3 = B3 + C3 load exec write Cycle 1 Load B1,C1 Cycle 2 Add B1,C1 Cycle 3 Store in A1 Cycle 4 Load B2,C2 Add B2,C2 Store in A2 Résultats des 3 opérations : 9 cycles Load B3,C3 Cycle 8 Add B3,C3 Cycle 9 Store in A3 Cycles (Time) Ressources «idle» 23/10/09 Page 45
9 Architecture Processeurs HPC Objectif Pipeline 1 cycle = 1 résultat Opérations indépendantes A1 = B1 + C1 A2 = B2 + C2 A3 = B3 + C3 Résultats des 3 opérations : 9 cycles load exec write Pipelining : Latence : 3 cycles 1 res/cycle Cycle 1 Cycle 2 Cycle 3 Cycle 4 Load B1,C1 Load B2,C2 Load B3,C3 Add B1,C1 Add B2,C2 Add B3,C3 Store in A1 Store in A2 Cycle 5 Store in A3 Cycles (Time) Opérations indépendantes Exhiber le maximum d opérations indépendantes alimenter Pipiline 23/10/09 Page 46
10 Architecture Processeurs HPC Plusieurs niveaux de pipeline : Beaucoup d opération atomiques (dépend micor-architecture, jeu instruction) : A1 = B1 + C1 load exec write instruc. fetch decode instruc. exec Mem Store ou load Write back 23/10/09 Page 47
11 Architecture Processeurs HPC longueur pipeline : 23/10/09 Page 48
12 Architecture Processeurs HPC Alimenter le processeur : Mémoire Hiérarchique Temps Unité de Calcul «travaille» sur données dans les registres Mo 23/10/09 Page 49
13 Architecture Processeurs HPC Alimenter le processeur : Mémoire Hiérarchique Temps Unité de Calcul «travaille» sur données dans les registres Registre : taille très petite Mo A1 = B1 + C1 load B1 Hit? yes load C1 no = miss Cache? Coût n cycles Unité de Calcul «attend» n cycles 23/10/09 Page 50
14 Architecture Processeurs Plusieurs Niveaux de Cache : exemple processeur Itanium2 d INTEL Débits et Latences 1,5 Ghz => 1 cycle = 0,6 ns 2 cycles 5 cycles 12 cycles 1 ko 128 Integer Registers 1 ko 128 FP Registers 16 ko L1D cache 16 Go/s 32 Go/s 16 Go/s 32 Go/s 16 Go/s 5+1 cycles L2U cache 256 ko Mo-9 Mo 32 Go/s 6.4 Go/s 12+1cycles L3U cache 16Rd / 6Wr Altix : 145+ ns 23/10/09 Page 51
15 Architecture Processeurs Effet taille de cache : 23/10/09 Page 52
16 Exécution Spéculative : Alimenter le Pipeline Architecture Processeurs HPC If (cond1) then a1 = b1 + c1 else a1 = b1 * c1 End if «Casser» dépendances Dépendances : Cond1 a1 = b1 + c1, Branch prediction On «parie» Cond1 vraie On calcule a1 = b1 + c1,. On vérifie plus tard. 23/10/09 Page 53
17 Exécution Spéculative : Alimenter le Pipeline Architecture Processeurs HPC Prefetching Charger 1 instruction ET voisins mémoire On remplit les registres 23/10/09 Page 54
18 Concepts : ILP, Pipeline, speculation : Architecture Processeurs HPC Mie en œuvre pour différentes micro-architectures (jeux d instructions machine scalaire) x86 32 bit : Pentium (IA_32), Athlon AMD CISC : Complex instruction Set Computer x86 : Xeon, Opteron (AMD) 32 et/ou 64 bit Pour le HPC Prix, mais 32 bit bon rapport prix/performance RISC : Power6 Reduce Instruction Set Computer VLIW : Itanium Intel (co-dev. HP ex. Alpha) Very Long Instruction Word Puissance In-order Bande passante mémoire 23/10/09 Page 55
19 Architecture Processeurs HPC Différentes approches : x86 vs. EPIC (Explicit Parallel Instruction Computing) 23/10/09 Page 56
20 Architecture Processeurs HPC Le core c est quoi? 23/10/09 Page 57
21 Architecture Processeurs HPC Tendance Actuelle : processeurs multi-cœur (core) Fondeurs : Intel, AMD, IBM, SUN(Sparc) Cache Cache Cache Cache core Réduction taille gravure (45 nm) core core core core 1 processeurs mono-core 1 processeurs ( ou socket) multi-core (multi = 2, 4, 6, 8 ) Plus de puissance BRUTE ( 2, 4, 6, 8 ) Plus de mémoire Cache / core Meilleur ratio flop/watt, flop/m 2 Même niveau fréquence, même concept architectural Adaptation carte mère débit vers la RAM 23/10/09 Page 58
22 Architecture Processeurs HPC TOP /10/09 Page 59
23 TOP 500 : evolution processeurs 23/10/09 Page 60
24 Architecture Processeurs : Vectoriel Processeur Vectoriel opération sur vecteurs (non plus sur scalaire) : Single instruction multiple data (SIMD) Potentiellement très très puissant adaptation du code : meteo, Onera,etc très très très cher NEC Peak Gflop 100 Gflop/s Debit mémoire 4TB/s 23/10/09 Page 61
25 Architecture Processeurs : Vectoriel Processeur Vectoriel NEC Peak Gflop 100 Gflop/s Debit mémoire 4TB/s TOP 500 Approche/ principe(simd) utilisé dans les architecture scalaire : X86 (32bit) SSE : Streaming SIMD Extension Altivec Superscalaire (2 FPU) 23/10/09 Page 62
26 Accélérer les processeurs Accélérateurs GP-GPU : General Purpose Graphic process Unit Adaptation des cartes graphiques Précision, compilateurs, langages (CUDA), etc Stream processing (data centric process) Flop intensif (Double Precision?) parallèlisme de données localité des données Futur : Intégration dans les processeurs GP-GPU Tesla (Nvidia) Peak Gflop 500 Gflop/s Debit mémoire 80GB/s Accélérateurs FPGA : Processeur reconfigurables (CRAY, SGI) CELL : 9 cores : 1 cpu + 8 SPE IBM Roadrunner 23/10/09 Page 63
27 Architecture Processeurs HPC Comment on calcule le peak de perf. : Peak = Freq. * (Nbre opération par cycle) Nbre Opération par cycle : Combien de FPU?(scalaire, super scalaire) Vectoriel Multicore : Somme puissance core Exemple (itanium) Fréquence : 1.5 Ghz, Puissance crête : 6 Gflops/s : 1500 MHz * 2 madd/cycle 6 GFLOP/s Fréquence Peak Gflop Debit mémoire Byte/flop Processeurs Vectoriels (NEC) 100 Gflop/s 4TB/s 40 GP-GPU (Nvidia) 600 Mhz 500 Gflop/s 80 Gb/s 0,16 Itanium mono-core 1,5 Ghz 6 Gflop/s 6,4 Gb/s 1,06 Xeon Quad-Core 3 Ghz 40 Gflop 9,7 Gb/s 0,24 Xeon «NHM» 2,8Ghz 38Gflop 32 Gb/s 0,84 Power6 Bi-core 4,7 Ghz 36 Gflop? 23/10/09 Page 64
28 Calcul Haute Performance : TOP 500 List Les plus grands systèmes de calcul actuellement : classement TOP 500 Juin 2009 Benchmark : Linpack (kw) Puissance Centrale nucléaire de 40 MW à 1450 MW 23/10/09 Page 65
Architecture des ordinateurs
Décoder la relation entre l architecture et les applications Violaine Louvet, Institut Camille Jordan CNRS & Université Lyon 1 Ecole «Découverte du Calcul» 2013 1 / 61 Simulation numérique... Physique
Plus en détailArchitecture des calculateurs
Formation en Calcul Scientifique - LEM2I Architecture des calculateurs Violaine Louvet 1 1 Institut Camille jordan - CNRS 12-13/09/2011 Introduction Décoder la relation entre l architecture et les applications
Plus en détailExécution des instructions machine
Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]
Plus en détailFonctionnement et performance des processeurs
Fonctionnement et performance des processeurs Eric Cariou Université de Pau et des Pays de l'adour Département Informatique Eric.Cariou@univ-pau.fr 1 Plan Fonctionnement des processeurs Unités de calcul
Plus en détailInitiation au HPC - Généralités
Initiation au HPC - Généralités Éric Ramat et Julien Dehos Université du Littoral Côte d Opale M2 Informatique 2 septembre 2015 Éric Ramat et Julien Dehos Initiation au HPC - Généralités 1/49 Plan du cours
Plus en détailIntel Corporation Nicolas Biguet Business Development Manager Intel France
Les serveurs pour l Entreprise Intel Corporation Nicolas Biguet Business Development Manager Intel France 1 Les orientations stratégiques Clients Réseaux Serveurs Fournir les les éléments de de base des
Plus en détailSystèmes et traitement parallèles
Systèmes et traitement parallèles Mohsine Eleuldj Département Génie Informatique, EMI eleuldj@emi.ac.ma 1 Système et traitement parallèle Objectif Etude des architectures parallèles Programmation des applications
Plus en détailArchitecture des Ordinateurs. Partie II:
Architecture des Ordinateurs Partie II: Le port Floppy permet le raccordement du lecteur de disquette àla carte mère. Remarque: Le lecteur de disquette a disparu il y a plus de 6 ans, son port suivra.
Plus en détailEléments d architecture des machines parallèles et distribuées
M2-RISE - Systèmes distribués et grille Eléments d architecture des machines parallèles et distribuées Stéphane Vialle Stephane.Vialle@supelec.fr http://www.metz.supelec.fr/~vialle Notions d architecture
Plus en détailIntroduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007
Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des
Plus en détailUne méthode de conception de systèmes sur puce
École thématique ARCHI 05 Une méthode de conception de systèmes sur puce (de l intégration d applications) Frédéric PÉTROT Laboratoire TIMA Institut National Polytechnique de Grenoble Frédéric Pétrot/TIMA/INPG
Plus en détailOutil d aide au choix Serveurs Lot 4 Marché Groupement de Recherche
Outil d aide au choix Serveurs Lot 4 Marché Groupement de Recherche Serveurs DELL PowerEdge Tour Rack standard R310 T110II Rack de calcul Lames R815 M610 R410 R910 M620 R415 R510 T620 R620 R720/R720xd
Plus en détailTests de performance du matériel
3 Tests de performance du matériel Après toute la théorie du dernier chapitre, vous vous demandez certainement quelles sont les performances réelles de votre propre système. En fait, il y a plusieurs raisons
Plus en détailGénération de code binaire pour application multimedia : une approche au vol
Génération de binaire pour application multimedia : une approche au vol http://hpbcg.org/ Henri-Pierre Charles Université de Versailles Saint-Quentin en Yvelines 3 Octobre 2009 Présentation Présentation
Plus en détailChapitre 4 : Les mémoires
1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une
Plus en détailSanity Check. bgcolor mgcolor fgcolor
Sanity Check bgcolor mgcolor fgcolor 0 1 2 3 4 5 6 7 8 9 10 Compilation pour cibles hétérogènes: automatisation des analyses, transformations et décisions nécessaires, François Irigoin et Ronan Keryell
Plus en détail1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :
GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours
Plus en détailMesure de performances. [Architecture des ordinateurs, Hennessy & Patterson, 1996]
Mesure de performances [Architecture des ordinateurs, Hennessy & Patterson, 1996] Croissance des performances des microprocesseurs Avant le milieu des années 80, le gain dépendait de la technologie. Après,
Plus en détailGCOS 7 sur microprocesseur standard Diane Daniel POIRSON 14 octobre 2004 Matériels 64 / DPS 7 / DPS 7000 Architecture & Evolution - Daniel POIRSON 1
sur microprocesseur standard Diane Daniel POIRSON 14 octobre 2004 Matériels 64 / DPS 7 / DPS 7000 Architecture & Evolution - Daniel POIRSON 1 Pourquoi aller vers les processeurs standard? Considérations
Plus en détailCUOMO PC Route d Oron 4-1010 Lausanne www.cuomopc.ch 021/657 10 60
Lors de l achat d un nouvel ordinateur, vous ne savez pas comment le mettre en route? C est pour cela que nous avons inventé le pack confort. Que vous ayez acheté votre ordinateur dans notre magasin, ou
Plus en détailTout savoir sur le matériel informatique
Tout savoir sur le matériel informatique Thème de l exposé : Les Processeurs Date : 05 Novembre 2010 Orateurs : Hugo VIAL-JAIME Jérémy RAMBAUD Sommaire : 1. Introduction... 3 2. Historique... 4 3. Relation
Plus en détailHiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique
Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément
Plus en détailLimitations of the Playstation 3 for High Performance Cluster Computing
Introduction Plan Limitations of the Playstation 3 for High Performance Cluster Computing July 2007 Introduction Plan Introduction Intérêts de la PS3 : rapide et puissante bon marché L utiliser pour faire
Plus en détailHigh Performance Matrix Computations
High Performance Matrix Computations J.-Y. L Excellent (INRIA/LIP-ENS Lyon) Office 352 Jean-Yves.L.Excellent@ens-lyon.fr 2007-2008 prepared in collaboration with P. Amestoy, L.Giraud, M. Daydé (ENSEEIHT-IRIT)
Plus en détailOutline. Calcul Réparti et Grid Computing. Outline
Outline Calcul Réparti et Grid Computing Patrick Amestoy et Michel Daydé (ENSEEIHT-IRIT) préparé en collaboration avec J.-Y. L Excellent (INRIA/LIP-ENS Lyon) 2008-2009 Introduction Introduction aux calculateurs
Plus en détailTHÈSE. Pour obtenir le grade de. Spécialité : Informatique. Arrêté ministériel : 7 août 2006. Présentée et soutenue publiquement par.
THÈSE Pour obtenir le grade de DOCTEUR DE L UNIVERSITÉ DE GRENOBLE Spécialité : Informatique Arrêté ministériel : 7 août 2006 Présentée et soutenue publiquement par Fabien GAUD le 02 Décembre 2010 ÉTUDE
Plus en détailCours d'architecture parallèle
Cours d'architecture parallèle Denis Barthou dbarthou@enseirb-matmeca.fr 1 1- Parallélisme De nombreux services et machines sont déjà parallèles Internet et infrastructure de serveurs Bases de données
Plus en détailParallélisme et Répartition
Parallélisme et Répartition Master Info Françoise Baude Université de Nice Sophia-Antipolis UFR Sciences Département Informatique baude@unice.fr web du cours : deptinfo.unice.fr/~baude Septembre 2009 Chapitre
Plus en détailBig Data. Cyril Amsellem Consultant avant-vente. 16 juin 2011. Talend 2010 1
Big Data Cyril Amsellem Consultant avant-vente 16 juin 2011 Talend 2010 1 Big Data Architecture globale Hadoop Les projets Hadoop (partie 1) Hadoop-Core : projet principal. HDFS : système de fichiers distribués
Plus en détailCalcul scientifique précis et efficace sur le processeur CELL
Université P. et M. Curie Master spécialité informatique Calcul scientifique précis et efficace sur le processeur CELL NGUYEN Hong Diep Rapport de stage recherche de master 2 effectué au laboratoire LIP6
Plus en détailContexte et motivations Les techniques envisagées Evolution des processus Conclusion
Vérification de logiciels par analyse statique Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Contexte et motivations Specification Design architecture Revues and
Plus en détailInformatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin
Informatique Industrielle Année 2004-2005 Architecture des ordinateurs Note de cours T.Dumartin 1 GENERALITES 5 1.1 INTRODUCTION 5 1.2 QU ENTEND-T-ON PAR ARCHITECTURE? 5 1.3 QU EST CE QU UN MICROPROCESSEUR?
Plus en détailRappels d architecture
Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée
Plus en détailQuantification d incertitude et Tendances en HPC
Quantification d incertitude et Tendances en HPC Laurence Viry E cole de Physique des Houches 7 Mai 2014 Laurence Viry Tendances en HPC 7 Mai 2014 1 / 47 Contents 1 Mode lisation, simulation et quantification
Plus en détailCompilation (INF 564)
Présentation du cours Le processeur MIPS Programmation du MIPS 1 Compilation (INF 564) Introduction & architecture MIPS François Pottier 10 décembre 2014 Présentation du cours Le processeur MIPS Programmation
Plus en détailCalcul Réparti et Grid Computing
Calcul Réparti et Grid Computing Patrick Amestoy et Michel Daydé (ENSEEIHT-IRIT) préparé en collaboration avec J.-Y. L Excellent (INRIA/LIP-ENS Lyon) 2014-2015 1 / 396 Outline Introduction Introduction
Plus en détailChapitre 2 : Abstraction et Virtualisation
Virtualisation et Cloud Computing Chapitre 2 : Abstraction et Virtualisation Objectifs Présenter la notion de niveaux d abstraction séparés par des interfaces bien définies Description des avantages et
Plus en détailSegmentation d'images à l'aide d'agents sociaux : applications GPU
Segmentation d'images à l'aide d'agents sociaux : applications GPU Richard MOUSSA Laboratoire Bordelais de Recherche en Informatique (LaBRI) - UMR 5800 Université de Bordeaux - France Laboratoire de recherche
Plus en détailAMBASSADE DE FRANCE EN ALLEMAGNE SERVICE POUR LA SCIENCE ET LA TECHNOLOGIE
AMBASSADE DE FRANCE EN ALLEMAGNE SERVICE POUR LA SCIENCE ET LA TECHNOLOGIE Le Conseiller pour la Science et la Technologie SST/PR Berlin, le 23 novembre 2010 Etat des lieux comparatif dans le domaine des
Plus en détailSQL2005, la migration Atelier 316
SQL2005, la migration Atelier 316 Par : Maurice Pelchat Spécialiste SQL Server Société GRICS SQL2005, la migration Introduction Pourquoi? Comment? Outils disponibles Processus de migration Quand? Perspectives
Plus en détailMODULE I1. Plan. Introduction. Introduction. Historique. Historique avant 1969. R&T 1ère année. Sylvain MERCHEZ
MODULE I1 Plan Chapitre 1 Qu'est ce qu'un S.E? Introduction Historique Présentation d'un S.E Les principaux S.E R&T 1ère année Votre environnement Sylvain MERCHEZ Introduction Introduction Rôles et fonctions
Plus en détailINF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1
INF6500 : Structures des ordinateurs Sylvain Martel - INF6500 1 Cours 4 : Multiprocesseurs Sylvain Martel - INF6500 2 Multiprocesseurs Type SISD SIMD MIMD Communication Shared memory Message-passing Groupe
Plus en détailUne dérivation du paradigme de réécriture de multiensembles pour l'architecture de processeur graphique GPU
Une dérivation du paradigme de réécriture de multiensembles pour l'architecture de processeur graphique GPU Gabriel Antoine Louis Paillard Ce travail a eu le soutien de la CAPES, agence brésilienne pour
Plus en détailDiagrammes de Package, de déploiement et de composants UML
labsticc.univ-brest.fr/pages_perso/babau/ Diagrammes de Package, de déploiement et de composants UML Jean-Philippe Babau Département Informatique, UFR Sciences, Laboratoire Lab-STICC 2 1 Plan Description
Plus en détailExigences système Edition & Imprimeries de labeur
Exigences système Edition & Imprimeries de labeur OneVision Software France Sommaire Asura 10.2, Asura Pro 10.2, Garda 10.2...2 PlugBALANCEin10.2, PlugCROPin 10.2, PlugFITin 10.2, PlugRECOMPOSEin 10.2,
Plus en détailMatériel & Logiciels (Hardware & Software)
CHAPITRE 2 HARDWARE & SOFTWARE P. 1 Chapitre 2 Matériel & Logiciels (Hardware & Software) 2.1 Matériel (Hardware) 2.1.1 Présentation de l'ordinateur Un ordinateur est un ensemble de circuits électronique
Plus en détailExigences système Commercial & Digital Printing
Exigences système OneVision Software AG Sommaire Speedflow Check 10.0, Speedflow Check Plus 10.0, Speedflow Edit 10.0 (Windows),... 2 Speedflow Recompose 10.0...2 Speedflow Edit 10.0 (Macintosh OSX)...2
Plus en détailLe calcul intensif chez PSA Peugeot Citroën. TERATEC 28 juin 2011
Le calcul intensif chez PSA Peugeot Citroën TERATEC 28 juin 2011 Daniel ZAMPARINI 1 Le calcul intensif chez PSA Peugeot Citroën TERATEC - 28 juin 2011 PSA Peugeot Citroën : éléments clés de la branche
Plus en détailVers du matériel libre
Février 2011 La liberté du logiciel n est qu une partie du problème. Winmodems Modem traditionnel Bon fonctionnement Plus cher Electronique propriétaire Blob sur DSP intégré au modem Bien reçu par les
Plus en détailInfrastructures Parallèles de Calcul
Infrastructures Parallèles de Calcul Clusters Grids Clouds Stéphane Genaud 11/02/2011 Stéphane Genaud () 11/02/2011 1 / 8 Clusters - Grids - Clouds Clusters : assemblage de PCs + interconnexion rapide
Plus en détailSpécifications détaillées
Hewlett-Packard HP ProLiant DL380 G5 Storage Server 1.8TB SAS Model - NAS - 1.8 To - montage en rack - Serial ATA-150 / SAS - DD 36 Go x 2 + 300 Go x 6 - DVD±RW x 1 - RAID 0, 1, 5, 6 - Gigabit Ethernet
Plus en détailIntroduction au calcul parallèle avec OpenCL
Introduction au calcul parallèle avec OpenCL Julien Dehos Séminaire du 05/01/2012 Sommaire Introduction Le calculateur du CGR/LISIC/LMPA Généralités sur OpenCL Modèles Programmation Optimisation Conclusion
Plus en détailHistoire de l Informatique
Histoire de l Informatique Abdelaaziz EL HIBAOUI Université Abdelelmalek Essaadi Faculté des Sciences de-tétouan hibaoui.ens@gmail.com 14 Feb 2015 A. EL HIBAOUI (FS-Tétouan) Architecture des ordinateurs
Plus en détailIntroduction à la programmation des GPUs
Introduction à la programmation des GPUs Anne-Sophie Mouronval Mesocentre de calcul de l Ecole Centrale Paris Laboratoire MSSMat Avril 2013 Anne-Sophie Mouronval Introduction à la programmation des GPUs
Plus en détailExigences système Edition & Imprimeries de labeur
Exigences système Edition & Imprimeries de labeur OneVision Software France Sommaire Asura 9.5, Asura Pro 9.5, Garda 5.0...2 PlugBALANCEin 6.5, PlugCROPin 6.5, PlugFITin 6.5, PlugRECOMPOSEin 6.5, PlugSPOTin
Plus en détailChoix d'un serveur. Choix 1 : HP ProLiant DL380 G7 Base - Xeon E5649 2.53 GHz
Choix d'un serveur Vous êtes responsable informatique d'une entreprise. Vous devez faire un choix pour l'achat d'un nouveau serveur. Votre prestataire informatique vous propose les choix ci-dessous Vous
Plus en détailPour obtenir le grade de. Arrêté ministériel : 7 août 2006. Sylvain Genevès
THÈSE Pour obtenir le grade de DOCTEUR DE L UNIVERSITÉ DE GRENOBLE Spécialité : Informatique Arrêté ministériel : 7 août 2006 Présentée par Sylvain Genevès Thèse dirigée par Vivien Quéma et co-encadrée
Plus en détailPlan de cette matinée
Plan de cette matinée Windows 2008 Les différentes versions Migration Rôles et fonctionnalités Présentation des nouveautés Windows 2008 R2 Les apports de cette nouvelle version Windows 7 Les différentes
Plus en détailProtection de l Investissement Virtualisation, Efficacité énergétique
Protection de l Investissement Virtualisation, Efficacité énergétique Conférence IDC France Secteur Public Les technologies au service de l efficacité publique 8 Avril 2008 AMD, Fabricant de Processeurs
Plus en détailBORDEREAU DES PRIX - DETAIL ESTIMATIF
Lot : FST Tanger 1-1 Serveur "Configuration :. Base : Rack UN 1-2 Station de Travail DEUX Xeon W3550(3,06GHz,4.8GT/ UN 1-3 Écran LCD TFT 20'' "Écran LCD TFT 20'' Écran LCD 8,00 UN 1-4 Imprimante Laser
Plus en détailWebinar ORACLE LE LICENSING ORACLE Quel type de licensing choisir?
Webinar ORACLE LE LICENSING ORACLE Quel type de licensing choisir? Maud Eon Marketing Specialist Insight Stéphane Kidjo - Architecte Avant Vente Pôle Oracle Software - Arrow ECS AGENDA : Pricing & Licensing
Plus en détailERP Service Negoce. Pré-requis CEGID Business version 2008. sur Plate-forme Windows. Mise à jour Novembre 2009
ERP Service Negoce Pré-requis CEGID Business version 2008 sur Plate-forme Windows Mise à jour Novembre 2009 Service d'assistance Téléphonique 0 825 070 025 Pré-requis Sommaire 1. PREAMBULE... 3 Précision
Plus en détailArchitecture ordinateur. Organisation mémoire et Entrées/Sorties
Architecture ordinateur Organisation mémoire et Entrées/Sorties 243 Plages mémoire et E/S Dans une architecture à bus partagé, seule une partie des adresses active le contrôleur mémoire. Il reste des adresses
Plus en détail<Insert Picture Here> Solaris pour la base de donnés Oracle
Solaris pour la base de donnés Oracle Alain Chéreau Oracle Solution Center Agenda Compilateurs Mémoire pour la SGA Parallélisme RAC Flash Cache Compilateurs
Plus en détailBackup 2009-2010, l intégration du backup sur disque
À votre service Backup 2009-2010, l intégration du backup sur disque Aristide.Boisseau@epfl.ch EPFL Domaine IT, Coordinateur de la cellule backup et stockage A new look for centralized Backup@EPFL Lifting
Plus en détailSur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11)
1/ Généralités : Un ordinateur est un ensemble non exhaustif d éléments qui sert à traiter des informations (documents de bureautique, méls, sons, vidéos, programmes ) sous forme numérique. Il est en général
Plus en détailLOT 1 - ACQUISITION DE SERVEURS INFORMATIQUES LOT 2 - ACQUISITION DE 5 POSTES INFORMATIQUES
CAHIER DES CHARGES LOT 1 - ACQUISITION DE SERVEURS INFORMATIQUES LOT 2 - ACQUISITION DE 5 POSTES INFORMATIQUES Suivi de versions Addendum : 11 avril 2012 MARS 2012 Agence pour la Recherche et l Innovation
Plus en détailContrôle Non Destructif : Implantation d'algorithmes sur GPU et multi-coeurs. Gilles Rougeron CEA/LIST Département Imagerie Simulation et Contrôle
Contrôle Non Destructif : Implantation d'algorithmes sur GPU et multi-coeurs Gilles Rougeron CEA/LIST Département Imagerie Simulation et Contrôle 1 CEA R & D for Nuclear Energy 5 000 people Nuclear systems
Plus en détailEditeur de solutions innovantes C 3. Solution globale managée de communication et de téléphonie sur IP
Editeur de solutions innovantes C 3 Solution globale managée de communication et de téléphonie sur IP Intelligence et fiabilité au coeur du système de communication de l entreprise de manière simple et
Plus en détailen version SAN ou NAS
tout-en-un en version SAN ou NAS Quand avez-vous besoin de virtualisation? Les opportunités de mettre en place des solutions de virtualisation sont nombreuses, quelque soit la taille de l'entreprise. Parmi
Plus en détailRègles et paramètres d'exploitation de Caparmor 2 au 11/12/2009. Pôle de Calcul Intensif pour la mer, 11 Decembre 2009
Règles et paramètres d'exploitation de Caparmor 2 au 11/12/2009 Pôle de Calcul Intensif pour la mer, 11 Decembre 2009 CAPARMOR 2 La configuration actuelle Les conditions d'accès à distance règles d'exploitation
Plus en détailT. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet 5
Modélisation de la performance et optimisation d un algorithme hydrodynamique de type Lagrange-Projection sur processeurs multi-cœurs T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet
Plus en détailvbladecenter S! tout-en-un en version SAN ou NAS
vbladecenter S! tout-en-un en version SAN ou NAS Quand avez-vous besoin de virtualisation? Les opportunités de mettre en place des solutions de virtualisation sont nombreuses, quelque soit la taille de
Plus en détailRapport de stage Master 2
Rapport de stage Master 2 Informatique Haute Performance et Simulation, 2 ème année Ecole Centrale Paris Accélération des méthodes statistiques sur GPU Auteur : CHAI Anchen. Responsables: Joel Falcou et
Plus en détailRequis techniques EMu. Document Version 3 EMu version 4.3
Requis techniques EMu Document Version 3 EMu version 4.3 Sommaire SECTION 1 Architecture Réseau 1 Serveur 2 Postes de travail 5 Serveur Web 6 Réseau 6 Systèmes Ouverts 6 Licences 7 Multimédia 8 SECTION
Plus en détailComme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:
Travaux Pratiques 3. IFT 1002/IFT 1005. Structure Interne des Ordinateurs. Département d'informatique et de génie logiciel. Université Laval. Hiver 2012. Prof : Bui Minh Duc. Tous les exercices sont indépendants.
Plus en détailPrésentation du système informatique utilisé et éléments d architecture des ordinateurs
TP informatique PTSI-PT Semestre 1 Lycée Gustave EIFFEL, BORDEAUX Présentation du système informatique utilisé et éléments d architecture des ordinateurs GL, SV, VB Objectif(s) Se familiariser aux principaux
Plus en détailEternelle question, mais attention aux arnaques Question qui est souvent mise en premier plan => ce n est pas une bonne idée
Son PC portable 1 2 Eternelle question, mais attention aux arnaques Question qui est souvent mise en premier plan => ce n est pas une bonne idée Analysons d abord vos besoins Ensuite on n y reviendra 3
Plus en détailJournée Utiliateurs 2015. Nouvelles du Pôle ID (Informatique) Pierre Neyron, LIG/CNRS
Journée Utiliateurs 2015 Nouvelles du Pôle ID (Informatique) Pierre Neyron, LIG/CNRS 1 Pôle ID, Grid'5000 Ciment Une proximité des platesformes Autres sites G5K Grenoble + CIMENT Pôle ID = «Digitalis»
Plus en détailVirtualisation des ressources serveur. Exemple : Systèmes partitionnés sous HP-UX et Oracle
Virtualisation des ressources serveur Exemple : Systèmes partitionnés sous HP-UX et Oracle Sommaire 1 PRINCIPES DE LA VIRTUALISATION DES SERVEURS 3 2 PRINCIPES DE LA VIRTUALISATION DES SERVEURS PARTITIONNES
Plus en détailHappy birthday ZSet High performance computing dans ZSet
Happy birthday ZSet High performance computing dans ZSet F. Feyel & P. Gosselet Architectures SMP NUMA memory memory memory Distribué memory memory 2 memory memory Hybride memory memory memory memory memory
Plus en détailLes offres exclusives Belgacom ICT Agent
Les offres exclusives Belgacom ICT Agent 799 Processeur Intel Core I3-330M Windows 7 Pro 3G intégré Offre promotionnelle Mobile Internet : 1,5 GB de connexion à Mobile Internet gratuit! À l achat de ce
Plus en détailLe supercalculateur Tera 100 Premier supercalculateur pétaflopique européen
P. Stroppa Le supercalculateur Tera 100 Premier supercalculateur pétaflopique européen 25 novembre 2010 CONTACTS PRESSE : CEA / Service Information-Media Marie VANDERMERSCH Tél. : 01 64 50 17 16 - marie.vandermersch@cea.fr
Plus en détailDécouvrez les Nouveautés Février 2010 du Catalogue PC Pack PRO
Découvrez les Nouveautés Février 2010 du Catalogue PC Pack PRO PC Acer Mini : 990 DH TTC Processeur Intel Core ATOM N270 Mémoire Vive 512Mo Disque Dur 8 Go Lecteur de cartes MEMOIRE 5-IN-1 Webcam intégré
Plus en détailCluster High Performance Computing. Dr. Andreas Koch, Cluster Specialist
Cluster High Performance Computing Dr. Andreas Koch, Cluster Specialist TABLE DES MATIÈRES 1 RÉSUMÉ... 3 2 INTRODUCTION... 4 3 STRUCTURE D UN CLUSTER HPC... 6 3.1 INTRODUCTION... 6 3.2 MONTAGE SIMPLE...
Plus en détailPrérequis réseau constructeurs
Prérequis réseau constructeurs - Guide de configuration du réseau Page 2 - Ports utilisés - Configuration requise - OS et navigateurs supportés Page 4 Page 7 Page 8 Guide de configuration du réseau NB:
Plus en détailCH.3 SYSTÈMES D'EXPLOITATION
CH.3 SYSTÈMES D'EXPLOITATION 3.1 Un historique 3.2 Une vue générale 3.3 Les principaux aspects Info S4 ch3 1 3.1 Un historique Quatre générations. Préhistoire 1944 1950 ENIAC (1944) militaire : 20000 tubes,
Plus en détailExigences système Commercial & Digital Printing
Exigences système OneVision Software AG Sommaire 1 Speedflow Check 4.1 Speedflow Edit 4.1 (Windows, Macintosh OSX) Speedflow Recompose 4.1 Speedflow Impose 3.0 2 Speedflow Cockpit 3.1 Speedflow Control
Plus en détailAnticiper et prédire les sinistres avec une approche Big Data
Anticiper et prédire les sinistres avec une approche Big Data Julien Cabot Directeur Big Data Analytics OCTO jcabot@octo.com @julien_cabot OCTO 2013 50, avenue des Champs-Elysées 75008 Paris - FRANCE Tél
Plus en détailQuoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)?
Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)? Mathieu PACE National Instruments, Ingénieur d applications L architecture RIO se développe Processeur FPGA E/S E/S E/S personnalisées
Plus en détailExigences système BauBit pro
INTRODUCTION Chaque installation de BauBit pro se compose d un serveur et d un ou plusieurs clients. Le serveur BauBit pro utilise Microsoft SQL Server 2014 comme système de base de données. Les exigences
Plus en détailEPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE
EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE QCM Remarque : - A une question correspond au moins 1 réponse juste - Cocher la ou les bonnes réponses Barème : - Une bonne réponse = +1 - Pas de réponse = 0
Plus en détailMatrice HP Autonomie des PC Portables Grand Public
Ultra Mobilité Mini 10.1" (1024x600) mate mate mate 11.6" (1366x768) Brillante Compaq Presario HP Pavilion HP Pavilion HP Pavilion HP Pavilion HP Pavilion HP Pavilion Compaq Presario cq10 130 210 1050
Plus en détailCM2 L architecture MIPS32
CM2 L architecture MIPS32 Olivier Marchetti (CM-TD-TP) Alexandre Brière (TD-TP) Laboratoire d informatique de Paris 6 Pôle SoC UPMC Année 2014-2015 Instructions MIPS Contrôle Données en MIPS E/S en MIPS
Plus en détailPour une première installation : suivre la procédure en page 5 à 9 Pour une mise à jour : suivre la procédure page 5, 6, 10 et 11
Chère cliente, Cher Client, Nous sommes heureux de vous livrer notre dernière version du logiciel. Le produit que vous venez d acquérir va vous donner l assurance de travailler avec un logiciel performant
Plus en détailStruxureWare Power Monitoring v7.0. La nouvelle génération en matière de logiciel de gestion complète d énergie
StruxureWare Power Monitoring v7.0 La nouvelle génération en matière de logiciel de gestion complète d énergie Évolution des deux plate-formes originales Power Monitoring v7.0 SMS ION Enterprise 2012 Struxureware
Plus en détailPREREQUIS TECHNIQUES ETAFI DECISIV. PRT ETAFI Decisiv 12/2014 Page 1 sur 16
PREREQUIS TECHNIQUES ETAFI DECISIV PRT ETAFI Decisiv 12/2014 Page 1 sur 16 PR-ETAFI V6d - 12/2014 TABLE DES MATIERES 1. PREAMBULE... 3 2. PREREQUIS COMMUNS A TOUTES LES PLATEFORMES... 4 3. DETAILS PAR
Plus en détailHigh Performance Computing @ IBM
High Performance Computing @ IBM Olivier Multon HPC Business Development Executive Agenda Les défis du HPC et l innovation chez IBM Actualité du Power6 et annonce du p575 P6 Nouveautés clusters IBM x86
Plus en détailORACLE EXADATA DATABASE MACHINE X2-8
ORACLE EXADATA DATABASE MACHINE X2-8 CARACTERISTIQUES ET AVANTAGES CARACTERISTIQUES 128 cœurs de CPU et 2 TO de mémoire pour le traitement des bases de données 168 cœurs de CPU pour le traitement du stockage
Plus en détailPrésentation de l ORAP
Présentation de l ORAP Marie-Alice Foujols foujols@ipsl.jussieu.fr Jacques David 23/06/2008 Conseil Scientifique CIRA 1 Qu est-ce que l ORAP? ORganisation Associative du Parallélisme Association, créée
Plus en détail