Introduction à Cadence

Introduction à Cadence Introduction à Cadence 0.18um, conception et simulation d'un inverseur A. Moradi, A. Miled et M. Sawan Section 1: Introduction à Cadence: Création d une nouvelle librairie, un bacn de test et configuration du simulateur Section 2: Simulation DC et Questions Section 3: Simulation transitoire et Questions Section 4: Simulation AC et Questions Section 5: Simulation de bruit et Questions Section 6: Dessin de masques et Questions Section 1: Introduction à Cadence Pour démarrer Cadence, ouvrez un terminal. Vous devez créer un répertoire (Cadence18, par exemple), si elle n'est pas déjà créé. Tapez : mkdir Cadence18 cd Cadence18 source /CMC/scripts/kit.tsmc180nm.5.2.csh icfb & See the icfb window: Dans la fenêtre icfb: Allez à Tools > Library Manager Dans la fenêtre "Library Manager" vous pouvez voir la liste des librairies. Essayez de voir "cmosp18". Maintenant, vous devez créer une nouvelle librairie. Indication: vous pouvez choisir d'autres noms pour votre librairie. Dans cet exemple, j'ai choisi "lib_ar_ele6308" (ar pour Arash). Vous pouvez créer plusieurs cellules dans cette librairie. Allez à File > New > Library Name: lib_ar_ele6308 > OK 1

Associez la technologie adéquate à la librairie que vous venez de créer Choisissez " Attach to an existing techfile" et cliquez sur OK: Vous devriez voir la fenêtre suivante et choisissez la technologie, "cmosp18", puis cliquez sur OK. Dans la fenêtre «Library Manager», sélectionnez lib_ar_ele6308. Puis: > File> New > cell view Pour créer une nouvelle cellule : Nom de la cellule (Cell View): "Inverter0" (par exemple) et ensuite, les instances (des composants tels que des transistors, vdd, etc) doivent être ajoutées dans la fenêtre de l'éditeur " Virtuoso Schematic Editor". Pour ajouter un composant dans le fenêtre de l éditeur, allez à to Add > Instance Cliquez sur Browse. Sélectionnez le composant en sélectionnant la librairie "cmosp18". Pour ajouter une source de tension vdc : Librairie: analoglib, Cell: vdc et View: symbol Pour ajouter une masse gnd : Librairie: analoglib, Cell: gnd et View: symbol Comme autre exemple, "NFET" transistor peut être trouvée dans: Librairie: cmosp18, Cell: nfet and View: spectre 2

Maintenant, vous devez être en mesure de placer le transistor sélectionné ou une source de tension. La fenêtre «Add Instance» devra alors s afficher comme suit à Ainsi, vous pouvez modifier les paramètres des transistors, tels que la largeur et la longueur. Pour modifier les paramètres de chaque composant: 1) Sélectionnez un composant et appuyez sur "Q" 2) Cliquez sur l'icône Paramètres dans la barre de gauche de la fenêtre «schematic». Quelques touches de raccourci: Adapter le circuit à l'écran (zoom): «f», Undo: "u", Copie: "c". Les touches d'accès rapide peuvent être trouvée à partir des onglets dans la fenêtre schématique. Câblage, Wiring : Vous avez plusieurs possibilités pour ajouter des fils entre les composants dans «Vituoso Schematic Editor». 1)> Add> Wire (Narrow) ou appuyez sur "w". 2) Cliquez sur le raccourci dans la barre de gauche de la fenêtre du circuit. Faire le câblage comme sur la figure. Wire Names (Labels) & Pins: 1)> Add> WireName... ou appuyez sur "l". 2) Cliquez sur l'icône sur le côté gauche (voir la figure) Placez les instances comme la figure suivante, faire le câblage et donner un nom à chaque fil. Également ajouter des Pins. Les noms des Pins et les fils (Wire) doivent être les mêmes. 3

Faire un "symbole" de votre conception: Dans la fenêtre Schematic Editing, aller à Design > Create Cellview > From Cellview Vous devez voir la fenêtre suivante. Cliquez sur OK. Ensuite, vous devez voir: Ici vous pouvez mettre à GND Bottom Pins. Puis cliquez sur OK. Ensuite, le symbole sera affiché: Vous pouvez fermer cette fenêtre symbole. Maintenant, vérifiez dans la fenêtre du gestionnaire de bibliothèque. Vous devez voir "schématique" et "symbole" de votre inverseur. Vous pouvez ouvrir chacun pour faire une vérification. (double-cliquez sur "symbole", par exemple) 4

Creation d un banc d'essai (testbench): Pour créer un banc d'essai, vous devez créer une nouvelle cellule. Allez à la fenêtre Library Manager et sélectionnez la Library lib_ar_ele6308. Ensuite, allez à File > New > Cellview. Vous devez voir cette fenêtre "Create New File". Donnez un nom à votre banc d'essai, tel que "Inverter0_testbench". Cliquez sur "OK" et vous devez voir une fenêtre vide pour placer de nouvelles instances. Maintenant, ajoutez les cas suivants pour le banc d'essai. Allez à Add> Instances - Deux DC sources: Library: analoglib, Cell: vdc, View: spectre - GND: Library: analoglib, Cell: gnd, View: symbol - Capacitor: Library: analoglib, Cell: cap, View: specte - Inverter0: Library: lib_ar_ele6308, Cell: Inverter0, View: symbol. Faire le câblage et donner des noms à la sortie, entrée et VDD. Réglez les paramètres comme suit: V dc,in = 1 V, V dc,vdd = 1.8 V, C load =1 pf Faite " Check and Save" et "Save". Vous devez avoir aucune erreur et lire attentivement les avertissement pour vous assurer que tout est correcte. Si vous voulez modifier la largeur d'un transistor, sélectionnez le symbole de votre inverseur et appuyez sur "shift + e" et cliquez sur OK dans la "Descend" fenêtre. De cette façon, vous pouvez voir le contenu de votre symbole. Vous devez faire un Check and Save après avoir modifié un paramètre. Pour revenir à votre banc d'essai, appuyez sur la touche "ctrl + e" et " Check and Save " à nouveau. 5

Pour configurer le simulateur: Une fois le circuit est prêt, dans la fenêtre Schematic Editing, allez à Tools > Analog Environment Vous devriez voir l' Analog Design Environment (ADE). Maintenant, vous devez définir le simulateur. Go to Setup >Simulator/Directory/Host Choisissez "spectre" pour le simulateur et / export/tmp/simulation pour le Project Directory. (vérifier avec le laboratoire instructeur) Puis cliquez sur "OK". Dans ADE, allez à Setup>Environment et vérifiez si vous pouvez voir le «spectre» de la liste: Dans ADE, Allez à Setup>Model Libraries Recherchez ou tapez le fichier de bibliothèque (library file): /CMC/kits/cmosp18.5.2/models/spectre/icfspectre.init and click on Add then click OK. Maintenant, vous pouvez configurer votre simulation dans la fenêtre ADE. 6

Section 2: DC Simulation: Si vous savez comment configurer la simulation, vous pouvez passer à la question 1. Dans la fenêtre ADE, Allez à Analyses> Choose Sélectionnez "Save DC operating Points". Cliquez sur OK. Ensuite, vous devez voir l'analyse dc dans la fenêtre ADE. Dans cette fenêtre, vous devez configurer votre simulation. Maintenant, allez à Outputs> Save All et choisissez toutes les sorties nécessaires et cliquez sur OK. Pour ce laboratoire vous pouvez le garder comme ceci: 7

Maintenant, vous pouvez choisir les nœuds du circuit que vous voulez tracer. Aller a Outputs> To Be Plotted > Select On Schematic. Vous devez choisir un nœud dans le circuit comme VOUT. Vous pouvez cliquer sur le fil ou sur le nom. Après avoir choisi VOUT vous devez être capable de le voir dans la liste des sorties dans la fenêtre ADE. Vous pouvez changer le Plotting mode à "New Win". Maintenant, vous êtes prêt à exécuter la simulation. Aller à la Simulation> Run Dans ce laboratoire, si VOUT est choisi dans la liste de sortie dans la fenêtre ADE, il sera automatiquement affiché après l'exécution de la simulation. Pour afficher les résultats de sortie, Vous pouvez aller dans Tools>Results Browser et trouvez votre nœud. Dans Result Browser, si vous faites un clic droit sur VOUT, vous pouvez voir quelques options, comme "Table" et "Calculator". Choisissez "Table" et vous verrez la tension continue de sortie. Puisque vous avez seulement une simple analyse continue, le résultat sera une valeur unique. Essayez de voir la valeur de la tension et du courant de chaque nœud. 8

Pour faire varier a variable: Il existe différentes méthodes pour faire un balayage continu. Une des méthodes est expliquée ici. Dans ADE, allez à Analyses> Choose > dc Voir cette fenêtre. Sélectionnez "Component Parameter" dans la section variable de balayage. Cliquez sur "Select Component" et choisissez un composant. Ensuite, définissez les paramètres comme indiqué: Ici, vous devez choisir la source de tension d'entrée. Ensuite, choisissez le paramètre que vous souhaitez balayer. Vous devez choisir "vdc" et cliquez sur OK. Ensuite, définissez les paramètres suivants: Start=0, Stop=1.8, Sweep Type: Linear, Step Size=0.01 Cliquez sur OK. Vous devriez voir la configuration dc dans la fenêtre ADE est modifié. Vous pouvez le modifier ultérieurement, si vous le souhaitez. Maintenant, lancez la simulation. La tension de sortie doit apparaitre automatiquement. L'axe X est la tension continue d'entrée (VIN) et de l'axe Y est la tension de sortie (VOUT). En fait, ce sont les caractéristiques de votre inverseur courant continu (VOUT vs VIN). 9

Définition d'une variable Analyse et paramétrique (Parametric Analysis): Affichez les propriétés des transistors et ajoutez un nom de variables, comme wp, pour la largeur du transistor PMOS, et wn pour la largeur du transistor NMOS. Ne pas oublier de faire "check and save" et "save ". Souvenez-vous également que vous exécutez la simulation sur banc d'essai. La fenêtre ADE de votre banc d'essai doit être encore ouvert. Allez à ADE window>variables> Copy From Cellview Maintenant, vous devez voir les variables de l'ade: Double-cliquez sur chaque variable et donner une valeur par défaut, comme 2u. Vous pouvez modifier chaque variable à nouveau. Si votre simulation est prêt, vous pouvez préparer l'analyse paramétrique, dans cet exemple. Dans la fenêtre ADE, allez à Tools> Parametric Analysis Réglez les paramètres comme ceci: Pour démarrer la simulation, allez à "Analysis" et cliquez sur "Start- Selected» Cette analyse paramétrique répète la simulation pour wp=2u, 4u, 6u, 8u and 10u. En conséquence, les VOUT seront tracées pour chaque wp. Pour voir un point en particulier sur les courbes: Marker>Place>Trace Marker 10

Questions (DC): Voici le schéma inverseur et le banc d'essai à nouveau. Configurez la simulation DC. Données: VDD=1.8 V fixe. L NMOS, L PMOS = 180 nm. 2 um < (W NMOS, W PMOS ) < 10 um, 10 pf < C load < 20 pf (fixez W NMOS et W PMOS à 2 um. Fixez C load = 10 pf.) Supposez que la tension de seuil de l'inverseur est la tension d'entrée à laquelle la sortie devient VDD/2=0.9 V. Si vous voulez observer n'importe quel point des graphiques, vous pouvez utiliser Trace> Trace Cursor ou Delta Cursor. Q2.1) Trouvez la valeur de VOUT lorsque VIN = 0.9 V? (1 point) Q2.2) Trouvez la tension de seuil de l'inverseur. (1 point) Q2.3) Dessinez V th lorsque W NMOS = 2, 4, 6, 8 et 10 um (gardez W PMOS = 2 um). (1 point) Q2.4) Dessinez V th lorsque W PMOS = 2, 4, 6, 8 et 10 um (gardez W NMOS = 2 um). (1 point) Q2.5) Qui W PMOS et W NMOS donne VOUT près de 0.9 V lorsque VIN = 0.9 V? (1 point) Q2.6) Dessinez V th lorsque C load est 10 pf, 15 pf and 20 pf (W NMOS =W PMOS =2 um). (1 point) 11

Section 3: Simulation transitoire: Dans Inverter0, changer la source de tension d'entrée sur "vpulse" avec les paramètres suivants: Voltage 1: 0 V, Voltage 2: 1.8 V, Delay time: 10 ns, Pulse width: 200 ns, Period: 400 ns, C load = 10 pf N'oubliez pas de faire un check and save de votre circuit à chaque fois. allez à Analyses>Choose >tran Lancez la simulation et regardez la variation de VOUT et VIN. Pour avoir VOUT et VIN dans la même fenêtre, trouvez les signaux dans le "Tools> Results Browser" et utilisez "Append" au lieu de "New Win" ou "Replace". Si vous voulez observer n'importe quel point des graphiques, vous pouvez utiliser les fonctions Trace> Trace Cursor ou "Delta Cursor". Questions (Tran.): Données: VDD=1.8 V, L NMOS, L PMOS = 180 nm. 500 nm < W NMOS, W PMOS < 5 um, (fixez W NMOS =2 um et W PMOS =5 um), 10 pf < C load < 20 pf (fixez C load =10 pf). T f (falling time / temps de descente): est le temps necessaire pour que VOUT passe de 0.9*1.8V à 0.1*1.8V lorsque VIN passe de 0 à 1.8V. T r (rising time / temps de monté): est le temps necessaire pour que VOUT passe de 0.1*1.8V à 0.9*1.8V lorsque VIN passe de 1.8 à 0V. Slew-Rate: La pente maximale du VOUT-vs-Temps, VOUT commence à changer de 0 à VDD ou viceversa. Q3.1) Trouvex T f, le temps de descente. (1 point) Q3.2) Trouver T r, le temps de monté. (1 point) Q3.3) Trouvez le slew-rate de cet inverseur? (1 point) Q3.4) Tracez le Slew-Rate quand W PMOS = 2, 4, 6, 8 and 10 um (keep W NMOS =2 um). (1 point) Q3.5) Tracez Slew-Rate quand C load =10 pf,15 pf and 20 pf (W PMOS =5 um and W NMOS =2 um). (1 point) 12

Section 4: Simulation AC: Changez la source d'entrée à vac ou vsin. AC magnitude: 1 V, DC voltage: 900 mv Allez à Analyses>Choose ac Sweep Variable: Frequency, Start: 1, Stop: 1 G, Sweep Type: Logarithmic, Point Per decade: 500 DC-Gain: Amplitude du gain à très basse fréquence f -3dB : La fréquence à laquelle l'amplitude de gain est de 3 db inférieure à DC-Gain f T : (Unity-gain frequency) La fréquence à laquelle l'amplitude du gain devient 1 (0 db) Questions (AC): Q4.1) Trouvez le DC-Gain? (1 point) Q4.2) Trouvez le f -3dB? (1 point) Q4.3) Tracez DC-Gain et f -3dB quand W PMOS = 3,4,5,6, 7, 8 um (W NMOS =2 um, C load =10 pf). (2 points) Q4.4) Tracez DC-Gain and f -3dB when W NMOS = 1.6, 1.8, 2, 2.2, 2.4 um (W PMOS =6 um, C load =10 pf). (2 points) Q4.5) Tracez f -3dB quand C load = 10, 15, 20 pf (W PMOS =6 um, W NMOS =2 um). (1 point) Q4.6) Trouvez la valeur de f T, la fréquence au gain unité (W PMOS =6 um, W NMOS =2 um, C load =10 pf)? (1 point) 13

Section 5: Simulation du bruit (Noise): Remplacer la source d'entrée et C load par "port" de la librairie "analoglib". Donc, vous devez mettre deux ports; PORT0 et PORT1, par exemple. Dans la fenêtre ADE, choisissez la simulation noise. Vous pouvez désactiver ou supprimer les dernières simulations. Réglez la fenêtre du bruit tel que montré à la figure à Dans la section "Output Noise", lorsque vous cliquez sur «Select», vous êtes censé choisir un port dans le circuit. Ou vous pouvez simplement taper le nom du port, par exemple "/ PORT1". Votre fenêtre ADE doit ressembler à ceci à Questions (Bruit): Q5.1) Démarrez la simulation et trouvez le "bruit d'entrée appelé" (Input referred noise) à 100 Hz. (1 point) 14

Section 6: Dessin de masques (Layout) Objectif: Se familiariser avec le dessin de masque (layout), les règles de conception pour l'extraction et pour la simulation. Remarque: Si vous êtes habitués à l'environnement de dessin de masques, vous pouvez passer à la section 6.2. Section 6.1: Comment préparer le layout: Créer le layout: Jusqu'à présent, vous avez créé le circuit et le symbole de votre inverseur. Maintenant, dans le circuit inverseur choisissez W PMOS =4 um et W NMOS =3.5 um. Allez a Tools>Design Synthesis>Layout XL et dans le fenêtre Startup Option sélectionnez Create New. Ensuite, voyez la fenêtre Create New File et vérifiez le nom de la cellule (Cell name), View name et outils (Tool). Dans la fenêtre Layout Editing, vous devez concevoir faire l Architecture de votre inverseur comprenant des couches métalliques, étiquettes, etc (le dessin de masque de certains composants peut être trouvés dans la librairie cmosp18 ou CMCpcells.) Dans la fenêtre Layout Editing, allez à Design> "Gen From Source" et cliquez sur OK dans la fenêtre "Layout Generation Options". Vous devez voir que quelques composants sont automatiquement placés dans votre fenêtre Layout Editing. Essayez de déplacer chaque cas et de les placer comme la figure de la section 2. Lorsque vous vous déplacez d'une instance, vous devriez être en mesure de voir la connexion virtuelle entre chaque instance. Vous pouvez supprimer le grand carré violet. Modification du transistor: Vous avez le choix d'avoir une ou plusieures grilles pour votre transistor. Vous pouvez les modifier en allant à la fenêtre des propriétés du transistor. En outre, dans cet exemple, le terminal (Bulk) du transistor PMOS est crée à la main. La connexion des bornes du transistor NMOS est créée en choisissant l option "Add substrate contact?" Dans la fenêtre des propriétés du transistor NMOS. 15

Comment ajouter des couches (Layers) (Metal1, nwel,etc): Dans la fenêtre LSW choisissez "metal1-drw" et dans la fenêtre Layout Editing allez à Create> Rectangle. Maintenant, vous devez être en mesure de créer un rectangle et de connecter la borne de source NMOS à la pin de terre (GND pin). Dans la figure, l'instance supérieure est PMOS et celle du bas est le transistor NMOS. Notez que pour chaque couche il y a une largeur minimal autorisée ainsi que la distance entre ces dernières. Pins: Si vous avez créé votre dessin de masque en utilisant LayoutXL, vous devez voir des petits carrés bleus correspondant à vos 4 pins. Les petits carrés bleus font référence à vos entrées/sorties dans le circuit, mais vous avez encore besoin d'ajouter un autre pin dans la Layout qui est considéré comme une cellule. Aller à Create> Pins... Placez le nouveau pin et l ancien l un au dessus de l autre, ainsi que le nom de pin. Si le nom de pin n'est pas affichée, allez dans Options>Display et cochez la case noms PinNames. Voici un exemple du pin d'entrée, VIN. Voir les deux carrés bleus sur metal1 couche. Vérification de chaque couche Vous pouvez cliquer sur n'importe quelle instance et appuyez sur Q pour afficher les propriétés. Après avoir terminé le dessin de masque, vous devez vérifier votre conception et générer la fichier Extracted. DRC (Design Rules Check): Il existe plusieurs outils pour vérifier les règles de conception. Une façon de faire le DRC est d'aller à Verify>DRC (dans la fenêtre Layout Editing). Notez que le fichier des règles de dessin de masque est divadrc.rul. Cliquez sur OK et vérifiez la fenêtre icfb s il y a une erreur. Habituellement, les erreurs sont dues à la courte distance entre les différentes couches. 16

Extract: Dans la fenêtre Layout Editing, allez à verify>extract Vous devez avoir 0 erreurs. Dans la fenêtre du Library Manager, vous devez maintenant être en mesure de voir la vue «extracted». LVS (Layout versus Schematic): Réglez la fenêtre du LVS comme ci-dessous. Vous avez besoin de mettre les noms de votre circuit et le fichier «extracted». Cliquez sur Run et attendre. Cela peut prendre quelques minutes. Lorsque cela est fait, cliquez sur "Sortie" ( Output à côté du bouton "Run") pour voir le résultat de la comparaison. Symbole: Ouvrez la vue «extracted» et regarder les détails. Notez que, jusqu'à présent, il n'y a pas une vue «schematic» pour votre layout qui est nommé "Inverter0_layout". En fait, le nom de la cellule de votre circuit était "Inverter0", tandis que le nom de votre layout était "inverter0_layout". Allez à: CMC Skills> Layout/Extract > Clean extracted view. Puis: CMC Skills> Layout/Extract > Generate pin-only schematic. Un fichier de «schematic» sera créé dans la liste d'affichage. Maintenant, ouvrez le circuit qui contient seulement 4 Pins rouges. Ensuite, créez le symbole de ce circuit en allant à Design>Create Cellview> From Cellview. Ce symbole peut être utilisé dans votre banc d'essai (test-bench) pour la simulation. 17

Avant de lancer la simulation: Dans la fenêtre ADE, Vous devez modifier l'environnement (Setup> Environment ) en ajoutant extracted à la Switch View List" avant "spectre". Section 6.2: Questions (Layout) Ouvrez Inverter0_layout_incomplete Complétez le layout comme cidessous. Pour d'autres indications, allez à la section 6.1. Vous devez modifier le transistor NMOS et ajouter son terminal de Bulk, le métal et les connexions entre les nœuds poly. Mettez aussi le pin de terre (gnd) au bon endroit. Si vous êtes en mesure de voir les couleurs, la couche bleue est M1, qui est utilisé pour GND, VIN, VOUT et VDD. La couche rouge est Poly, qui est la grille des transistors. Q6.2.1) Faites un DRC. (1 point) Q6.2.2) Générez le fichier «Extracted». (1 point) Q6.2.3) Ouvrez la vue «extracted». Trouvez la valeur de la capacité parasite entre VIN et GND. (1 point). Si vous avez des difficultés pour voir le condensateur parasite, vous pouvez le déplacer un peu, sans enregistrer. Q6.2.4) Faites un LVS (Layout Versus Schematic). (1 point) LVS compare la vue «extracte» (Inverter0_layout_incomplete) avec le circuit «schematic» de l'inverseur (Inverter0). Q6.2.5) Créez un symbole. (1 point) (Notez que vous devez créer un circuit «schematic» de votre vue extracted et puis vous pouvez créer le symbole de votre nouveau circuit.) Q6.2.6) Utilisez le symbole de votre layout (extracted layout) dans votre banc d'essai (test-bench) et répondez à Q3.1 dans Section 3 (Simulation transitoire / Transient simulations). (1 point) 18