TD N 3 : LE MICROPROCESSEUR

Documents pareils
TD Architecture des ordinateurs. Jean-Luc Dekeyser

Cours Informatique 1. Monsieur SADOUNI Salheddine

Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96

Architecture des ordinateurs

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Rappels d architecture

Fonctionnement et performance des processeurs

Partie 1. Professeur : Haouati Abdelali. CPGE Lycée Omar Ibn Lkhattab - Meknès haouaticpge@gmail.com

Licence Sciences et Technologies Examen janvier 2010

ASR1 TD7 : Un microprocesseur RISC 16 bits

Conception de circuits numériques et architecture des ordinateurs

Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:

Structure d un programme

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

Exécution des instructions machine

La mémoire. Un ordinateur. L'octet. Le bit

TD : Codage des images

Architecture des Ordinateurs. Partie II:

GPA770 Microélectronique appliquée Exercices série A

ROYAUME DU MAROC RESUME THEORIQUE & GUIDE DE TRAVAUX PRATIQUES : TERTIAIRE ET NTIC : SYSTÈME ET RÉSEAUX INFORMATIQUES

Jeu d instructions NIOS II

Informatique Industrielle Année Architecture des ordinateurs Note de cours T.Dumartin

Codage d information. Codage d information : -Définition-

Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique

Microprocesseur + Logiciel

Compilation (INF 564)

Programmation C. Apprendre à développer des programmes simples dans le langage C

Partie 7 : Gestion de la mémoire

CM2 L architecture MIPS32

Algorithme. Table des matières

Chap17 - CORRECTİON DES EXERCİCES

CQP 112 Introduc/on à la programma/on. Thème 2 : Architecture d un système informa/que. Département d informa/que

Informatique Générale

Ordinateurs, Structure et Applications

Présentation du cours

Architecture des ordinateurs

Architecture des ordinateurs Introduction à l informatique

Structure de base d un ordinateur

WinReporter Guide de démarrage rapide. Version 4

Architecture des ordinateurs

Hubert & Bruno Lundi 12 octobre 2009 SAINT-QUENTIN (02)

Atelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques

Représentation des Nombres

Principe de fonctionnement des périphériques des ordinateurs en vue de la programmation. Patrick Cégielski

IV- Comment fonctionne un ordinateur?

THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT. Objectifs

Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A5 Programmation de la CPU 314C-2DP

Architecture des Ordinateurs Première partie. Licence d Informatique - IUP Miage - FIIFO

CONFIGURATION DE L AUTOMATE SIEMENS

Programmation assembleur : aperçu

Etudier l influence de différents paramètres sur un phénomène physique Communiquer et argumenter en utilisant un vocabulaire scientifique adapté

Conversion d un entier. Méthode par soustraction

PIC : COURS ASSEMBLEUR

Une version javascript sera disponible directement dans le cours prochainement.

Sur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11)


TIC. Tout d abord. Objectifs. L information et l ordinateur. TC IUT Montpellier

Numérisation du signal

Chap 4: Analyse syntaxique. Prof. M.D. RAHMANI Compilation SMI- S5 2013/14 1

Algorithmique I. Algorithmique I p.1/??

Travaux pratiques. Compression en codage de Huffman Organisation d un projet de programmation

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr

Chapitre 4 : Les mémoires

Architecture : Circuits numériques et éléments d architecture

ELP 304 : Électronique Numérique. Cours 1 Introduction

UEO11 COURS/TD 1. nombres entiers et réels codés en mémoire centrale. Caractères alphabétiques et caractères spéciaux.

Représentation d un entier en base b

3. Structure des ordinateurs. 3.1 L' Unité Centrale (UC) ou processeur (Central Processing Unit CPU)

Programmation sous QT

Le signal GPS. Les horloges atomiques à bord des satellites GPS produisent une fréquence fondamentale f o = Mhz

TS 35 Numériser. Activité introductive - Exercice et démarche expérimentale en fin d activité Notions et contenus du programme de Terminale S

Le codage informatique

Introduction. Adresses

ET LO GICIEL D UN S YS T EME IN FORMATIQUE

Travaux pratiques Détermination de la capacité de stockage des données

Tests de performance du matériel

Préconisations Techniques & Installation de Gestimum ERP

Logiciel de Base. I. Représentation des nombres

Mesure de performances. [Architecture des ordinateurs, Hennessy & Patterson, 1996]

INITIATION AU LANGAGE C SUR PIC DE MICROSHIP

USTL - Licence ST-A 1ère année Codage de l information TP 1 :

Alarme domestique- Présentation

GUIDE PRATIQUE déplacements professionnels temporaires en France et à l étranger

I- Définitions des signaux.

2 Comment fonctionne un ordinateur, dans les grandes lignes

Limitations of the Playstation 3 for High Performance Cluster Computing

INTRODUCTION AUX SYSTEMES D EXPLOITATION. TD2 Exclusion mutuelle / Sémaphores

Éléments d informatique Cours 3 La programmation structurée en langage C L instruction de contrôle if

Ordinateurs, Structure et Applications

ANALYSE TRAMEs LIAISON SERIE

Architecture des calculateurs

Chapitre 13 Numérisation de l information

INSTALLATION. 3 Installation. Configuration requise

Rappels Entrées -Sorties

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping

Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155)

Transcription:

Ministère de l enseignement Supérieur Institut Supérieur des Etudes Technologiques de Sfax Département informatique A. U. 2007-2008 1 er semestre : Classes : INFO 12 Date : 26/11/2007 Matière : Architecture des ordinateurs Enseignants : Omar Cheikhrouhou TD N 3 : LE MICROPROCESSEUR Exercice 1 : Questions de cours 1. Définir les termes suivants : a. Microprocesseur b. Jeu d instruction d un microprocesseur c. registre 2. Décrire brièvement les principaux composants d un microprocesseur? 3. Décrire et donner le rôle de différents registres utilisés par le microprocesseur? 4. Expliquez le cycle d exécution d une instruction? 5. Quelles sont les principales caractéristiques d un microprocesseur? 6. Comparez les deux architectures CISC et RISC? 7. Quelles sont les principales solutions qui peuvent améliorer les performances de l architecture classique d un microprocesseur? Décrire brièvement chacune de ces solutions? 8. Quel est le principe de pipeline? et montrer par un exemple comment il peut améliorer les performances? 9. Quels sont les problèmes qui peuvent empêcher un pipeline d atteindre sa performance maximale? 10. Donner des exemples de processeur spéciaux ainsi que leur domaine d application? 11. Décrire les principaux modes d adressages et donner un exemple pour chaque mode? Exercice 2 Un microprocesseur a les caractéristiques suivantes : Fréquence d horloge= 3 Ghz Nombre moyen de cycle par instructions=4 1. Calculer le temps d un cycle d horloge. 2. Calculer le temps moyen d exécution d une instruction 3. Calculer le nombre de millions d instructions que ce microprocesseur est capable de l exécuter par seconde. Exercice 3 Soit un ordinateur doté d un bus de données de 8 bits et d un bus d adresse de 16 bits. 1) Donner le rôle ainsi que la taille des registres suivants: a. Compteur ordinal (CO) appelé aussi pointeur d instructions. b. Registre de tampon UAL (RTUAL) c. Registre d instruction (RI) d. Registre tampon d adresse (RTA) e. Registre Accumulateur (ACC) 2) Quelle est ici la taille d un mot mémoire? Quelle est la capacité mémoire maximale (nombre d octets) que l on peut utiliser? 3) On désire exécuter le programme P suivant : Addition de 3 et 4 La séquence est la suivante : La première instruction commande le chargement de l opérande 3 dans l accumulateur, codée en langage machine 3E05. Contact : Omar Cheikhrouhou, omar.cheikhrouhou@isetsf.rn.tn, département informatique 1

La seconde ajoute 4 au contenu de l accumulateur, codée en langage machine C607. Le résultat 7 reste dans l accumulateur. On suppose que le programme est chargé à partir de l adresse 0H a) Donner l algorithme de ce programme. b) Donner la représentation du programme P en mémoire c) Donner sous forme de tableau l état de chacun des registres du CPU : Compteur ordinal, registre d instructions, accumulateur, registre tampon d adresses, registre tampon UAL, après l exécution de chacune des instructions du programme P. Exercice 4 Soit un processeur (8bits de données, 16 bits d adresse). On suppose que les instructions sont codées sur 1 ou 2 octets, suivi éventuellement d un opérande sur un ou deux octets. On dispose des instructions suivantes (AL désigne l accumulateur) : Instruction Codage Signification MOV AL, [ adr ] A0 adr Lis l emplacement mémoire adr et le charge dans AL. MOV [ adr ], AL A2 adr Stocke la valeur de AL dans la mémoire d adresse adr. ADD AL, [ adr ] 02 06 adr Ajoute dans AL la valeur lue à adr. 1) Combien d octets occupent chacune de ces instructions? 2) écrire avec ces instructions un programme qui ajoute le contenu des cases mémoires d adresses 130H et 131H, puis range le résultat à l adresse 132H. Donner sa traduction en hexadécimal. 3) Donner l adresse de chaque instruction du programme, sachant que la première instruction est implantée à l adresse 1000H. 4) Donner après chaque instruction le contenu de chaque registre (CO, RI, AL, RTUAL, RTA) on supposera que la valeur rangée à l adresse 0130H est 88H, et la valeur 5 en 0131H. 5) Quel est le résultat de l addition si l on a les valeurs 254 et 10 rangées en 0130 et 0131H? 6) Avec les instructions vues plus haut, écrire un programme qui échange le contenu des cases mémoires 0130H et 0131H. Exercice 5 Soit le programme suivant : Mov A,16 Mov B,52 Mov Acc, A Add B Mov C, Acc Sachant que le code des instructions, les nombres et le registre d adresse sont représentés sur 8 bits et l adresse de logement est 0h Instruction Désignation Codage MOV adr, val (adr) val B0H MOV adr, acc (adr) acc F1H MOV acc, adr Acc (adr) F8H MOV reg, adr Reg (adr) C3H Add adr Acc (acc) + (adr) E3H Sub adr Acc (acc) - (adr) F2H Contact : Omar Cheikhrouhou, omar.cheikhrouhou@isetsf.rn.tn, département informatique 2

1) Déterminer le nombre d octets nécessaires pour stocker ce programme en mémoire. 2) Représenter en mémoire sous format Hexadécimal le programme décrit ci-dessus. Les numéros des adresses pour les variables A,B et C sont respectivement 71, 206 et 199 en décimal Exercice 6 Soit le programme suivant : Mov A, 6 Mov B, 10 Mov Acc, B Mov C, 2 Add C Sub A Sub C Mov C, Acc Les nombres sont représentés sur 8 bits. Le registre d adresse peut accéder jusqu à 65535. (Les codes instructions et les adresses des variables sont les mêmes que dans l exercice3). 1) Représenter en mémoire sous format hexadécimal le programme décrit ci-dessus, 2) Déterminer la taille de la mémoire, 3) Déduire le contenu de l adresse C. Exercice 7 Soit une carte mère d un ordinateur contenant les éléments suivants : un processeur de fréquence 2GHz et une mémoire centrale de 256 MO qui est reliée a un bus de données de taille 16 bits et de fréquence 100 MHz. Le tableau suivant résume les instructions utilisées par son microprocesseur : Instruction Désignation Codage du code opération ADD X Acc (Acc) + (X) B5 SUB X Acc (Acc) - (X) C8 DIV X Acc (Acc) / (X) F3 MUL X Acc (Acc) * (X) E9 MOV Acc,X Acc (X) F1 MOV X, nombre (X) nombre A3 MOV X, Acc X (Acc) 3C CMP X,Y Comparaison de x et y suivi d une instruction de D6 saut JE étiquette Aller à étiquette si x=y 66 JL étiquette Aller à étiquette si x<y 27 JG étiquette Aller à étiquette si x>y 77 JMP étiquette Allez à étiquette sans condition E8 END Fin de programme FF a) Quel est le débit offert par le bus de données de cette machine. b) soit le programme p1 suivant : Z = A*B +C+D C= A + D/Z - C Contact : Omar Cheikhrouhou, omar.cheikhrouhou@isetsf.rn.tn, département informatique 2

Si Z>C ALORS A =2*C SINON A = C+Z FINSI En utilisant les instructions du tableau, écrire le programme p1 en assembleur. c) Calculer la taille d une adresse mémoire exprimée en bits sachant que la case mémoire est de 1 octet. d) Quel est le temps nécessaire pour charger un fichier ayant une taille de 16 KO en mémoire centrale en ignorant le temps d attente et d initialisation du disque dur. Exercice 8 Soit un micro-ordinateur dont le microprocesseur est composé d une UAL, d un compteur d instructions ou (compteur ordinal) de 20 bits, d un registre d état comportant 16 indicateurs d état, un registre d instructions, une unité de commande avec son unité de décodage, des registres de travail dont un registre accumulateur ainsi qu un registre tampon d adresses, et deux registres temporaires de l UAL. Ce microprocesseur est relié via un bus de données ayant une fréquence de 200 MHZ à une une mémoire centrale adressable par mots de deux octets (case mémoire = 2 Octets). Le format d une instruction est à une seule adresse et on peut exécuter jusqu à 250 opérations différentes. La taille d un mot mémoire (mot de données) est 32 Bits. 1/ Quel est le rôle ainsi que la taille de chacun des registres de ce microprocesseur (CI, RE, RI, RT, ACC, RA, RTUAL) 2/ Quelle est la taille des bus de données, d adresses et de commandes. 3/ Calculer la taille de la mémoire centrale exprimée en Méga Octets. Que devient sa taille si la mémoire est adressable par octet. 4/ Combien de mots de données peut on stocker dans cette mémoire. 5/ Déterminer la plus petite et la plus grande adresse en mémoire exprimées en hexadécimal. Quelle est la plus grande adresse mémoire d un mot de données. 6/ Calculer le débit en Mo/s offert par le bus de données. 7/ Le tableau suivant résume certaines instructions utilisées par ce microprocesseur : Instruction Désignation Codage du code opération ADD X Acc (Acc) + (X) F2 SUB X Acc (Acc) - (X) C9 DIV X Acc (Acc) / (X) C5 MUL X Acc (Acc) * (X) E9 MOV Acc,X Acc (X) 23 MOV X, nombre (X) nombre 55 MOV X, Acc X (Acc) B4 END Fin de programme FF Où x désigne une adresse d un opérande ou une constante. Contact : Omar Cheikhrouhou, omar.cheikhrouhou@isetsf.rn.tn, département informatique 3

Soit le programme p suivant : Mov a, 15 Mov b, 26 Mov c, 12 Mov d, 5 Mov Acc,a Add b Sub c Mul d Div b End Où : - Acc est le registre accumulateur - a, b, c et d sont des variables se trouvant aux adresses mémoires A39H, B5H, B900H et F3H. - Les nombres sont codés sur 1 octet et sont en décimal - Toutes les informations, adresses et données de la mémoire centrale sont en Hexa. a) Coder les instructions du programme P en hexa et représenter p en mémoire centrale à partir de l adresse mémoire 3F5H. b) Quelle est la valeur décimale du registre accumulateur après l exécution de p. c) Donner après l exécution de chaque instruction de ce programme le contenu en hexa des registres du microprocesseur : CO, RTA, RI, RTUAL, ACC. (Utiliser un tableau) Contact : Omar Cheikhrouhou, omar.cheikhrouhou@isetsf.rn.tn, département informatique 4