Rapport de stage technicien

Yannick VAIARELLO Polytech Nice Sophia Antipolis c/o ESINSA 1645 route des lucioles Parc de Sophia Antipolis 06410 BIOT Rapport de stage technicien TES Electronic Solutions Développement d'une carte d'interface analogique militaire. Remi Rohart TES Electronic Solutions Immeuble GAIA - Bât E 2600 Route des Crêtes BP 53 06901 Sophia Antipolis Cedex

Rapport de Stage Technicien TES Electronic Solutions Yannick VAIARELLO 22 août 2008

.

Remerciements Je tiens à remercier tout d abord Gregory Dillen, manager du centre de Sophia Antipolis, de m avoir permis d effectuer mon stage dans son centre et de m avoir guidé dans mon travail. Un merci particulier à Remi Rohart, mon maître de stage et Design engineer, pour avoir répondu à toutes mes demandes aussi diverses que nombreuses et pour sa sympathie au quotidien qui m a donné grand plaisir à travailler avec lui. Merci à Remi Caron, Arnault Fontebride, Tristan Bonhomme et Sébastien Baranski pour leur gentillesse et pour m avoir communiqué leur savoir. Merci à l équipe du Design Center en général pour la bonne humeur qui a règnée tout au long de mon stage. 1 VAIARELLO Yannick

Table des matières Remerciements 1 Introduction 6 1 Présentation de l entreprise 7 1.1 TES Electronic Solutions..................... 7 1.2 Le site de Sophia Antipolis - Valbonne............. 8 2 Mon environnement de travail 10 2.1 L équipe Hardware........................ 10 2.2 Mon espace de travail....................... 11 2.3 Mes projets............................ 13 2.3.1 La carte analogique d interface militaire........ 13 2.3.2 Un projet sur la communication entre serveur..... 13 2.3.3 Le TES REFERENCE DESIGN : ATTM....... 14 3 Le contenu de mes travaux 15 3.1 La carte militaire......................... 15 3.1.1 La carte analogique d interface militaire........ 15 3.1.2 La gestion de l alimentation............... 20 3.2 La carte de communications multiples.............. 25 3.2.1 Calcul et Test de validation d un design........ 25 3.2.2 Les différentes cartes de tests.............. 28 3.3 Le TES REFERENCE DESIGN : ATTM........... 30 3.3.1 Le montage des différents LCD............. 30 3.3.2 Clavier numérique et rotary d outillage......... 32 3.3.3 Le câblage d un module accéléromètre......... 33 3.3.4 La gestion de la pile de sauvegarde........... 33 3.4 Réunion et Formation...................... 35 3.4.1 Les réunions auxquels j ai participé........... 35 3.4.2 La formation d habilitation électrique.......... 35 2 VAIARELLO Yannick

TABLE DES MATIÈRES TABLE DES MATIÈRES Conclusion 36 Annexes 36 A Bill of materials (BOM) de la carte d interface analogique militaire 37 B Design de la carte d interface analogique militaire 39 C Document de contrainte pour le routage de la carte d interface analogique militaire 47 D Design de la carte de communications multiples 61 E Document de fabrication de l outillage LCD 68 F Document de correction sur la gestion de la pile de la carte ATTM-EVB 72 3 VAIARELLO Yannick

Table des figures 1.1 L implantation de TES Electronic Solutions dans le monde.. 7 1.2 L entrée du Design Center de Sophia Antipolis......... 9 1.3 Organigramme du centre de Sophia Antipolis durant l été 2008 9 2.1 Mon bureau au milieu du regroupement Hardware....... 11 2.2 Le poste de soudure équipé de tapis et de bracelet ESD.... 12 2.3 Mon outil de travail principal : Le multimètre numérique... 12 2.4 La carte ATTM.......................... 14 3.1 Le document microsoft VISIO servant a déterminer les techniques de tests........................... 16 3.2 Le schéma de câblage de différents connecteurs......... 17 3.3 Le schéma électrique de l alimentation de la carte militaire.. 18 3.4 Tableau contenu dans le document de contrainte expliquant le routage des différentes couches du PCB............. 19 3.5 Vue finale du document de travail de routage avant la fabrication 19 3.6 Vue d une couche interne du PCB................ 20 3.7 Schéma d autorisation de la propagation des alimentations.. 21 3.8 Interface graphique permettant d obtenir des variables "informatique" à partir de comparaisons de tensions......... 23 3.9 Code source de notre gestion des alimentations......... 24 3.10 Simulation du code source. le niveau logique 1 représente un niveaux électrique Z....................... 24 3.11 Le design DryLoop/TTL..................... 25 3.12 carte de validation pour le design DryLoop/TTL........ 26 3.13 Le design d adaptation de tension................ 27 3.14 Exemple de schéma effectué avant câblage........... 28 3.15 Carte de test remplaçant les entrées............... 29 3.16 Carte de test : DryLoop/TTL.................. 29 3.17 Carte de visualisation des sorties................ 30 3.18 l ATTM-EVB équipé de l écran LCD.............. 31 4 VAIARELLO Yannick

TABLE DES FIGURES TABLE DES FIGURES 3.19 Outillage LCD pour téléphone portable............. 31 3.20 Les modules Clavier/Rotary................... 32 3.21 Branchement sous le module................... 32 3.22 Le module accéléromètre..................... 33 3.23 Le branchement du module................... 33 5 VAIARELLO Yannick

Introduction Afin de valider ma deuxième année d école d ingénieurs, j ai effectué mon stage technicien au sein de l entreprise TES Electronic Solutions dans la ville de Sophia Antipolis - Valbonne. Pendant ces neufs semaines, j ai été amené à réaliser un grand nombre d activités toutes plus variées et intéressantes les unes que les autres dans le domaine Hardware. J ai ainsi fabriqué des cartes de test pour la validation de projets qui sont actuellement en conception, fait divers travaux de recherches et de soudures à seule fin de tester de nouveaux outils sur nos kits de développement. Par la suite, je commencerai par introduire dans une première partie l entreprise TES Electronic Solutions avant de vous faire part des divers projets sur lesquels j ai eu la chance de travailler. De plus, je me servirai de la dernière partie pour revenir sur ces travaux afin d expliquer les différentes tâches effectuées. La clientèle de TES Electronic Solutions est aussi bien civile que militaire. Cela explique pourquoi, pour des raisons de confidentialité, je ne pourrais pas donné tous les détails des projets sur lesquels j ai travaillé. 6 VAIARELLO Yannick

Chapitre 1 Présentation de l entreprise 1.1 TES Electronic Solutions Fondée en 2004, TES Electronic Solutions est basée sur l achat d un certain nombre de centres de conception de THALES en France, en Allemagne et au Royaume-Uni, ainsi que deux sites de fabrication spécialisés en Bretagne (Grand-Fougeray et Langon). Après une période initiale, les deux installations de fabrication en France ont été combinées en une seule unité à Langon. Cette restructuration a été achevée sans pertes d emploi. Par la suite, l expansion de l entreprise a perduré hors du vieux continent grâce au rattachement d une usine de fabrication à Penang (Malaisie) et de quatre centres de conception à Bangalore (Inde), Tokyo (Japon) et dans la Silicon Valley aux Etats-Unis. Cette action permet donc à l entreprise une ouverture sur les marchés américains et asiatiques. Fig. 1.1 L implantation de TES Electronic Solutions dans le monde 7 VAIARELLO Yannick

Le site de Sophia Antipolis - Valbonne TES Electronic Solutions (souvent appelé seulement TES) est une société de sous-traitance dans l industrie de l électronique qui veut jouer la carte de l innovation. Ce fil directeur se retrouve dans les TES REFERENCE DESIGN qui sont des produits de technologies de pointes développés par TES, et pour TES. Ces produits peuvent par la suite intégrer des solutions destinées à un client potentiel. Cela apporte à l entreprise des compétences mises à la disposition des clients. Ainsi, le moment venu, cela apporte un gain de temps considérable quant à la conception d un produit grâce à une stratégie de Re-Use. Un autre point d innovation est le fait que TES est l un des seuls soustraitants permettant le suivi d un projet : de la conception à la fabrication en grande quantité. Cela est un atout majeur face à la concurrence car le client n a alors qu un seul interlocuteur tout au long du développement de son projet. Cela permet donc un suivi plus simple et moins onéreux, car le passage des données d un sous-traitant à un autre lors des différentes phases d élaboration, peut s avérer complexe. TES Electronic Solutions en Bref Fondée en 2004. 15 centres de design électronique. 2 usines. 850 employés. Plus de 400 ingénieurs. 140 millions de dollars de revenus en 2007. 1.2 Le site de Sophia Antipolis - Valbonne Le Design Center de Sophia Antipolis - Valbonne est situé, comme son nom l indique, au coeur de la plus grande technopôle d Europe : Sophia Antipolis. Il occupe le rez de chaussée de l immeuble GAIA où l on peut trouver, entre autre les entreprises OpenPlug et Infineon. A l intérieur des locaux, l espace de travail est complétement ouvert, sauf pour les chefs de projets. Les bureaux sont rassemblés en cercle afin de facilité la communication entre les ingénieurs. L équipe de travail,composée de dix ingénieurs, est divisée en trois grandes parties : Chef de projet, Designer Hardware et Concepteur en Software. Les principales activités du centre sont les systèmes embarqués tournés vers la télématique. Le centre peut donc à partir d un cahier des charges 8 VAIARELLO Yannick

Le site de Sophia Antipolis - Valbonne Fig. 1.2 L entrée du Design Center de Sophia Antipolis concevoir les spécifications du produit, établir le design de la carte électronique et développer les différents logiciels et drivers nécessaires. Le centre de Sophia Antipolis possède donc toutes les qualifications pour confectionner un système embarqué dans son intégralité. Mais comme nous l avons vu précédemment, les différents centres de TES travaillent ensemble et de ce fait, il se peut qu un chef de projet dirige une équipe en Inde ou que le Hardware et la gestion de projet soit à Sophia Antipolis alors que le Software est développé à Sassenage (Grenoble). Fig. 1.3 Organigramme du centre de Sophia Antipolis durant l été 2008 9 VAIARELLO Yannick

Chapitre 2 Mon environnement de travail 2.1 L équipe Hardware Durant mon stage, j ai pris place dans l équipe Hardware du centre. Celleci est composée de trois ingénieurs spécialisés dans la conception et le suivi de fabrication de carte électronique au format PCB 1. Leur travail commence par la réalisation d un dossier de spécifications du client. Ce travail est de loin le plus important car il est l interface entre le cahier des charges et le produit fini. Il permet de donner des solutions au problème posé par le sujet. On peut donc y retrouver les différents schémas, les divers calculs, les composants principaux utilisés et bien d autres choses encore. Par la suite, il doivent câbler cette solution sous l outils de CAO 2 Cadence. On pourrait comparer cette étape à la fabrication des plans d une maison. D ailleurs le résultat papier prends le même aspect que des plans de constructions. Viens le moment du routage (layout en anglais). Cette étape n est pas faite directement par l ingénieur mais par un technicien se trouvant dans un autre centre TES spécialisé. Le travail de l ingénieur, est, de lui donner un document de contraintes qui stipule tout ce qu il veut sur la carte (sérigraphie, adaptation d impédances, isolement de signaux, emplacement des composants, ect). Le but est de faire en sorte que le technicien n est plus qu à faire son travail sans penser à comment il devrait le faire. Nous arrivons alors dans une série d échanges entre les deux acteurs afin de reformuler des exigences ou d établir des corrections. Une fois routé, le PCB est fabriqué chez un sous-traintant de TES avant 1 Printed Circuit Board ou circuit imprimé en français 2 Conception Assistée par Ordinateur. 10 VAIARELLO Yannick

Mon espace de travail d être assemblé sur le site de Langon ou en Malaisie. L ingénieur continue de suivre la fabrication tout en se penchant sur les problèmes de test de la carte. Ces tests peuvent être complètement électrique ( le domaine dans lequel j ai le principalement travaillé) ou CEM 3. Une fois la production terminée, l ingénieur effectuera les tests principaux avant de se plonger dans un nouveau projet de TES Electronic Solutions. 2.2 Mon espace de travail A mon arrivée, le chef de centre m a libéré un bureau dans le pôle Hardware. Ainsi, j ai donc eu à ma disposition le matériel nécessaire pour travailler dans les meilleures conditions (Ordinateur, téléphone, logiciels,...). Etre placé au milieu du pôle fût quelque chose de remarquable car chacune de mes questions obtenaient une réponse rapidement grâce aux personnes qui m entouraient. Fig. 2.1 Mon bureau au milieu du regroupement Hardware De plus, j ai passé une grande partie de mon temps dans le laboratoire. Celui-ci permet d effectuer des tests rapides, des corrections sur des PCB ou des conceptions légères. Il est équipé d un poste de soudure et de tous les éléments nécessaires pour effectuer des tests électriques (multimètre, générateur,...). Chaque paillasse est également équipée de tapis au sol, de sous-main et de bracelet ESD 4. Ces éléments sont tous reliés à la terre afin d éviter d abîmer une carte ou un composant en le touchant. 3 Compatibilité Electro-Magnétique. 4 Electro Static Discharge (Décharge électrostatique). 11 VAIARELLO Yannick

Mon espace de travail Fig. 2.2 Le poste de soudure équipé de tapis et de bracelet ESD Fig. 2.3 Mon outil de travail principal : Le multimètre numérique 12 VAIARELLO Yannick

Mes projets 2.3 Mes projets 2.3.1 La carte analogique d interface militaire Le stage qui m a été proposé était intitulé de la façon suivante : Développement d une carte d interface analogique militaire. Comme son nom l indique, cette carte permet les échanges entre un environnement extérieur et la carte militaire développée au même instant au centre de TES. Ainsi, j ai conçu une carte permettant de multiples entrées-sorties avec des protocoles différents (USB, Ethernet, Video - VGA,... ), une alimentation basée sur des convertisseurs de tension afin d alimenter la carte militaire et de nombreux circuits de tests permettant de vérifier rapidement le bon fonctionnement électrique de chaque ligne. De plus, je suis devenu durant neuf semaines le technicien du centre en effectuant les divers travaux dont les ingénieurs avaient besoin. J ai aussi pu me plonger dans les schémas de la carte militaire afin de coder un composant CPLD 5 servant à la gestion des alimentations. 2.3.2 Un projet sur la communication entre serveur La deuxième mission qui m a été proposée fût un ensemble permettant de multiples communications entre différents serveurs. Sur ce projet, j ai pu effectuer des calculs simples afin de valider une petite partie du design, mais ma principale tâche fut l élaboration de l ensemble de test. Cette fois-ci, le budget test étant moins important, j ai effectué les schémas de cablâge, mais j ai aussi câblé ces cartes en commandant les composants et en les soudant sur des cartes de prototypages. 5 Complex Programmable Logic Device, un type de circuit complexe programmable. 13 VAIARELLO Yannick

Le TES REFERENCE DESIGN : ATTM Mes projets 2.3.3 Le TES REFERENCE DESIGN : ATTM Ce projet a pour client TES elle-même. Il est donc un produit TES qui peut être implanté dans d autres projets afin d être vendus. Cette carte est munie d un processeur ATMEL qui permet une interface avec un LINUX Embarqué. Elle peut donc servir de coeur pour de multiples applications. De plus, le centre a développé la carte ATTM-EVB qui est une carte de développement pour l ATTM. Elle permet aux ingénieurs du centre d obtenir de nombreuses entrées sorties et de connecter différents modules tel que des écrans LCD ou un GPS afin de concevoir les drivers associés. Elle permet aussi de montrer les différents atouts de cette carte à des clients futurs grâce à une mallette de démonstration qui a été spécialement réalisée avec tous les accessoires dont le centre est capable d équiper l ATTM. Mon travail sur ce projet a été de modifier à de nombreuses reprises le PCB de l ATTM-EVB afin de pouvoir tester de nouveaux modules. Cette carte a l atout d être modulable grâce à de nombreux tests points et des résistances de 0 Ohms. Fig. 2.4 La carte ATTM 14 VAIARELLO Yannick

Chapitre 3 Le contenu de mes travaux 3.1 La carte militaire 3.1.1 La carte analogique d interface militaire L étude Pour mettre au point cette carte, je suis parti des spécifications de la carte de Rémi Rohart (l ingénieur en charge de la conception sur ce projet) puis nous avons établi l ensemble des exigences de la carte de test. Par la suite, nous n avons pas commencé le travail de CAO directement. Il a fallu dans un premier temps rédiger des documents permettant de clarifier chaque élément : Le premier est un document excel permettant de recenser chaque signal et de noter les tests électriques qui y seront associés. Le second est un document microsoft VISIO permettant de dessiner rapidement chaque élément présent sur la carte afin de se rendre compte de la difficulté. Le troisième permet d établir le câblage des connecteurs associés aux protocoles utilisés. Il faut savoir que la carte militaire possède de nombreuses options de communications mais elle n est pas équipée des connecteurs qui y sont associés. Son seul moyen de communication est un connecteur de type Compact PCI et des SMA 1. Ainsi, la carte analogique d inferface militaire a pour premier objectif de permettre la communication au travers des connecteurs basiques qui se trouvent actuellement sur le marché (USB,VGA,...) 1 Connecteur standard de type coaxial). 15 VAIARELLO Yannick

La carte analogique d interface militaire La carte militaire Fig. 3.1 Le document microsoft VISIO servant a déterminer les techniques de tests Ce travail terminé et sachant maintenant chaque fonctionnalité qui me sera utile grâce aux différents documents. J ai donc cherché les datasheets de chacun des composants utilisés. De plus, afin d économiser de l argent sur le projet et de me permettre de monter moi-même le PCB résultant, nous avons choisi de trouver chaque référence chez les distributeurs Farnell et Radiospares. De ces recherches résulte donc un fichier excel comprenant toutes les informations nécessaires pour acheter les composants et faire le lien entre la conception et la fabrication. La conception Possédant maintenant toutes les informations pour établir les schémas électriques. J ai commencé à me familiariser avec l outils de CAO Orcad de la société Cadence. Celui-ci ressemble dans le comportement, énormément à l outil EAGLE dont j ai pu me servir durant mon projet de quatrième année. 16 VAIARELLO Yannick

La carte analogique d interface militaire La carte militaire Le but de cette saisie de schéma est d établir une "netlist" 2 qui permettra de faire le lien entre la schématique (vision électrique) et le layout (vision physique). C est pourquoi il existe trois notions importantes sous Orcad : Le "Place net alias" qui permet de donner un nom à chaque câble de connexion. Le "Place power" qui permet de référencer une même tension dans tous le design. le "Place off-page connector" qui permet de faire le lien dans la netlist entre deux signaux portant le même nom mais ne se trouvant pas sur la même page de dessin. Ainsi, connaissant ce nouvel environnement, j ai commencé par créer une librairie comprenant chaque composant utilisé. Puis j ai suivi les documents que j avais effectué précédemment pour établir les différents branchements. J ai pris la précaution de mettre des résistances de 0 Ohms sur chaque signal afin de pouvoir modifier ou corriger les tests de la carte militaire. Le schéma terminé et le DRC 3 s établissant sans erreur, nous pouvons enfin créer la netlist qui servira pour le layout de la carte. Fig. 3.2 Le schéma de câblage de différents connecteurs 2 Liste permettant de tracer l évolution de chaque signal. 3 Design Root Check. 17 VAIARELLO Yannick

La carte analogique d interface militaire La carte militaire Fig. 3.3 Le schéma électrique de l alimentation de la carte militaire Le suivie de routage Ne possédant pas les licences nécessaires pour le routage de carte électronique, nous avons établi un partenariat avec la société RLC technologie. Mon travail a donc été de leur fournir tous les documents nécessaires pour qu ils puissent établir les empreintes physiques des composants et faire le routage. Ainsi en plus des datasheets et autres documents standards, j ai rédigé un document de contrainte leur expliquant le résultat que nous attendions comme par exemple : Le pré-placements des différents composants. Le nombre de couches de routage ( au nombre de quatre sur ce projet. L emplacement des signaux sur les différentes couches de la carte. Adaptation d impédance de certaines pistes laissant passer des signaux tel que l Ethernet. 18 VAIARELLO Yannick

La carte analogique d interface militaire La carte militaire Fig. 3.4 Tableau contenu dans le document de contrainte expliquant le routage des différentes couches du PCB Par la suite, je suivais le travail effectué chez RLC technologie a distance. C est à dire qu avec l aide de R.Rohart, je répondais aux différents mails d informations dont ils avaient besoin et vérifier les différents fichiers de layout qu ils nous envoyaient au fil des jours. Je m assurais qu il n y avait pas d erreurs et que les exigences stipulées dans le document de contraintes soit bien exécutées. Fig. 3.5 Vue finale du document de travail de routage avant la fabrication 19 VAIARELLO Yannick

La gestion de l alimentation La carte militaire Fig. 3.6 Vue d une couche interne du PCB A l issue de cette étape, nous avons lancé la fabrication du PCB correspondant à la carte analogique d interface militaire. A la fin de mon stage, cette phase n était toujours pas terminée. Ce qui m a empêché de voir le résultat du travail de fond de mon stage et de finir la carte en effectuant la soudure des composants. 3.1.2 La gestion de l alimentation Compréhension du design Le but de ce mini-projet était de programmer un composant permettant le management de l alimentation. En effet, il permet à l aide de comparateurs d établir des tensions de références et de sortir deux sorte de niveaux logique : le zéro logique ( 0 ) et le haute impédance ( Z ). Le premier travail a été de reprendre tout le design de la carte militaire afin de trouver tous les composants, dont les niveaux d alimentations et l ordre d allumage, sont primordiaux (mémoire PROM et DDR2, FPGA 4,...). Une fois localisé, il faut relire toutes les datasheets associées afin de trouver des informations concernant l alimentation. Notamment, on peut y découvrir le niveau de tension bas à partir duquel le composant va commencer à fonctionner, le niveau de tension haut qui devient dangereux pour le composant et l ordre d allumage des différentes alimentations quand le composant a besoin de références différentes. 4 Field Programmable Gate Array. 20 VAIARELLO Yannick

La gestion de l alimentation La carte militaire Ce premier travail est donc un long travail de recherche qui donne lieu à un document excel qui permettra par la suite de faire les choix nécessaires. Par la suite, j ai du me pencher plus activement dans le fonctionnement du schéma électrique permettant d établir une tension à partir d un signal "enable" provenant du "power manager". La figure 3.7 montre un modèle de design qui a été répeté sur toutes les alimentations et dont nous allons expliquer le fonctionnement. Fig. 3.7 Schéma d autorisation de la propagation des alimentations Nous savons que le "power manager" n est capable de fournir en sortie qu un 0 logique ou un Z. Ce signal est envoyé sur le fil nommé Enable- 3V3 (car notre exemple permet de fournir une tension de 3,3Volts). Dans la suite, nous allons essayer les deux possibilités de sorties afin de regarder le comportement du système. Si le signal Z se propage sur le Enable-3V3 : Le NPN nommé Q9 est passant car la résistance de pull-up R342 permet de ramener un potentiel de 3,3 V sur la base du transistor. Le potentiel de sortie est donc a "DGND" 5. La grille du NMOS Q5 est donc a DGND : le transistor est bloqué. La grille du PMOS Q17 est en circuit ouvert : le transistor est bloqué. Le 3,3V ne peut donc pas se propager de la gauche vers la droite. Le chemin de protection bloque ce passage. 5 Digital Ground. 21 VAIARELLO Yannick

La gestion de l alimentation La carte militaire Si le signal 0 se propage sur le Enable-3V3 et que la partie en rouge n est pas prise en compte : Le NPN Q9 est bloqué. Le potentiel de sortie est donc a 3,3V à cause de la résistance de pull-up R345. La grille du NMOS Q5 est donc a 3,3V : le transistor est passant. La grille du PMOS Q17 est à "DGND" : le transistor est passant. Le 3,3V se propage de la gauche vers la droite. Le chemin de protection autorise ce passage. Si le signal 0 se propage sur le Enable-3V3 et que le design complet est étudié : L explication précédente reste vraie mais nous allons aussi pouvoir protéger notre circuit en courant. C est à dire que si le courant provenant de l alimentation et plus exactement des capacités de réserves se trouve supérieur à 6A, on coupe le passage de l alimentation afin de ne pas dégrader le PMOS Q17. En effet, si le courant I est nul, on a alors au point A une chute de tension à 11,999V. Le Vbe du PNP Q2 reste supérieur au seuil de -0,6V (11,999-12 = -0,1V) est donc le transistor est bloqué. Mais si le courant augmente, la différence de potentiel aux bornes de R369 augmente. Ainsi, une fois le courant arrivé à 6A, il ne reste plus que 11,39V au point A et le PNP devient passant (Vbe = 11,39-12 = -0,610V). Une tension de 3,3V peut alors se propager sur la grille du PMOS Q17 qui le rend bloqué. A l aide de ce petit mécanisme, nous avons réussi à établir un régulateur de courant qui protège notre système au delà de 6A. Et finalement, le 3,3V peut se propager de la gauche vers la droite avec un courant maximum de 6A. Développement du driver Une fois le principe de fonctionnement compris, je me suis servi du logiciel PAC-DESIGNER 4.99 mis en ligne gratuitement sur le site de LATTICE. Ce logiciel permet de programmer les différents CPLD que l entreprise possède. Dans un premier temps, il a fallu faire des choix quand à la façon de programmer ce composant. Le coeur de notre système étant le FPGA, nous avons décidé avec R.Rohart de le protéger au maximum est donc le séquencement d allumage est le suivant : Allumage des tensions de fonctionnement du FPGA. Allumage des tensions de référence pour les entrées/sorties. 22 VAIARELLO Yannick

La gestion de l alimentation La carte militaire Allumage des autres tensions du système. Une fois la séquence terminée, on ne cesse de vérifier chaque alimentation du FPGA afin de prévenir un problème de sur ou sous tension. Pour réaliser cela, nous commençons par nommer les différentes entrées/- sorties du composant afin d obtenir sur chaque pin un signal permettant la communication avec l extérieur. Il existe deux ports différents : Le port de sortie qui permet d affecter le Z ou le 0 sur les différents signaux appelé Enable-XVX. Le port d entrée qui récupère les tensions d alimentation. Ces tensions sont testées à l aide de comparateurs afin de créer des signaux logiques propres au composant. Dans notre cas nous avons choisi de créer deux signaux par alimentation. La première permet de référencer le niveau bas de l alimentation et le second le niveau haut de l alimentation. Grâce au travail précédent sur les différentes datasheets des composants fragiles, on peut trouver assez facilement les comparaisons qui serviront dans le code source. Fig. 3.8 Interface graphique permettant d obtenir des variables "informatique" à partir de comparaisons de tensions Ce code est représenté sous forme d états successifs. C est à dire qu il faut finir le premier pas pour accéder au second et ainsi de suite. Ce mode de fonctionnement a été un atout quant à la façon dont nous voulions programmer le déroulement. Nous envoyons donc tous les signaux de sortie dans un état de haute impédance Z afin de nous laisser le temps de vérifier qu il 23 VAIARELLO Yannick

La gestion de l alimentation La carte militaire n existe pas de surtension sur nos lignes d alimentations. Puis nous envoyons le premier Enable-XVX à 0 et nous vérifions que la tension de sortie est bien supérieure à la tension minimum demandée par les composants. Après cette étape, nous effectuons la même chose pour la seconde tension d alimentation et ainsi de suite jusqu à la fin de la séquence d allumage. Puis nous restons dans un étant d attente. Si nous obtenons une interruption à cause d une tension qui deviendrai trop forte ou trop faible, nous éteignons toutes les alimentations et redémarrons la séquence de mise en fonctionnement. Fig. 3.9 Code source de notre gestion des alimentations Fig. 3.10 Simulation du code source. le niveau logique 1 représente un niveaux électrique Z 24 VAIARELLO Yannick

La carte de communications multiples 3.2 La carte de communications multiples 3.2.1 Calcul et Test de validation d un design Le design DryLoop/TTL. Mon travail consistait à valider le design DryLoop/TTL. En fait, à partir d un schéma existant, il fallait que je trouve la valeur de la résistance R6 afin d obtenir une sortie TTL 6 avec une entrée pouvant être TTL ou DryLoop 7. Par la suite, il fallait que je valide mon calcul et le schéma proposé en effectuant celui-ci sur une plaque de test et en prenant les mesures nécessaires. Fig. 3.11 Le design DryLoop/TTL La problématique que je me suis posé pour établir le calcul est la suivante : Je veux que la tension emetteur-base du transistor bipolaire soit égale à 0,6V lorsque la tension d entrée est de minimum 2,2V (valeur minimal du 1 logique en TTL). Ainsi, si l on pose V la tension aux bornes des résistances R1 et R6 en série, on obtient le calcul suivant : donc V = 12 = V eb + V = 2, 2 V = 12 2, 2 0, 6 = 9, 2V x + 10k (12 2, 2) x + 10k + 1, 1k Cequi implique : x = 6, 8kOhms 6 niveau logique bas entre 0 et 0,8V - niveau logique haut entre 2,2 et 5V 7 entrée en boucle ouverte ou mise à la masse. 25 VAIARELLO Yannick

Calcul et Test de validation d un design La carte de communications multiples On trouve donc une valeur de 6,8 kohms pour R6 afin d obtenir le fonctionnement voulu. Ce résultat doit alors être vérifié à l aide d une plaque de test que l on peut voir sur la figure 3.12. On retrouve dans le tableau si dessous les différentes validations du circuit à l aide de mesures à l oscilloscope : Fig. 3.12 carte de validation pour le design DryLoop/TTL Entrée Ouverte Mise à la masse TTL (triangle entre 0 et 5V) Passage du niveau bas au niveau haut à 2,34V Sortie 3,3V 0V Temps de retard entrée-sortie 3,5 micro seconde Plateau haut de 1 micro seconde pour une fréquence de 100 khz C est résultat permettent donc de valider ce design car : il possède bien le comportement voulu. il n a pas un grand temps de retard entre l entrée et la sortie. il tient suffisamment haut en fréquence pour l application désirée. 26 VAIARELLO Yannick

Calcul et Test de validation d un design La carte de communications multiples Le design adaptation de tension. Le but de ce design est de transformer une entrée variant entre 28V et -28V en une entrée variant entre 0V et 5V. De la même façon que précedemment, la figure 3.13 montre le design qui m a été proposé afin que je trouve la valeur de R1 permettant ce changement. Fig. 3.13 Le design d adaptation de tension Ainsi, si l on pose Ve la tension d entrée, Vs la tension de sortie et Vcc la tension d alimentation, on obtient le calcul suivant : V e V s = R1 i1 V cc V s = R i3 V s = R i2 Or i2 = i1 + i3 V s donc R = V e V s + V cc V s R1 R R V e + R1 V cc on obtientdonc V s = 2 R1 + R Si on considère alors que Vs = 0V et Ve = -28V : Alors R1 = 56kOhms De plus, on peut vérifier le calcul en prenant R = 56 kohms et Ve = 28V. On obtient alors Vs = 4,59V. L adaptation de tension est donc validé pour la valeur de R1 ci-dessus. On obtient bien un changement de tension de +/- 28V à 0-5V. 27 VAIARELLO Yannick

Les différentes cartes de tests La carte de communications multiples 3.2.2 Les différentes cartes de tests Pour ce projet, les cartes de tests que j ai dû réaliser ne valident que des fonctions simples électriques. Ainsi j ai conçu sur de simples cartes prépercées les différentes fonctions voulues. Avant de commencer, à proprement dit, ce travail, j ai préféré établir les schémas de câblage sous Orcad afin de me faciliter le travail au moment de souder les composants. Fig. 3.14 Exemple de schéma effectué avant câblage Cartes pour tests simulant les entrées Ces cartes permettent de simuler une impulsion électrique qui provient habituellement d un FPGA. La première carte est spécifique au test de la fonction DryLoop/TTL vue précédemment. Quant à la seconde, elle permet d établir des tests sur : Une liaison dont la résistivité peut être nulle ou de haute impédance. Une liaison électrique d un protocole RS232. Un changement de tension de référence selon l entrée sélectionnée. 28 VAIARELLO Yannick

Les différentes cartes de tests La carte de communications multiples Fig. 3.15 Carte de test remplaçant les entrées Fig. 3.16 Carte de test : DryLoop/TTL Cartes pour tests simulant les sorties Ces cartes, quant à elles, permettent d avoir une visualisation directe d un fonctionnement. L ordre est envoyé par la carte du projet de communications multiples et il permet d allumer des leds permettant de vérifier rapidement l état des fonctions. 29 VAIARELLO Yannick

Le TES REFERENCE DESIGN : ATTM Fig. 3.17 Carte de visualisation des sorties 3.3 Le TES REFERENCE DESIGN : ATTM Comme il a été dit dans la seconde partie, ATTM est une carte développée par le centre de design TES-Sophia Antipolis. Elle a pour but d être implantée dans de futurs projets afin de simplifier les études de projets. Pour ce faire, le centre travail sur l adaptation de cette carte a un maximum d applications. L ATTM a alors besoin d être équipé de sa carte de développement ATTM- EVB qui lui permet de jouir de toutes ses fonctionnalités à l aide notamment de différentes entrées sorties. Mon travail a été d effectuer de petits changements sur la carte ATTM- EVB pour permettre aux ingénieurs en software d établir de nouveaux drivers pour différents modules. 3.3.1 Le montage des différents LCD Retouche sur l ATTM-EVB L ATTM-EVB possède un emplacement spécifique pour un LCD basique. Celui-ci doit permettre de développer le maximum d applications qui restent standard pour tous les modules LCD. Recevant le module au début de mon stage, j ai du mettre une résistance de protection sur le backlight 8 et installer celui-ci ainsi que l écran sur la carte de développement. 8 lumière se trouvant derrière l écran LCD au moyen d une diode électroluminescente 30 VAIARELLO Yannick

Le montage des différents LCD Le TES REFERENCE DESIGN : ATTM Fig. 3.18 l ATTM-EVB équipé de l écran LCD Carte d outillage pour le développement d un LCD De la même façon, le centre veut essayer un écran qui devrait prendre place dans le développement d un téléphone portable équipé de l ATTM. Pour cela, j ai réalisé une plaque d essai isolante sur laquelle j ai collais l écran et différents connecteurs permettant la connexion avec l ATTM-EVB. N étant pas équipé pour souder des pins distantes de 0,5 mm, j ai réalisé un document permettant aux ouvriers de TES-Langon d effectuer les derniers branchements. Fig. 3.19 Outillage LCD pour téléphone portable 31 VAIARELLO Yannick

Clavier numérique et rotary d outillage Le TES REFERENCE DESIGN : ATTM 3.3.2 Clavier numérique et rotary d outillage De la même façon, le centre veut développer des drivers pour les claviers numériques standards et pour des fonctions rotary 9. J ai donc assemblé, sur une plaque pré-percée, deux modules comprenant ces deux outils. Le but étant de sortir sur un connecteur standard (HE10) de l ATTM-EVB ces deux modules pour un développement software simplifié. Fig. 3.20 Les modules Clavier/Rotary Fig. 3.21 Branchement sous le module 9 roue codeuse permettant de connaître le sens de rotation et le nombre de tours effectués 32 VAIARELLO Yannick

Le câblage d un module accéléromètre Le TES REFERENCE DESIGN : ATTM 3.3.3 Le câblage d un module accéléromètre Afin de commencer la gestion du module accéléromètre en Inde, j ai également repris la datasheet de ce dernier afin d adapter le câblage sur l ATTM- EVB. Ce travail a été un travail de recherche, avant tout, afin de trouver l emplacement idéal pour placer le module accéléromètre. A la fin de mes travaux, le module et le câble sont partis sur le site de TES-Bangalore pour commencer le développement. Fig. 3.22 Le module accéléromètre Fig. 3.23 Le branchement du module 3.3.4 La gestion de la pile de sauvegarde Compréhension de la problématique Ce projet est survenu à la suite d un problème trouvé sur l ATTM-EVB. Il existe sur cette carte une pile qui permet lors de l arrêt de l alimentation de 33 VAIARELLO Yannick

La gestion de la pile de sauvegardele TES REFERENCE DESIGN : ATTM laisser allumé la fonction RTC 10 afin de conserver l heure et la date courante. Au début de mon stage, j ai installé sur toutes les cartes cette pile. Mais au bout de deux semaines, chaque pile était complètement vide. Le problème qui m a été posé est le suivant : Trouver la raison pour laquelle la décharge de la pile a été si prématurée et si possible apporter une solution pour améliorer le système. J ai donc commencé par regarder la page de schéma concernant ce design pour voir s il existait une anomalie visible à l oeil directement. Ne trouvant pas le problème, j ai repris les datasheets des composants concernés. En me penchant sur celle du LDO 11, je me suis aperçu que sa consommation propre étant 60 fois supérieure au courant qu il devait fournir au microprocesseur (soit une consommation de 60 micro-ampère). De plus, en reprenant la référence de la pile, j ai pu trouver dans sa datasheet qu elle possèdait une capacité de 25 mah. Il suffit donc de faire le calcul simple suivant pour se rendre compte de l autonomie de notre design : 25 10 3 = 416, 6heures = 18jours 60 10 6 Le problème étant clarifié, il ne restait plus qu a trouver une solution pour améliorer le système. La solution apportée Nous avons ainsi changé le LDO se trouvant sur l ATTM-EVB par un même module consommant seulement un micro-ampère et rajouté une diode bloquant la sortie de la pile quand la carte est allumée. Ce travail de restructuration de la carte ne nous a pas demandé un gros travail sur la carte car l on peut facilement changer un composant dans le cas ou le packaging est le même. Avec une pile possédant toujours une capacité de 25 mah, nous sommes capables dorénavant de tenir une année entière lorsque la carte est éteinte. En sachant que maintenant, la pile ne se décharge plus quand la carte est en fonctionnement. 10 Real Time Clock 11 Low DropOut (régulateur de tension) 34 VAIARELLO Yannick

Réunion et Formation 3.4 Réunion et Formation 3.4.1 Les réunions auxquels j ai participé Aux fls des semaines, j ai eu la chance d être invité à trois grandes réunions avec des fournisseurs de TES Electronic Solution. La première, avec la société VARTA, avait pour objectif de trouver une batterie pour le téléphone portable développé à TES-Sophia. La solution devait bien sûr être la meilleure et au prix le plus bas. Il a été proposé deux grandes familles de batteries avec des fonctionnalités différentes. De plus, cette réunion entièrement en anglais, m a permis d avoir un premier contact fournisseur-client dans le domaine de l électronique. La seconde, avec la société Red Tree Solutions, avait pour but de nous exposer les différents produits qu elle représente. En effet, celle-ci est seulement un revendeur de produit électronique et possède de nombreux contrat d exclusivité avec des sociétés fournissant des produits phares. Finalement, la dernière réunion avec National Semiconducteur, devait nous exposer les différents produits que ce leader de l électronique analogique proposait. Il nous a ainsi expliqué le marché principal de sa marque (Power Management, Data Conversion,...) et montrait ses produits en tête de liste sur le marché. 3.4.2 La formation d habilitation électrique En plus de mon travail technique, il m a été permis durant mon stage de participer à une formation de deux jours dispensé par la société APAVE : L habilitation électrique EL B008 et ELB 009. Cette formation m a permis de revoir certaines notions d électrotechnique et de sécurité avec l électricité vue en deuxième année avec Mr VIANI. Mais elle nous a aussi fournie une vision différente de l électricité qui m a encore plus ouvert les yeux sur tous les dangers qui rodent autour de la manipulation de celle-ci. A la fin de ces deux jours, j ai reçu une habilitation BR qui me permet d approcher une armoire électrique, exécuter des opérations électriques et veiller à la sécurité des opérateurs. 35 VAIARELLO Yannick

Conclusion Grâce à ce stage chez TES Electronic Solutions, je me suis découvert un réel intérêt pour le design de carte analogique. Cela me rassure quand au choix d option que j ai pu faire en quatrième année car l option CCS (Conception Circuit Système) est certainement celle qui se rapproche le plus de ce domaine. Durant ces neufs semaines au sein de l entreprise, j ai eu l occasion de mettre à disposition mes connaissances et mon envie de travailler mais la chose principale à retenir, est la connaissance que j ai pu recevoir. De la manipulation d un logiciel en passant par des manières de communications diverses, ce stage m a fait découvrir un monde que j espère côtoyer prochainement. Cette première vision du monde électronique m a donné un sens à l image que l on donne souvent d un ingénieur : Etre ingénieur, c est être capable de s adapter facilement à son nouvel environnement de travail. 36 VAIARELLO Yannick

Annexe A Bill of materials (BOM) de la carte d interface analogique militaire 37 VAIARELLO Yannick

Annexe B Design de la carte d interface analogique militaire 39 VAIARELLO Yannick

Annexe C Document de contrainte pour le routage de la carte d interface analogique militaire 47 VAIARELLO Yannick

Annexe D Design de la carte de communications multiples 61 VAIARELLO Yannick

Annexe E Document de fabrication de l outillage LCD 68 VAIARELLO Yannick

Annexe F Document de correction sur la gestion de la pile de la carte ATTM-EVB 72 VAIARELLO Yannick

Yannick VAIARELLO Rapport de Stage Technicien Du 16 Juin au 22 Août 2008 Polytech Nice Sophia Antipolis c/o ESINSA 1645 route des lucioles Parc de Sophia Antipolis 06410 BIOT Développement d'une carte d'interface analogique militaire Résumé : J ai effectué mon stage technicien chez TES Electronic Solutions à Sophia Antipolis. Mon principal travail a été la création d une carte d interface analogique portant sur un projet militaire. A coté de cela, j ai également réalisé des cartes de test portant sur un autre projet et des modifications sur une carte de développement propre au centre TES- Sophia. Grâce à ce stage, j ai découvert le monde de l électronique et cela m a rassuré quant au choix de mon option qui, je le pense, est la meilleure pour intégrer le monde de l électronique analogique. Mots clés : carte électronique militaire modification - test Abstract : I have done my technician intership at TES in Sophia Antipolis. My main work was the design of an analog interface board on a military project. Moreover, I also made test boards on another project and made reworks on a development board realized on the TES-Sophia Design Center. With this intership, I discovered the world of electronics and reassure myself about the choice of my option. In my opinion, it is the best one to integrate the world of analog electronic. Keywords: electronic board development board military - test Remi Rohart TES Electronic Solutions Immeuble GAIA - Bât E 2600 Route des Crêtes BP 53 06901 Sophia Antipolis Cedex