Micro-électronique (GIF-4201/GEL-7016)

Micro-électronique (GIF-4201/GEL-7016) page 1 de 22 Professeur: Benoit Gosselin courriel: benoit.gosselin@gel.ulaval.ca bureau: Pouliot 2114 page web du cours: http://gif4201.gel.ulaval.ca Département de génie électrique et informatique Université Laval Hiver 2011 Conception du cours: Sébastien Roy et Benoit Gosselin

13 Évolution et tendances en VLSI page 2 de 22

13.1. La loi de Moore La loi de Moore: 40 ans d évolution exponentielle page 3 de 22 Dans ses prédictions en 1964, Gordon Moore prévoyait: Une croissance exponentielle de la densité des puces; Une diminution exponentielle des coûts de fabrication; Une augmentation exponentielle des fréquences de fonctionnement. Cette croissance devait permettre des merveilles: l ordinateur domestique, contrôles automatisés pour l automobile, systèmes de communication personnel

Où en sommes-nous? Ne pas sous-estimer la puissance d une loi exponentielle. page 4 de 22 Plus de puces CMOS fabriquées que tout autre objet dans l histoire. En 2004: il y a eu plus de transistors produits, et à un moindre coût, que de grains de riz Coût d un bit de mémoire vive dynamique (DRAM) en 2004: 1 nanodollar. source: rapport annuel 2005 de la Semiconductor Industry Association (SIA)

page 5 de 22 En 1977, un vol commercial entre Paris et New York coûtait 900 USD et durait 7 heures. Si la loi de Moore s était appliquée à l aéronautique, ce vol coûterait aujourd hui 1 sou et durerait moins d une seconde. source: rapport annuel 2005 de la SIA

La loi de Moore est-elle toujours valable? Aucune loi exponentielle ne peut durer toute l éternité, mais on peut retarder l éternité Gordon Moore Le consensus dans la communauté scientifique: la loi de Moore se butera à des limites fondamentales dans environ 13 ans (2020) le mur de Moore. On espère d ici là avoir développé des technologies alternatives radicalement différentes qui permettront de prendre le relais. page 6 de 22 On estime justement qu il faut environ 15 ans pour passer de curiosité académique à technologie utilisable en pratique. Entretemps, il est de de plus en plus coûteux de suivre la loi de Moore en termes: du coût de la recherche nécessaire pour surmonter les divers défis qui surviennent; du coût des outils de fabrication et des fonderies.

page 7 de 22 13.2. Le submicronique profond Historiquement: CMOS était la technologie dominante, entre autres parce qu elle se met bien à l échelle (diminution de dimensions + diminution de la tension d alimentation = augmentation de la rapidité). D une génération technologique à l autre (2-3 ans), on obtient 70% de la dimension minimale précédente (e.g. 180 nm à 130 nm). Une technologie était définie par la demi-longueur (λ) du plus petit canal (largeur de la grille). Les puces de mémoire vive DRAM constituaient la référence de densité. Le comportement physique était sensiblement le même d une génération à l autre. Les limites de taille provenaient du procédé lithographique et des transistors eux-mêmes.

page 8 de 22 Le submicronique profond Maintenant: On distingue des paramètres de dimension minimale de nature lithographique (demi-séparation entre traces métalliques) et au niveau transistor (demi-longueur de canal). La mémoire DRAM constitue toujours la référence pour ce qui est de la précision lithographique. Les microprocesseurs / ASICs complexes constituent la référence en termes de longueur de canal. Le ratio de réduction d une génération à l autre n est plus nécessairement 0.7. On considère de plus en plus des alternatives au CMOS et des technologies post-cmos. Les effets de second-ordre deviennent dominant. Les limites de taille proviennent non seulement des transistors mais également des condensateurs et surtout des interconnexions.

ITRS page 9 de 22 Ligne de bit typique DRAM Poly sans contact typique CPU / ASIC Metal 1 avec contact typique CPU / ASIC

ITRS International Technology Roadmap for Semiconductors (ITRS) page 10 de 22 Année 2003 2004 2005 2006 2007 2008 2009 DRAM 100 90 80 70 65 57 50 microproc./asic M1 120 107 95 85 75 67 60 microproc./asic Poly Si 107 90 80 70 65 57 50 microproc. L D 65 53 45 40 35 32 28 microproc. L eff 45 37 32 28 25 22 20 Demi-séparations et longueurs de canal minimales (λ) en nm.

ITRS page 11 de 22 Année 2010 2012 2013 2015 2016 2018 DRAM 45 35 32 25 22 18 microproc./asic M1 54 42 38 30 27 21 microproc./asic Poly Si 45 35 32 25 22 18 microproc. L D 25 20 18 14 13 10 microproc. L eff 18 14 13 10 9 7 Demi-séparations et longueurs de canal minimales (λ) en nm.

page 12 de 22 Défis du submicronique profond Courant de fuite consommation exagérée, nécessite des techniques de fabrication spéciales (e.g. SOI Silicon on Insulator). Rendement réduit, coût de fabrication et des fonderies extrêmement élevé Bris du diélectrique (grille) Effet de tunnel quantique au travers de la grille, de la source au drain. Effets de second ordre (effet de corps, modulation de longueur du canal, etc.) prennent des proportions problématiques. Traces et interconnexions de tailles réduites constantes RC plus grandes délais plus grands courant maximal plus petit, vulnérabilité à l électromigration. Intégrité du signal, vulnérabilité au bruit. Vulnérabilité aux évènement singuliers. Effort de conception (fossé du design).

13.3. Technologies alternatives et post-cmos transistors à effet de tunnel quantique transistors à base de nanotubes de carbone transistor photonique (?) spintronique page 13 de 22 circuits intégrés organiques

Transistor à effet de tunnel quantique page 14 de 22 Les contacts et grilles diverses permettent d ajuster les tensions des deux puits quantiques. Les bonnes conditions permettent l établissement d un tunnel quantique entre le puit supérieur et le puit inférieur, au travers d une barrière normalement infranchissable (AlGaAs). Les puits quantiques sont composés de GaAs, épaisseur de 150 angstroms (15nm).

Avantage: vélocité supérieure des électrons. Structure exploitant le comportement ondulatoire des électrons pas de collisions avec les atomes dopants. Permet jusqu à 10 12 commutations par seconde. page 15 de 22

Spintronique Spintronique: Science ayant pour objectif la création d une nouvelle classe de dispositifs électroniques basé sur le spin de l électron comme degré de liberté porteur d information en plus de ou au lieu de la charge. [Je vous mets au défi de] construire des ordinateurs ayant des fils d une largeur ne dépassant pas 100 atomes, un microscope capable de montrer les atomes individuels, des machines capables de manipuler les atomes 1 par 1, et des circuits fonctionnant à partir de niveaux énergétiques quantiques ou l interactions de spins quantisés. Richard Feynmann There s Plenty of Room at the Bottom 1959 Annual Meeting of the American Physical Society page 16 de 22 potentiellement beaucoup plus rapide mène vers des dispositifs opto-électroniques à très haute performance Mémoire très rapide, très haute densité et logique à très basse puissance Spin-FET, Spin-LED Informatique quantique dans semiconducteurs conventionnels à température ambiante

13.4. R. Buckminster Fuller: inventeur, philosophe et architecte humaniste. page 17 de 22 Prône une révolution du design faire plus avec moins afin de permettre à l humanité de survivre Crée la synergétique mène à l invention du dôme géodésique. Structure la plus économique en matériaux, hautement écologique, impossible à analyser par les méthodes de statique conventionnelles. Couvrent plus de surface sur la terre que le travail de n importe quel autre architecte.

Géométrie géodésique J ai découvert les coordonnées naturelles de l univers. R. Buckminster Fuller page 18 de 22 Le radiolaire (zooplancton) a un squelette extêmement solide de forme géodésique. Article publié en 1985 démontre que la molécule exceptionnellement stable C 60 est une sphère géodésique. Les auteurs (Harry Krotto et Richard Smalley) baptisent leur découverte buckminsterfullerene.

Nanotubes Si le C 60 est formé d hexagones et de pentagones imbriqués, le graphite (l une des deux formes crystallines du carbone, avec le diamant) est formé de feuilles planes d hexagones. Une feuille de graphite enroulée sur elle-même forme un nanotube. page 19 de 22

Nanotubes Les nanotubes sont des structures extrêmement flexibles électriquement. Le diamètre du tube détermine le band gap (énergie nécessaire pour passer de la bande de valence à la bande de conduction) des électrons. On peut ainsi réaliser un band gap entre 0 (nanotube métallique) et 1eV (nanotube semiconducteur, équivalent au silicium). Transistor à effet de champ à base de nanotube de carbone (IBM) CNTFET page 20 de 22

Nanotubes Propriétés des nanotubes attrayantes pour les transistors ET les interconnexions. Un nanotube est un système à 1 dimension: les électrons ne peuvent qu avancer ou reculer et il y a très peu de collisions. Nanotube métallique résistance beaucoup plus faible qu interconnexions métalliques. Conduction ballistique dans nanotubes métallique et semiconducteur. FETs de type n et de type p possibles circuits de types CMOS. page 21 de 22 Si la grille est suffisamment mince, on obtient un transistor ambipolaire courant à base d électrons si la grille est positive, à base de trous si la grille est négative. Dans des conditions appropriées, des électrons et des trous peuvent entrer simultanément aux bouts opposés du tube. Lorsqu ils se rencontrent, il y a émission de lumière et de chaleur transistor émetteur de lumière. En variant la tension de grille on peut contrôler la position du point d émission de lumière sur le tube.

Nanotubes Le diamètre du nanotube détermine la longueur d onde de la lumière émise. Situation inverse: le transistor génère un courant lorsqu il est exposé à la lumière. Avantages: circuits plus rapides, consomment moins, interconnexions plus petites et plus rapides. page 22 de 22 Possibilités intrigantes pour circuits optoélectroniques.