Départem ent A rchitec ture, Conc eption et Logi ci els Em barqués Laboratoi re Calc ul Em barqué Stage n 2 du LCE Sujet : réalisation matérielle optimisée de recherche de similarité pour l embarqué Le Laboratoire Calcul Embarqué du CEA LIST développe des solutions optimisées pour les systèmes embarqués. Un domaine particulier d intérêt se trouve dans les systèmes de vision. L objectif de ces imageurs intelligents n est pas de fournir une image la plus fidèle possible, mais des informations de plus haut niveau sur les constituants de l image. Ces constituants de l image, ou descripteurs, sont utilisés dans des systèmes de reconnaissance de formes, de suivi d objets avec des applications en robotique, sécurité, automobile, domotique, médecine. Plusieurs domaines d applications nécessitent d avoir une information de similarité entre une image observée et un ensemble d autres images, soit venant d autres capteurs, soit déjà en mémoire. Les informations de similarité servent alors soit à identifier l objet ou à déterminer sa classe (par exemple, personne, voiture, etc ) ou à reconnaitre des scènes où un même personnage est présent. Cependant, les méthodes classiques sont fortement calculatoires et développées sur des machines de calcul avec d importantes ressources matérielles. Elles permettent donc de répondre efficacement aux besoins applicatifs mais ne sont pas typiquement développées avec la prise en compte des problématiques de l électronique embarquée. Dans ces systèmes, on cherche à avoir des traitements les plus économiques possible en énergie et en volume, en transposant par exemple le parallélisme propre à l application dans une architecture composé de multiples unités de calcul très simples et à ressource mémoire réduite. Le sujet de ce stage concerne une exploration conjointe des domaines algorithmiques, de l architecture et de l impact applicatif pour définir une solution embarqué efficace pour réaliser ces tâches d analyse de similarité d images. La première phase consistera à définir quelles approches algorithmiques sont les plus adaptées au type d architecture matérielle composée d une multitude d unités de calcul simples. L aspect codage du descripteur sera aussi pris en compte afin d obtenir des descriptions les plus compactes possibles afin de minimiser les tailles des bases de données embarquées servant à la comparaison. La seconde phase consistera à proposer une architecture matérielle embarquée exécutant efficacement le ou les algorithmes choisis. L architecture matérielle sera raffinée en fonction de ou des approches retenues, tout en tenant compte des contraintes de performances (consommation, surface de silicium utilisée, coût des interconnexions, coût système, ). Le stage, d une durée minimale de 6 mois, sera effectué au sein du Laboratoire Calcul Embarqué du CEA Saclay et concerne des étudiants ayant déjà une connaissance des techniques de traitement d image et possiblement d architecture, et suivant une 3ème année d école d ingénieur ou de Master recherche Niveau demandé : Master professionnel, diplôme ingénieur (BAC+5)(3 ème année) Compétences : traitement du signal et de l image, VHDL/Verilog, architecture des processeurs, conception numérique, langage C Pièces à fournir : CV + lettre de motivation + classement sur les 3 dernières années avec l effectif des promotions Nom : Marc DURANTON Téléphone : 01.69.08.29.10 Email : marc.duranton@cea.fr e t aux Ene rgie s Alte rnative s
Direction de la Recherche Technologique Département Architecture, Conception et Logiciels Embarqués Laboratoire Calcul Embarqué Stage n 10 du LCE Sujet : Evaluation d une architecture massivement parallèle très haute performance et développement d un noyau système léger spécifique à ce processeur. Le Commissariat à l Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l innovation dans le domaine des systèmes embarqués. L accroissement en fréquence des processeurs ainsi que l exploitation du parallélisme d instructions atteignant leurs limites, les architectures multiprocesseurs se sont largement répandues. Ces architectures prolifèrent également dans les systèmes embarqués (téléphonie, automobile, ), où les contraintes en consommation et la demande croissante des applications en performances justifie fortement le recours au parallélisme. Cependant, l augmentation du nombre de cœurs de calcul complexifie la programmation et l exploitation de ces architectures multiprocesseurs. Dans ce contexte, la société Tilera commercialise depuis peu un multiprocesseur, comportant 64 cœurs de calcul, «Tile64». Dédiée initialement aux systèmes généralistes, cette architecture constitue également une alternative crédibles pour les systèmes embarqués de demain. Le but de ce stage est dans un premier temps d évaluer les performances de l architecture Tile64 à l aide de noyau de calculs définis dans le Laboratoire Calcul Embarqué (LCE) pour être représentatifs des besoins des applications embarquées. Cette tâche consistera dans le portage de ces noyaux de calcul en utilisant les outils de développement standards de Tilera. Une fois ce premier portage terminé en fonction des résultats, des optimisations de ces noyaux pourront être envisagées afin de d augmenter les performances. Dans un deuxième temps, le but du stage sera de définir et développer un noyau système léger spécifique au Tile64, plus représentatif des noyaux systèmes de l embarqué. Ce noyau devra permettre la gestion mémoire avec des fonctions d allocation et de désallocation ciblées sur les différentes mémoires disponibles. Il devra également être capable d allouer des tâches sur les différents processeurs en fonction de l occupations de ceux-ci. La finalité de ce stage sera de comparer les performances obtenues avec et sans le noyau système développé afin de soumettre un article dans une conférence internationale. Niveau demandé : Master Recherche, Master professionnel, diplôme ingénieur (BAC+5) Compétences : architecture des microprocesseurs, multiprocesseurs, programmation C et assembleur, programmation embarquée, bon niveau d anglais Pièces à fournir : CV + lettre de motivation + classements Nom : Alexandre Guerre Téléphone : 01.69.08.56.47 Email : alexandre.guerre@cea.fr Centre Saclay 91191 Gif sur Yvette Cedex Tél. 01 69 08 65 25 - FAX 01 69 08 83 95 thierry.collette@cea.fr Commissariat à l'energie Atomique et aux Energies Alternatives
Départem ent des Tec hnol ogi es des Sys tèm es Intell igents Stage n 5 du LCE Sujet : Modélisation thermique d architectures massivement parallèles embarquées en technologie avancées Au sein du Commissariat à l Energie Atomique et aux énergies alternatives (CEA), l institut List est un acteur majeur de la recherche technologique Européenne. Situé en île de France sud (Saclay) le List a notamment pour mission de contribuer au transfert de technologies et de favoriser l innovation dans le domaine des systèmes embarqués. A la pointe de la conception d architectures MPSoC et d architectures 3D dédiées à la vision, le LCE développe des solutions de simulation d architecture permettant l exploration, le dimensionnement et le prototypage de telles architectures. Les contraintes dues aux processus technologiques actuels, et l augmentation de la densité d intégration des systèmes, imposent de s intéresser à de nouvelles problématiques que sont la gestion de la consommation et de la température influant directement sur la fiabilité des architectures modernes. L analyse, au plus tôt dans la chaine de conception, du vieillissement devient donc incontournable et représente un enjeu industriel majeur. Pour mener à bien ses activités de conception architecturale le LCE se dote d outils de simulation adaptés à la mesure de la fiabilité des systèmes numériques qu il conçoit. Le stage portera sur le couplage d un simulateur fonctionnel décrit en SystemC avec un outil de simulation thermique existant (HotSpot par exemple). Le simulateur fonctionnel devra communiquer des informations d état du système et/ou de consommation au simulateur thermique qui en retour fournira des informations de température des différents composants. Différentes méthodes de synchronisation devront être proposées et implémentées par le biais du développement de modules en C/C++ aisément intégrables à une description SystemC. Le LCE disposant de nombreux modèles architecturaux, une évaluation de la pertinence (compromis vitesse/précision) du couplage mis en place sera effectuée sur des architectures concrètes. Des modèles SystemC de capteurs thermiques devront également être réalisés pour mettre à disposition de l architecture modélisée ces informations de température. A l aide de modèles de vieillissement basés sur la consommation et la température, on pourra ainsi fournir une mesure du vieillissement du système au cours du temps et en fonction de son utilisation. Le fonctionnement du système pourra ainsi évoluer en fonction de l estimation en ligne du vieillissement. Mots clés : SystemC, modélisation thermique, vieillissement, multiprocesseur, Niveau demandé : Ingénieur, Master recherche (BAC+5) Compétences : SystemC/ C++, architecture des microprocesseur, architectures parallèle, conception numériques Pièces à fournir : CV + lettre de motivation + classements Nom : Tanguy Sassolas Téléphone : 01.69.08.55.43 Email : tanguy.sassolas@cea.fr
Départem ent des Tec hnol ogi es des Sys tèm es Intell igents Stage n 4 du LCE Sujet : Mise en œuvre d un environnement de co-émulation FPGA pour l accélération de la simulation d architectures manycores Le Commissariat à l Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l innovation dans le domaine des systèmes embarqués. Aujourd hui les applications sont de plus en plus complexes et la conception de systèmes devant supporter ces performances élevées nécessitent l utilisation de moyens de simulation et d émulation de plus en plus importants. La simulation de ces systèmes a plusieurs rôles dans la conception d architectures multiprocesseurs. Elle permet de fournir un support pour le développement des couches applicatives et la validation des applications, mais également de concevoir, dimensionner, évaluer les performances et d explorer l espace de conception afin de garantir à haut niveau le fonctionnement des solutions matérielles développées. D autre part, des solutions d émulation matérielles sont aujourd hui de plus en plus utilisés par les industriels pour valider des circuits numériques de grande complexité. Ces solutions sont des cartes multi-fpga capables d émuler des circuits numériques préalablement décrits en VHDL puis synthétisés via les outils de synthèse FPGA. Elles offrent également de nombreuses possibilités de mise au point et d observations des différents nœuds du circuit au sein même du FPGA. L objectif de ce stage consiste à évaluer l utilisation des solutions d émulation pour accélérer la simulation d architectures complexes de type many-core. Pour cela, le candidat devra réaliser une interface logicielle/matérielle entre un simulateur d architectures multiprocesseurs et une carte d émulation matérielle. Il faudra pour cela : étudier les interfaces de certains éléments constituants au niveau SystemC et VHDL, encapsuler les éléments VHDL dans des modules SystemC et développer les interfaces vers la carte d émulation matérielle. Il faudra alors mettre en œuvre des technologies particulières pour minimiser le plus possible le surcoût engendré par ces interfaces. Une fois l environnement de co-émulation réalisée, une étude en performance sera effectuée afin d évaluer l accélération obtenue pour un simulateur d architecture complet. Ce stage permettra au candidat d approfondir ces compétences en SystemC et VHDL, de maîtriser la conception de circuit via une solution d émulation matérielle FPGA et les outils de synthèse XILINX. Ce stage constitue une étude originale au niveau international et pourra faire l objet d une publication. Mots clés : SystemC, VHDL, co-émultation, multiprocesseur, FPGA Niveau demandé : Master recherche (BAC+5) Compétences : Programmation C++, VHDL, conception FPGA, architecture des microprocesseurs, bonne maîtrise de l anglais. Pièces à fournir : CV + lettre de motivation + classements Nom : Caaliph Andriamisaina, Nicolas Ventroux Téléphone : 01.69.08.53.23 Email : caaliph.andriamisaina@cea.fr
Départem ent des Tec hnol ogi es de s Sys tèm es Intell igents Stage n 03 du LCE Sujet : Algorithmes de commande gestuelle pour machine de vision embarquée Le Commissariat à l Energie Atomique (CEA) est un acteur européen majeur en matière de recherche, de développement et d innovation. Cet organisme de recherche technologique intervient dans quatre grands domaines : l'énergie, les technologies pour l'information, la santé et la défense. Situé en île de France sud près du campus d Orsay, le Laboratoire d Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l innovation dans le domaine des systèmes embarqués. Dans cet institut, le LCE (Laboratoire Calculs Embarqués) travaille depuis de nombreuses années à la définition d architectures matérielles flexibles optimisées pour les applications embarquées, comme les algorithmes de vision pour l automobile, les applications multimédia ou encore les applications télécoms. Plusieurs techniques émergentes en système de vision permettent d envisager des interfaces homme machine évoluées tel que les télécommandes gestuelles par analyse d image. Les défis pour ces systèmes de vision seront d avoir la capacité d intégrer des algorithmes complexes d analyse d image au plus proche du capteur. Des travaux de recherche en cours au laboratoire sur l analyse d image embarqué serviront de base au travail. L objectif de ce stage est de faire de l adéquation algorithme architecture à partir des algorithmes de reconnaissance de geste issu de la littérature et les machines de calcul développées au laboratoire. Dans un premier temps l étudiant devra se familiariser avec les différentes méthodes algorithmiques de reconnaissance de geste. Puis après sélection, il devra proposer une méthode algorithmique performante dans un contexte embarqué. En fonction de l avancement des travaux il pourra être envisagé un portage de la méthode sur carte FPGA. Niveau demandé : Master recherche Durée : 5/6 mois Compétences : Traitement d image, C embarqué, architecture numérique embarqué Documents à fournir : CV, lettre de motivation Nom : Stephane Chevobbe / Medhi Darouich Téléphone : 01.69.08.27.46 Email : prenom.nom@cea.fr
Départem ent des Tec hnol ogi es des Sys tèm es Intell igents Stage n 11 du LCE Sujet : Mécanisme de migration pour multi-cœur embarqué Le Commissariat à l Energie Atomique (CEA) est un acteur européen majeur en matière de recherche, de développement et d innovation. Cet organisme de recherche technologique intervient dans quatre grands domaines : l'énergie, les technologies pour l'information, la santé et la défense. Situé en île de France sud près du campus d Orsay, le Laboratoire d Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l innovation dans le domaine des systèmes embarqués. Dans cet institut, le LCE (Laboratoire Calculs Embarqués) travaille depuis de nombreuses années à la définition d architectures matérielles flexibles optimisées pour les applications embarquées, comme les algorithmes de vision pour l automobile, les applications multimédia ou encore les applications télécoms. Dans le domaine des multi-cœur, des architectures massivement parallèles voient le jour grâce aux avancées technologiques. La gestion d une plateforme comportant plusieurs milliers de cœurs s avère difficile avec les méthodes existantes (contrôleur centralisé, mémoire globale partagée). En s inscrivant dans cette optique, le LCE développe au travers de travaux de recherche (projet et thèse) une architecture multi-cœur distribuée pour systèmes embarqués. Cette architecture est capable d adapter dynamiquement l utilisation de ses ressources en fonction des besoins applicatifs. L objectif du stage sera de valider le service de migration dynamique de tâches d un multicœur distribué. Le candidat prendra en charge l optimisation et le profiling d une stratégie de migration existante implémentée en langage C. Il validera la faisabilité de la méthode de migration et évaluera son coût en performance. Il disposera pour cela d un simulateur ISS, et d un simulateur RTL. Suite à ces profiling, il devra proposer des améliorations à la méthode de migration et les mettre en œuvre sur l architecture existante. En fonction des résultats, ces travaux pourront donner lieu à une publication. Niveau demandé : Master recherche / ingénieur Durée : 5/6 mois Compétences : C, architecture numérique, OS embarqué, multi-coeur Documents à fournir : CV, lettre de motivation Nom : Céline Azar / Yves Lhuillier Téléphone : 01.69.08.55.05 Email : prenom.nom@cea.fr