Microphone sans fil utilisant une modulation FM à 10.7 MHz

Microphone sans fil utilisant une modulation FM à 10.7 MHz Sujet proposé par F. de Dieuleveult 1. Introduction au projet L objectif est de réaliser un émetteur RF de faible puissance à la fréquence de 10.7 MHz et son récepteur associé. Le signal à transmettre est un signal audio et la transmission sera assurée sur quelques mètres. L Arduino est utilisé pour fixer la fréquence délivrée par la boucle à verrouillage de phase (PLL pour Phase Loop Locked). L ensemble est aisément réalisable et il utilise beaucoup de blocs classique de l électronique des récepteurs hautes fréquences. 2. Description de l émetteur Le synoptique de l émetteur représenté à la figure 1, se compose d un oscillateur contrôlé en tension VCO (Voltage Controlled Oscillator) stabilisé par un PLL Analog Devices ADF 4111. La fréquence d émission est stabilisée par le PLL qui est programmé par l Arduino via un bus de communication série. La fréquence programmée est affichée sur l afficheur LCD. Le signal audio est ajouté au signal de commande du VCO pour assurer une modulation de la fréquence d émission. Un amplificateur RF, non essentiel, complète l émetteur et augmente légèrement la puissance d émission. Le projet peut être mené à bien sans cet amplificateur mais en son absence la portée de la transmission est réduite. Figure 1 : synoptique de l émetteur FM. 2.1 Sous-ensemble PLL Le PLL est du type ADF 4111 programmable via un bus série Clock Data Enable. De façon classique et comme on peut le voir sur la documentation, la fréquence de l oscillateur N stabilisée par le PLL est donnée par une formule de la forme : fvco = f XTAL. Pour le circuit R ADF 4111, N est un compteur 19 bits et R un compteur 14 bits. Patrick Poulichet 1

L Arduino sera utilisé pour fixer la fréquence d émission en programmant la valeur des deux entiers N et R. La fréquence programmée sera affichée sur l écran LCD. 2.2 Sous-ensemble VCO Nous utiliserons la partie du circuit intégré 74HC4046 que constitue le VCO. Le schéma interne de ce circuit est représenté à la figure 2. Trois composants sont nécessaires pour fixer la fréquence centrale de la modulation et l excursion en fréquence : R1 R2 et C1. L entrée est sur la broche 9 et la sortie sur la broche 4. Les broches 1 2 3 10 13 14 et 15 ne sont pas utilisées. 2.3 Sous-ensemble PLL associé au VCO Figure 2 : schéma de l oscillateur 10.7 MHz. Le PLL est associé au VCO conformément au schéma de principe de la figure 3. Le filtre de boucle est un filtre passif constitué de 5 éléments. Une sortie Lock Detect peut être utilisée pour actionner une LED et indiquer que le PLL est bien verrouillé sur la fréquence programmée. Figure 3 : schéma du VCO associé au PLL. Patrick Poulichet 2

L oscillateur de référence à quartz est un modèle QX14T50B10.000B50TT qui se présente sous la forme d un composant représenté à la figure 4. Sa sortie est connectée sur l entrée FREF IN du schéma de la figure 3. Figure 4 : oscillateur de référence 2.4 Sous-ensemble BF amplification et addition Ce sous ensemble comprend deux amplificateurs opérationnels : le premier est chargé du filtre de préaccentuation et le second est chargé de réaliser l addition entre le signal de contrôle du VCO et le signal modulant. Pour la préaccentuation la constante de temps est fixée à 50 µs. La fonction de transfert à réaliser est donnée par la courbe de la figure 5. Entrée audio modulation R3 C1 R1 - + R2 Filtre de pré accentuation C2 R - + R Vers le VCO En provenance du PLL f 1 = 1 2πR1C1 Gabarit du filtre de pré accentuation f 2 1 = 2πR2C 2 Figure 5 : fonction de transfert du filtre de pré accentuation. Les amplificateurs opérationnels sont du type LF356. La fonction de transfert peut être aisément calculée pour choisir les cinq éléments R1, R2, R3, C1 et C2. On a R1C1=50µS Patrick Poulichet 3

2.5 Sous-ensemble amplificateur RF V CC R 2 R 1 V E V S Figure 6 : amplificateur RF en classe A Le schéma de l amplificateur RF en classe A est représenté à la figure 6. Le transistor est du type BFR96. Cet étage peut être très simplement simulé sous ADS avec des impédances d entrée et de sortie de 50 ohms. Figure 7 : simulation de l amplificateur RF en classe A Le schéma de la figure 7 donne un exemple de simulation de l amplificateur en classe A. Pour un courant de polarisation de 10 ma environ, le gain est supérieur à 20 db à 10 MHz. 3. Récepteur FM à 10.7 MHz Le circuit intégré SA 604 réalise le récepteur de la modulation FM avec les fonctions d amplification et de démodulation FM. Le signal en provenance de l antenne est transmis à Patrick Poulichet 4

l entrée notée input du schéma de la figure 8. Le signal reçu est amplifié par deux étages d amplification internes et transmis finalement au démodulateur F2. Le schéma de la figure 8 présente la mise en œuvre du circuit intégré SA 604. Le filtre céramique F1 est un filtre intégré du type SFELF10M7HAA0-B0 Murata disponible chez Farnell. L allure de ce filtre est représentée à la figure 9. Le concepteur doit seulement calculer la valeur de C6 C7 et F2. La note d application à télécharger explique simplement la méthode de calcul. Figure 7 : récepteur et démodulateur FM à 10.7 MHz. Le signal audio est disponible à la sortie 6 du circuit intégré. La résistance interne de la sortie 6 associée au condensateur C9 constitue le filtre de désaccentuation à 50 µs. Ceci correspond à l opération inverse qui a été faite à l émission. Le signal audio est envoyé à un amplificateur de puissance via un potentiomètre de volume. Patrick Poulichet 5

Figure 9 : filtre céramique Murata. 3.1 Sous-ensemble amplificateur de puissance audio Le schéma de la figure 10 représente la structure de l amplificateur de puissance audio. L amplificateur opérationnel est du type LF356, le transistor NPN du type 2N2219 et le type PNP 2N2905. Figure 10 : amplificateur de puissance audio. Le haut-parleur est connecté à la place de la résistance R1. Le gain de l amplificateur est donné par le rapport des deux résistances R2/R3. La résistance R4 est égale à la valeur des deux résistances R2 et R3 mises en parallèles. Le signal audio, en provenance de la sortie audio output de la figure 7, est transmis à l étage amplificateur audio via un potentiomètre de volume. L émetteur et le récepteur peuvent être traités et testé séparément. Il ne faut pas attendre d avoir fini l émetteur pour travailler sur le récepteur. Patrick Poulichet 6

4. Diagramme de Gantt des tâches s Décembre 2014 Janvier 2015 Février 2015 Mars 2015 Avril 2015 Mai 2015 Juin 2015 Utiliser le VCO avec le 74HC4046 : tâche 1. Utiliser le circuit ADF 4111 et le programmer par l Arduino : tâche 2. Connecter le VCO au PLL et ajouter l oscillateur à quartz : tâche 3. Simuler l amplificateur d émission et réaliser un PCB du circuit émetteur : tâche 4. Utiliser le circuit SA 604 avec son filtre ; tester l amplificateur audio : tâche 5. Réaliser le PCB du récepteur tâche 6. Validation de la tâche attendue. 1 2 3 4 5 6 5. Descriptif du travail demandé Il vous est demandé de concevoir et de réaliser sur un circuit imprimé toute l électronique. Vous devrez rendre un rapport final expliquant la conception du montage. Le rapport final devra être rendu au plus tard le jour de la dernière séance encadrée. Vous serez régulièrement noté sur votre travail en évaluation surprise et ce sera votre cahier de laboratoire du projet PR-2001 qui sera noté. Vous devez présenter des mesures qui vérifient le cahier des charges. Il est évident que le code arduino et les circuits électroniques peuvent utiliser des éléments que vous aurez repris par ailleurs mais vous devrez citer vos sources. Cette démarche est acceptée car vous travaillerez de cette façon quand vous serez ingénieur. Mais il est tout aussi évident, que vous devrez avoir compris ce que Patrick Poulichet 7

avez repris ailleurs, pour pouvoir le modifier, pour l adapter, ou l expliquer à d autres. 5.1. Contenu du rapport final Il doit comporter. Un plan, une introduction, un organigramme du code Arduino et le programme complet (ou un lien pour s y référer ; pour éviter le plagiat, il faut citer ses sources ), des schémas électroniques et un schéma complet avec tous les éléments du montage et une nomenclature donnant la liste de tous les composants, une partie dimensionnement des différentes parties qui doit être justifié par des calculs théoriques, une partie mesures pour la vérification du cahier des charges, une conclusion. 5.2. Conseils pour la conduite du projet Vous devrez utiliser un cahier de projet dans lequel vous conserverez les différents programmes que vous aurez fait, les différents montages testés. Ce cahier de projet est d abord utile pour l avancement de votre projet. Avant de tester un montage, vous devrez faire un schéma sur papier et avoir la documentation du composant sous les yeux. Aucun circuit ne sera vérifié si vous n avez pas un schéma sous les yeux. Utiliser les ressources à votre disposition (google) tels que internet et aussi www.esiee.fr/~poulichp/, la simulation, la bibliothèque et bien sur vos cours. 5.3. Notation La notation tiendra compte de votre comportements pendant les séances encadrées et de vos initiatives par rapport au synoptique proposé par l intermédiaire des validations intermédiaires. La note est une moyenne de l évaluation périodique de votre cahier de laboratoire, de la note du rapport final, des validations intermédiaires des différentes tâches et de la présentation finale. La présentation finale de votre travail sera faite lors de la dernière séance de quatre heures encadrées. Votre travail et votre compréhension individuelle du sujet seront évaluées. Patrick Poulichet 8

Composants usuels à disposition AOP : LF351, LF 356, NE5534 (AOP à fort produit gain bande), KA3403 (4 AOP dans le même boîtier) Transistor bipolaire faible puissance : 2N2222, 2N2907, 2N2219, 2N2905 Transistor bipolaire moyenne puissance : D44H11, D45H11 Diode signal et redressement : 1N4148, 1N4001 Diode de commutation : BA157 Circuit générateur de signaux : NE 555, XR2206, ICL8038 Comparateur : LM311 Circuit logique : CMOS (CD4XXX) CAN et CNA 8 bits : ADC0804 et DAC800 Interrupteur analogique : CD4016 Multiplieur analogique : AD633 Buffer logique CMOS : CD4049 Boucle à verrouillage de phase (PLL) : CD4046 Transistor FET : 2N4393, BF245 Zener Patrick Poulichet 9