Réponse question A[3..] B[3..] E 4 G 4 P 4 -bit -bit -bit b a -bit E G P = S S S2 S3 Réponse question 2 Pour obtenir l'équivalent d'une porte logique avec un multiplexeur, il suffit d'utiliser la méthode de table de Karnaug à table inscrite et d'inscrire une des deux entrées : a b r i- XOR ET ET XOR OU r s OU A B S S (B inscrit) XOR B A B S S (B inscrit) B B' ET A B S S (B inscrit) B Pour réaliser le XOR, puisqu'une valeur inscrite est inversée, il faut également utiliser un multiplexeur pour créer un inverseur
Réponse question 3 A[3..] B[3..] b a E 4 G 4 P 4 -bit -bit -bit -bit E G P r 4 -bit -bit -bit -bit r S3 S2 S S Réponse question 4 SD SD2 SD3 e3 e2 e2 e e e e Encodeur Priorité s s s s 3 2 O[] S[] S[] S2[] S2[] 3 2 O[] S3[] S3[] e e Partie b) Demux s3 s2 s s A A2 A3
Réponse question 5 Analyse : S = A (B xor C) A B C B xor C S C B A S Réponse question 6 s 7 s 6 A B C a 2 a a Décodeur s 5 s 4 s 3 s 2 s s
Réponse question 7 Vous êtes chargé de concevoir le circuit de contrôle pour une système de missiles intercontinentales (ICBMs). Il-y-a 6 missiles à contrôler. Quand une missile reçoit logique-, elle est envoyée vers son cible. L'interface usager consiste de deux entrées. Il-y-a un sélectionneur de missile/cible qui sort un code binaire de 4-bits, et il-y-a un gros bouton rouge qui sort logique- quand c'est dépressé. Évidemment, quand un général de quatres étoiles dépresse le bouton, le missile sélectionnée devrait être lancé. a) Implémentez ce système en n'utilisant que cinq démultiplexeurs x4 (c'est a dire des DEMUX à quatres sorties). b) Implémentez ce système en utilisant des portes logiques, mais assurez vous que le système n'a pas d'aléas! (Aléa c'est le chapitre 3.6, donc ce n'est pas à l'examen) C'est possible de remplir une table de vérité avec 32 entrées, mais, c'est plus facile de constater qu'une missile n'est lancé qu'à une seule condition (une seule minterme) : il faut que le missile soit sélectionnée, et que le bouton rouge soit dépressé. Ça fait que le système n'est que 6 portes ET à 5 entrées et des inverseurs. Par exemple pour la dixième missile c'est : Est-ce-qu'il-y-a des aléas? Non, parce que chaque sous-circuit n'a qu'une seule minterme. Alors il n'y a pas de risque que nos missiles se lancent par accident.
Réponse question 8 Concevez un décodeur qui transforme le code Gray en ASCII. C'est a dire que ça transforme () 2 à () 2, () 2 à () 2, etc... Pour les codes de Gray qui représentent de à 5 en binaire, ça doit sortir les lettres majuscules de A à F en ASCII. Vous pouvez trouver une table de codes ASCII dans votre texte (p. 47) ou sur www.asciitable.com. Le code de Gray se retrouve sur p. 45. Comme première étape, c'est souhaitable de remplir la table de vérité : Entrée (Gray) Sortie (ASCII) Et, comme deuxième étape il faut la simplifier. Vous pouvez utiliser 7 tables de Karnaugh à 4 variables. Vous pouvez aussi inscrire le bit le plus significatif du code Gray pour simplifier les tables de Karnaugh. Vous pouvez faire un simplification hybride en utilisant des MUX pour les 3 bits les plus significatifs de la sortie (parce-qu'ils se repètent souvent). Et il-y-a toujours l'algèbre et la méthode Quine- McCluskey... Jeff conseille de simplifier avec des MUX pour les 3 bits les plus significatifs et avec les tables de Karnaugh pour les autres trois bits. Utilisez des variables inscrites où ça aide beaucoup à simplifier. Comme ça vous allez bien apprendre trois méthodes de simplification pour l'intra. :-)
Réponse question 9 Implémentez la fonction suivante en ne se servant que d'un MUX 2x (vous avez droit aux entrées et leurs inverses) : a b c s Réponse question Transformez l'additionneur suivant en additionneur/soustracteur en n'utilisant que 4 portes OU-exclusif (OUX) à deux entrées. Créez une entrée supplémentaire qui s'appelle Add/Sub : quand cette entrée est logique-, le circuit devrait faire l'addition, et quand c'est logique-, le circuit devrait faire le soustraction. N'oubliez pas que soustraire c'est la même chose que additionner mais avec le complément à deux d'une terme. N'oubliez pas que faire le complément à deux ne prend que deux étapes façiles à implémenter en circuits logiques!
Question Un additionneur "itératif" BCD Soient A et B deux mots de 4 bits. Supposons que A et B représentent les chiffres de à 9 selon la convention du code BCD 842, telle que présentée à la table ci-dessous : Chiffre Représentation 2 3 4 5 6 7 8 9 Tableau..a, code BCD 842 Nous allons concevoir un circuit permettant l addition des mots A et B de quatre bits (a 3 a 2 a a et b 3 b 2 b b respectivement) et de produire un résultat sur 5 bit, où les quatre bits les moins significatifs représenteront le mot K (k 3 k 2 k k ) résultant de l addition, et le dernier représentera la retenue, notée y. Les nombres A, B et K sont en format BCD. Tel que présenté au tableau suivant. Notons que les mots A, B et K sont représentés en BCD: A+B=K 2 3 4 5 6 7 8 9 2 3 4 5 6 7 8 9 2 3 4 5 6 7 8 9 2 2 3 4 5 6 7 8 9 3 3 4 5 6 7 8 9 2 4 4 5 6 7 8 9 2 3 5 5 6 7 8 9 2 3 4 6 6 7 8 9 2 3 4 5 7 7 8 9 2 3 4 5 6 8 8 9 2 3 4 5 6 7 9 9 2 3 4 5 6 7 8 Tableau..b, Addition A+B=C en chiffres (C est représenté en format BCD) A+B=>r 2 3 4 5 6 7 8 9 2 3 4 5 6 7 8 9 Tableau..c, Obtention de la retenue pour l addition de A et B
Il serait illusoire d essayer de dessiner une table de vérité pour l ensemble de ces cas (il y en a, et si nous considérions la symétrie de A et B, il en resterait quand même 55). Nous allons plutôt procéder en utilisant des circuits usuels. Supposons que nous additionnions les nombres A et B avec un additionneur 4 bits dont voici le schéma général : Fig..a additionneur générique Où C est le résultat de l addition sur 4 bits (c 3 c 2 c c ), et r la retenue. Cette addition ne représente pas le nombre C en format BCD, mais elle permet de simplifier le traitement. Il suffit en effet d ajouter un circuit qui convertit les cinq signaux r, c 3, c 2, c et c en y, k 3, k 2, k et k. Ce circuit à concevoir peut être schématisé par le bloc représentatif suivant : r C 4 Convertisseur BCD avec retenue 4 y K Fig..b circuit de conversion BCD avec retenue Lorsqu une entrée ou sortie présente une barre, celle-ci signifie qu il s agit d un ensemble de fils (souvent appelé bus) dont le nombre est écrit à côté.
.) Dessinez la table de vérité associant les entrées C et r aux entrées K et y (cinq bits de chaque côté de la table) Réponse : r c 3 c 2 c c y k 3 k 2 k k - - - - - - - - - - - - - - - Tableau 3..s.a, Obtention de la retenue pour l addition de A et B.2) Que pouvez vous dire des cas où le résultat y vaut? Réponse : r = y, C = K.3) Que pouvez-vous dire lorsque y vaut (indice : il suffit d ajouter une constante à C) Réponse : Il suffit d ajouter la constante 6 () à C pour obtenir y et K
.4) Trouvez l équation (en produit de sommes) donnant y en fonction des bits de C et r (note y est indépendant de c ): Réponse : Puisque y est indépendant de c, il suffit d écrire une table de Karnaugh à 4 variables (r, c 3, c 2, c ). y = (r+c3)(r+c2+c) y c 2 c rc 3 - - - - - -.5) A l aide de tout ce qui précède, réalisez le circuit de la figure 3..b Réponse : Fig.s.a Solution 3..5
Question 2 Comparateur itératif à rebours Nous avons présenté dans le cours la conception d un comparateur de deux mots de 4 bits représentant des entiers binaires. En suivant la même démarche que celle du cours, réalisez un comparateur avec des cellules qui comparent à rebours, de sorte que votre circuit respecte le schéma suivant : Sachant que ce circuits est constitué des 4 cellules itératives suivant ce schéma : Où les C e i, C g i et C p i sont des signaux pour encoder la réponse de l étage i respectant les trois cas présentés à la table suivante : Signification C ei C gi C pi Égalité A plus grand que B A plus petit que B La combinaison des trois signaux ne peut prendre d autre valeur. Notons finalement que C e4, C g4 et C p4 valent respectivement, et. Essayez de répondre sans utiliser aucune table de Karnaugh (note : il est possible d utiliser un mux à 2 entrées et signal de contrôle)?
Réponse : Il suffit de dessiner la table de vérité du circuit C e (i+) C g (i+) C p (i+) a i b i C e i C g i C p i Les autres cas sont facultatifs. Il est possible de réaliser les trois tables de vérité des C e i, C g i et C p i et résoudre les équations. Les méthodes par inspection sont parfois plus fructueuses et plus rapide (ce n est pas cependant une méthode qui s avère toujours utilisable). Ici, la table donne C e i, C g i et C p i valant respectivement C e (i+), C g (i+) et C p (i+) sauf dans deux cas, où C e i vaut, et a i et b i sont distincts. Il en ressort une conclusion : chaque signal d indice i ne dépend que du signal équivalent d indice i+, de C e i, de a i et de b i. D où : C e i vaut toujours C e (i+), à moins que la condition de non correspondance soit réalisée, auquel cas il vaut. C g i vaut toujours C g (i+), à moins que la condition de non correspondance soit réalisée, auquel cas il vaut a i. C p i vaut toujours C p (i+), à moins que la condition de non correspondance soit réalisée, auquel cas il vaut b i.
Cela se résume au circuit suivant :
Question 3 Additionneur 4 bits Expliquer pourquoi le XOR (dont la sortie est notée d) se trouvant à la fin du circuit d'addition suivant sert à la détection du débordement :, addition c =, soustraction b n- b 2 b b a n- a 2 a a r n- r 3 r 2 r r r n s n- s 2 s s d détection de débordement Réponse : Le débordement survient dans deux cas uniquement, lorsque l addition de deux nombres négatifs donne un nombre positif, ou celle de deux nombres négatifs donne un nombre positif. Cela correspond à avoir les retenues r n- et r n distincts. Autrement (cas de non débordement), rn- et rn sont toujours semblables. Un XOR peut donc effectuer la détection de débordement si il a pour entrée r n- et r n.