Logique séquentielle
|
|
- Émilien Boulet
- il y a 7 ans
- Total affichages :
Transcription
1 Polytech Marseille IRM3 25-6
2 Introduction circuits de logique séquentielle : circuits dans lesquels le temps intervient dans la définition des sorties pour un système dont l'état est noté, les entrées notées X et les sorties Y, on a de façon générale = f(, X) Y = g(x,) logique séquentielle asynchrone : les changements d'état des composants ne dépendent que du temps de réaction des composants et du temps de propagation des signaux logique séquentielle synchrone : les signaux périodiques d'une horloge servent à synchroniser tous les changements d'état un système séquentiel "garde la mémoire" du passé pour déterminer son état présent Polytech Marseille IRM
3 Plan du cours les bascules les registres les compteurs Polytech Marseille IRM
4 Les bascules bascule (flip-flop) : système permettant de mémoriser une information élémentaire mémoire à bit ayant 2 états : et utilise un mécanisme de verrou (latch) on peut vérifier que les états sont cohérents (=) (B=) (=) (A=) (=) (=) (B=) (=) (A=) (=) 2 états seulement : "" (=, =) et "" (=,=) : bistable Polytech Marseille IRM
5 Les bascules RS Bascules R-S réalisées avec des portes NOR ou NAND portes NOR R S sorties inchangées Set : remise à Reset : remise à à proscrire Polytech Marseille IRM
6 Les bascules RS portes NAND R S R S Reset : remise à à proscrire Polytech Marseille IRM sorties inchangées Set : remise à 6
7 Les bascules RS représentation générique S R R S sorties inchangées Reset : remise à à proscrire Polytech Marseille IRM Set : remise à 7
8 Les bascules RS Bascule RST : bascule RS dans laquelle les entrées R et S ne sont prises en comptes que si elles sont en coïncidence avec un signal de commande bascule bloquée quand le signal de commande est à si le signal de commande est fourni par une horloge : bascule synchrone S Clk R Polytech Marseille IRM S Clk R 8
9 Les bascules RS signal de commande donné par une horloge de période T fournissant des impulsions La largeur tp des impulsions est supposée petite devant la période n : valeur de la sortie pendant le nième intervalle précédant la nième impulsion n+ : valeur de la sortie dans l'intervalle suivant la nième impulsion Polytech Marseille IRM
10 Les bascules RS à t = nt + ε, quand Clk = si R = S =, la sortie de change pas si S = et R =, alors est forcée à si S = et R =, alors est forcée à si S = et R =, alors situation indéterminée Sn Rn n+ n? Polytech Marseille IRM3 25-6
11 Les bascules JK bascule J-K permet de lever l'ambiguïté des bascules RST S = J. R = K. Jn Kn n n Polytech Marseille IRM S R n+
12 Les bascules JK table de vérité Jn Kn n+ n n diagramme logique Polytech Marseille IRM
13 Les bascules JK table de transition n n+ Polytech Marseille IRM Jn Kn 3
14 Les bascules JK table de transition n n+ Kn pour obtenir la transition J = K = maintient l'état de la bascule à J =, K = charge dans la bascule (qui était déjà à ) Jn Polytech Marseille IRM on aura la transition si J=, quel que soit K 4
15 Les bascules JK table de transition n n+ Jn Kn X pour obtenir la transition J = K = maintient l'état de la bascule à J =, K = charge dans la bascule (qui était déjà à ) Polytech Marseille IRM on aura la transition si J=, quel que soit K 5
16 Les bascules JK table de transition n n+ Jn Kn X X X X Polytech Marseille IRM
17 Les bascules JK expression de n+ en fonction de n, J et K à partir de la table de vérité de la bascule J-K Jn Kn n n+ on construit le tableau de Karnaugh JK Polytech Marseille IRM n+=jn n +K n n 7
18 Les bascules JK rôle des entrées Pr et Cr Clk = Pr Cr Polytech Marseille IRM
19 Les bascules JK rôle des entrées Pr et Cr Clk = Pr Cr Polytech Marseille IRM
20 Les bascules JK rôle des entrées Pr et Cr Clk = Pr Cr Polytech Marseille IRM
21 Les bascules JK rôle des entrées Pr et Cr Pr Cr à proscrire entrées asynchrones (lorsque Clk = ), pour assigner l'état initial de la bascule en fonctionnement normal, elles doivent être maintenues à S Clk R Polytech Marseille IRM Pr Cr 2
22 Les bascules JK bascules J-K Maître-Esclave on a construit les tables de vérité à partir de la logique combinatoire mais il y a maintenant des conditions d'asservissement entre les entrées et les sorties supposons J=K= et = Polytech Marseille IRM
23 Les bascules JK bascules J-K Maître-Esclave on a construit les tables de vérité à partir de la logique combinatoire mais il y a maintenant des conditions d'asservissement entre les entrées et les sorties Jn Kn n+ supposons J=K= et = quand le signal d'horloge passe à, va passer à le changement se produit après un intervalle de temps t n n on a alors J=K== et le signal d'horloge est toujours doit revenir à! Polytech Marseille IRM
24 Les bascules JK bascules J-K Maître-Esclave on a construit les tables de vérité à partir de la logique combinatoire mais il y a maintenant des conditions d'asservissement entre les entrées et les sorties supposons J=K= et = quand le signal d'horloge passe à, va passer à le changement se produit après un intervalle de temps t on a alors J=K== et le signal d'horloge est toujours doit revenir à! d'où des oscillations pendant la durée du signal d'horloge H? Polytech Marseille IRM
25 Les bascules JK solution au problème : au lieu d'un simple asservissement (bascule J-K) on monte en cascade deux bascules R-S en asservissant les entrées de la première (Maître) aux sorties de la seconde (Esclave) Horloges inversées pour le maître et l'esclave pendant la nième impulsion, le signal d'horloge est haut pour le maître, bas pour l'esclave. Par conséquent n est invariant pendant la durée de tp et le problème précédent est résolu Polytech Marseille IRM
26 Les bascules JK l'état de la sortie de la bascule maître M est donné par Jn Kn M n n quand le signal d'horloge revient à pour le maître qui devient bloqué, l'esclave est libéré et on a alors (M =, M =) (S=, R=) (n+ =, n+ =) (M =, M=) (S=,R=) (n+ =, n+ =) on a transféré l'état de la bascule maître à la bascule esclave Polytech Marseille IRM
27 Les bascules JK l'état de la machine est transféré à la machine esclave lors de la transition (front descendant du signal d'horloge) les entrées J et K qui définissent le nouvel état des sorties sont prise en compte pendant que le signal d'horloge est à ces signaux J et K doivent dont être stables pendant que le signal Clk est haut ils doivent être stabilisés un peu avant le front montant et le rester un peu après le front descendant Polytech Marseille IRM
28 Les bascules JK déclenchement sur le front montant ou descendant d'une horloge autre manière de résoudre le problème d'oscillation de la bascule J-K circuit détectant le front d'une transition produit en coïncidence avec le front montant ou descendant de Clk une impulsion de largeur juste suffisante pour permettre un basculement d'état utilise le retard induit par le franchissement d'un circuit Polytech Marseille IRM
29 Les bascules JK impulsion fournie par les montages Polytech Marseille IRM
30 Les bascules JK en introduisant un détecteur de front entre l'horloge et la bascule J-K, on choisit le front sur lequel on déclenche les bascules déclenchées par un front montant ou descendant sont représentées par Polytech Marseille IRM
31 Les bascules D bascule D permettent de générer un "retard" (delay) ou de stocker de l'information (latch) en envoyant une donnée D sur l'entrée J et son inverse sur l'entrée K Polytech Marseille IRM
32 Les bascules D à partir de la table de vérité de la bascule J-K Jn Kn n+ n n on a Dn = (Jn =, Kn = ) n+ = Dn = (Jn =, Kn = ) n+ = soit : n+ = Dn Polytech Marseille IRM
33 Les bascules T bascule T obtenue en appliquant les mêmes valeurs aux deux entrées d'une bascule JK Jn Kn n+ n n si J = K = alors n+ = n si J = K = alors n+ = n Tn n+ n n Polytech Marseille IRM
34 Les registres registre de mémorisation association de n bascules D pour mémoriser n bits les entrées présentes sur E, E, E2, E3 sont mémorisées en synchronisation avec le signal W elles peuvent être lues sur les sorties,, 2, 3 en coïncidence avec le signal de validation R si les sorties se font sur un bus, portes à 3 états au lieu des ET Polytech Marseille IRM
35 Les registres registre à décalage bascules D interconnectées de façon à ce que l'état de la bascule de rang i soit transmis à la bascule de rang i+ (ou i-) quand un signal d'horloge est appliqué à l'ensemble des bascules 2 types d'entrées parallèle, comme dans un registre de mémorisation série l'information est présentée séquentiellement bit après bit à la ère bascule à chaque coup d'horloge, un nouveau bit est présenté et ceux déjà chargés sont décalés d'un rang Polytech Marseille IRM
36 Les registres l'information stockée dans un registre à décalage peut être lue de la même manière, en série ou en parallèle certains registres sont capables de décaler à droite ou à gauche (registres à décalage universels) généralement réalisés avec des bascules du type maître esclave D ou R-S Polytech Marseille IRM
37 Les registres entrée série - sortie parallèle pour transformer un codage temporel (succession des bits dans le temps en codage spatial (information stockée dans une mémoire statique on peut utiliser aussi la sortie série, avec éventuellement des fréquences d'horloge différentes en entrée et en sortie le registre sert alors de mémoire tampon (buffer) Polytech Marseille IRM
38 Les registres entrée parallèle - sortie série ' exemple d'une entrée parallèle+série et sortie série Polytech Marseille IRM
39 Les registres entrée parallèle - sortie série ' exemple d'une entrée parallèle+série et sortie série si X=, l'entrée série est inhibée et l'entrée parallèle est validée Polytech Marseille IRM
40 Les registres entrée parallèle - sortie série ' exemple d'une entrée parallèle+série et sortie série si X=, l'entrée parallèle est inhibée et l'entrée série est validée permet de transformer un codage spatial en codage temporel Polytech Marseille IRM
41 Les registres entrée parallèle - sortie parallèle la commande X permet de sélectionner le mode de chargement X= Pr=Cr= fonctionnement normal des bascules inhibition des entrées parallèles Polytech Marseille IRM
42 Les registres entrée parallèle - sortie parallèle la commande X permet de sélectionner le mode de chargement X= Pr=Cr= fonctionnement normal des bascules inhibition des entrées parallèles X= Ei= Polytech Marseille IRM (Pr=, Cr=) i = 42
43 Les registres entrée parallèle - sortie parallèle la commande X permet de sélectionner le mode de chargement X= Pr=Cr= fonctionnement normal des bascules inhibition des entrées parallèles X= Ei= Ei= Polytech Marseille IRM (Pr=, Cr=) i = (Pr=, Cr=) i = i = E i 43
44 Les registres registre à décalage à droite et à gauche Bascules RS Rn Sn n+ n interdit mode de fonctionnement commandé par les entrées S et S Polytech Marseille IRM
45 Les registres registre à décalage à droite et à gauche Clk = H+S S = H (S +S ) Polytech Marseille IRM
46 Les registres registre à décalage à droite et à gauche Clk = H+S S = H (S +S ) signal d'horloge inhibé si S = S = Polytech Marseille IRM
47 Les registres registre à décalage à droite et à gauche sélection du chargement parallèle si S +S = S S S=S = lignes d'entrées A, B, C, D validées Polytech Marseille IRM
48 Les registres registre à décalage à droite et à gauche sélection du chargement parallèle si S +S = S S S=S = entrées E et Ebloquées, liens -RS bloqués Polytech Marseille IRM
49 Les registres registre à décalage à droite et à gauche sélection du décalage à droite (entrée E, sortie D) si S = et S = entrée E bloquée, lien RS vers la droite Polytech Marseille IRM
50 Les registres registre à décalage à droite et à gauche sélection du décalage à gauche si S = et S = entrée E bloquée, lien RS vers la gauche Polytech Marseille IRM
51 Les registres en résumé : S S fonction registre bloqué décalage à gauche décalage à droite chargement parallèle les registres à décalage permettent d'effectuer des multiplications par 2 (décalage d'un rang vers la gauche) ou des divisions par 2 (décalage d'un rang vers la droite) Polytech Marseille IRM
52 Les compteurs compteur : ensemble de n bascules connectées par des portes logiques décrivent une séquence déterminée (c'est-à-dire occuper une suite d'états binaires) au rythme d'une horloge 2n combinaisons possibles les états sont stables et accessibles entre deux impulsions de l'horloge N nombre total de combinaisons successives utilisées N 2n : modulo du compteur compteur asynchrones ou synchrones réversibles ou compteurs-décompteurs Polytech Marseille IRM
53 Les compteurs compteurs asynchrones constitué de n bascules J-K fonctionnant en mode T le signal d'horloge n'est reçu que par le er étage (LSB) le signal d'horloge des autres bascules est fourni par une sortie de l'étage précédent Polytech Marseille IRM
54 Les compteurs exemple compteur modulo 8 avec 3 bascules J-K maître-esclave on suppose que initialement toutes les bascules sont à va changer d'état à chaque tick d'horloge à chaque fois que va passer de à, va changer à chaque fois que va passer de à, 2 va changer Polytech Marseille IRM
55 Les compteurs liste des états successifs : Impulsion état initial on a réalisé un compteur s'incrémentant de à chaque top d'horloge les sorties,, 2 fournissent des horloges de période T/2, T/4 et T/8 (diviseurs de fréquence) Polytech Marseille IRM
56 Les compteurs dans une bascule maître-esclave, l'entrée est validée sur le front montant de l'horloge (stockée dans la bascule maître) et l'état final de la bascule est validé sur le front descendant de l'horloge (transfert de l'état de la bascule maître vers la bascule esclave) Polytech Marseille IRM
57 Les compteurs compteur-décompteur asynchrone compteur : déclenche chaque bascule quand celle de rang inférieur passe de à décompteur : il faut déclencher quand la bascule de rang inférieur passe de à en utilisant la sortie Polytech Marseille IRM
58 Les compteurs compteur-décompteur asynchrone compteur : déclenche chaque bascule quand celle de rang inférieur passe de à décompteur : il faut déclencher quand la bascule de rang inférieur passe de à en utilisant la sortie la ligne de commande X permet de sélectionner le mode : Polytech Marseille IRM
59 Les compteurs compteur-décompteur asynchrone compteur : déclenche chaque bascule quand celle de rang inférieur passe de à décompteur : il faut déclencher quand la bascule de rang inférieur passe de à en utilisant la sortie i i la ligne de commande X permet de sélectionner le mode : X= compteur Polytech Marseille IRM
60 Les compteurs compteur-décompteur asynchrone compteur : déclenche chaque bascule quand celle de rang inférieur passe de à décompteur : il faut déclencher quand la bascule de rang inférieur passe de à en utilisant la sortie i i la ligne de commande X permet de sélectionner le mode : X= décompteur Polytech Marseille IRM
61 Les compteurs remise à zéro et chargement d'un compteur en fonctionnement normal DS = R = J = K = Pr = Cr = sur chaque bascule Polytech Marseille IRM
62 Les compteurs remise à zéro et chargement d'un compteur RAZ : R = J = K = (interdit tout basculement sur Clk) (Pr =, Cr = ) = Polytech Marseille IRM
63 Les compteurs remise à zéro et chargement d'un compteur Chargement : (DS =, R = ) J = K = (interdit tout basculement sur Clk) D = (Pr =, Cr = ) = Polytech Marseille IRM
64 Les compteurs remise à zéro et chargement d'un compteur Chargement : (DS =, R = ) J = K = (interdit tout basculement sur Clk) D = (Pr =, Cr = ) = dans les deux cas la bascule prend la valeur de D Polytech Marseille IRM
65 Les compteurs compteur à cycle incomplet pour compter jusqu'à un nombre N qui ne soit pas forcément une puissance de 2 ( par exemple) compteur de n bascules avec 2n > N et asservissement du Cr pour remettre le compteur à tous les N coups exemple : compteur modulo Polytech Marseille IRM
66 Les compteurs exemple : compteur modulo entrée Cr à quand le compteur atteint, soit 2 Cr = Cr = 3. (si 2 ou étaient à alors que 3 et le sont, alors le nombre correspondant serait > ) Polytech Marseille IRM
67 Les compteurs inconvénient des compteurs asynchrones à cause du temps de réponse non nul des bascules, le signal d'horloge ne parvient pas simultanément à toutes les bascules exemple : passage de à sur un compteur modulo 6, avec un temps de réponse tt pour toutes les bascules tt on passe par les états transitoires,, et qui sont faux Polytech Marseille IRM
68 Les compteurs compteurs synchrones toutes les bascules reçoivent en parallèle le même signal d'horloge pour faire décrire au compteur une séquence déterminée, il faut définir les entrées J et K de chaque bascule à chaque top d'horloge, en utilisant la table de transition des bascules J-K n n+ Jn Kn X X X X on peut choisir J = K Polytech Marseille IRM
69 Les compteurs exemple d'un compteur 3 bits selon le code binaire pur #top J2=K2 J=K J==K chaque ligne correspond à une même tranche de temps Polytech Marseille IRM
70 Les compteurs exemple d'un compteur 3 bits selon le code binaire pur table donnant la combinaison J-K qui permet de passer d'une ligne à la suivante #top J2=K2 J=K J==K chaque ligne correspond à une même tranche de temps Polytech Marseille IRM
71 Les compteurs exemple d'un compteur 3 bits selon le code binaire pur table donnant la combinaison J-K qui permet de passer d'une ligne à la suivante #top J2=K2 J=K J==K chaque ligne correspond à une même tranche de temps Polytech Marseille IRM
72 Les compteurs exemple d'un compteur 3 bits selon le code binaire pur table donnant la combinaison J-K qui permet de passer d'une ligne à la suivante #top J2=K2 J=K J==K chaque ligne correspond à une même tranche de temps Polytech Marseille IRM
73 Les compteurs exemple d'un compteur 3 bits selon le code binaire pur table donnant la combinaison J-K qui permet de passer d'une ligne à la suivante #top J2=K2 J=K J==K chaque ligne correspond à une même tranche de temps Polytech Marseille IRM
74 Les compteurs on peut vérifier et plus généralement : J = K = Ji =... i- = Ji- i- J = K = J = K = J2 = K2 = on peut procéder de même pour un décompteur #top 2 J2=K2 J=K J==K Polytech Marseille IRM J=K = J =K = J2 =K 2= Ji=Ji i 74
75 Les compteurs implémentation à "report parallèle" Polytech Marseille IRM
76 Les compteurs implémentation à "report série" on utilise la fonction Ji- qui permet d'éviter des portes à entrées multiples mais il faut tenir compte du retard dans l'établissement de Ji- impulsions d'horloge assez larges plus lent Polytech Marseille IRM
77 Générateurs de séquence but : afficher une suite prédéterminée de nombres principe : écrire la suite des transitions à réaliser déterminer les entrées des bascules qui vont réaliser ces transitions exprimer ces entrées en fonction des sorties attendues Polytech Marseille IRM
78 Générateurs de séquence exemple : réaliser la séquence avec des bascules T Polytech Marseille IRM
79 Générateurs de séquence exemple : réaliser la séquence avec des bascules T table d'évolution Sn états Sn+ Polytech Marseille IRM '2 ' ' T2 T T 79
80 Générateurs de séquence relations entre les entrées T des bascules et les sorties T avec des tables de Karnaugh 2 T 2 T2 2 Polytech Marseille IRM X X X X X X T = 2 T= + T 2= = +2 8
81 Générateurs de séquence implémentation T Clk T 2 T Clk Clk H Polytech Marseille IRM
82 à suivre... RAM Polytech Marseille IRM
VIII- Circuits séquentiels. Mémoires
1 VIII- Circuits séquentiels. Mémoires Maintenant le temps va intervenir. Nous avions déjà indiqué que la traversée d une porte ne se faisait pas instantanément et qu il fallait en tenir compte, notamment
Plus en détailIFT1215 Introduction aux systèmes informatiques
Introduction aux circuits logiques de base IFT25 Architecture en couches Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau Niveau Couche des langages d application Traduction (compilateur) Couche du langage d
Plus en détailFONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE
I/ GÉNÉRALITÉS I.1/ Fonction Un compteur binaire est utilisé : -pour compter un certain nombre d'évènements binaires -pour diviser la fréquence d'un signal logique par 2 m Page 1 FONCTION COMPTAGE BINAIRE
Plus en détailLes fonctions logiques
1 Les fonctions logiques Le fonctionnement des ordinateurs tout comme d autres appareils électroniques repose sur l emploi des circuits électroniques de logique binaire ou électronique numérique. Dans
Plus en détailLogique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques.
Logique binaire I. L'algèbre de Boole L'algèbre de Boole est la partie des mathématiques, de la logique et de l'électronique qui s'intéresse aux opérations et aux fonctions sur les variables logiques.
Plus en détailArchitecture des ordinateurs TD1 - Portes logiques et premiers circuits
Architecture des ordinateurs TD1 - Portes logiques et premiers circuits 1 Rappel : un peu de logique Exercice 1.1 Remplir la table de vérité suivante : a b a + b ab a + b ab a b 0 0 0 1 1 0 1 1 Exercice
Plus en détailLogique séquentielle
Bascules et logique séquentielle aniel Etiemble de@lri.fr Logique séquentielle Logique séquentielle Le système a des «états» ans un système séquentiel Éléments de mémorisation Les sorties dépendent des
Plus en détailQUESTION 1 {2 points}
ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté
Plus en détailELP 304 : Électronique Numérique. Cours 1 Introduction
ELP 304 : Électronique Numérique Cours 1 Introduction Catherine Douillard Dépt Électronique Les systèmes numériques : généralités (I) En électronique numérique, le codage des informations utilise deux
Plus en détailSystème binaire. Algèbre booléenne
Algèbre booléenne Système binaire Système digital qui emploie des signaux à deux valeurs uniques En général, les digits employés sont 0 et 1, qu'on appelle bits (binary digits) Avantages: on peut utiliser
Plus en détailLa conversion de données : Convertisseur Analogique Numérique (CAN) Convertisseur Numérique Analogique (CNA)
La conversion de données : Convertisseur Analogique Numérique (CAN) Convertisseur Numérique Analogique (CNA) I. L'intérêt de la conversion de données, problèmes et définitions associés. I.1. Définitions:
Plus en détailUniversité de La Rochelle. Réseaux TD n 6
Réseaux TD n 6 Rappels : Théorème de Nyquist (ligne non bruitée) : Dmax = 2H log 2 V Théorème de Shannon (ligne bruitée) : C = H log 2 (1+ S/B) Relation entre débit binaire et rapidité de modulation :
Plus en détailManipulations du laboratoire
Manipulations du laboratoire 1 Matériel Les manipulations de ce laboratoire sont réalisées sur une carte électronique comprenant un compteur 4-bit asynchrone (74LS93) avec possibilité de déclenchement
Plus en détailJ AUVRAY Systèmes Electroniques TRANSMISSION DES SIGNAUX NUMERIQUES : SIGNAUX EN BANDE DE BASE
RANSMISSION DES SIGNAUX NUMERIQUES : SIGNAUX EN BANDE DE BASE Un message numérique est une suite de nombres que l on considérera dans un premier temps comme indépendants.ils sont codés le plus souvent
Plus en détailModules d automatismes simples
Modules d automatismes simples Solutions pour automatiser Modules d'automatismes Enfin, vraiment simple! Un concentré de solution Pour vos petites applications d'automatismes millenium gère : Temporisations
Plus en détailCHAPITRE VI ALEAS. 6.1.Généralités.
CHAPITRE VI ALEAS 6.1.Généralités. Lors de la synthèse des systèmes logique (combinatoires ou séquentiels), nous avons supposé, implicitement, qu une même variable secondaire avait toujours la même valeur
Plus en détailTD Architecture des ordinateurs. Jean-Luc Dekeyser
TD Architecture des ordinateurs Jean-Luc Dekeyser Fiche 1 Nombres de l informatique Exercice 1 Une entreprise désire réaliser la sauvegarde de ses données sur un site distant. Le volume de données à sauvegarder
Plus en détailFiche technique CPU 314SC/DPM (314-6CG13)
Fiche technique CPU 314SC/DPM (3146CG13) Données techniques N de commande 3146CG13 Type CPU 314SC/DPM Information générale Note Caractéristiques SPEEDBus Technologie SPEED7 24 x DI, 16 x DO, 8 x DIO, 4
Plus en détailGPA770 Microélectronique appliquée Exercices série A
GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément
Plus en détailUE 503 L3 MIAGE. Initiation Réseau et Programmation Web La couche physique. A. Belaïd
UE 503 L3 MIAGE Initiation Réseau et Programmation Web La couche physique A. Belaïd abelaid@loria.fr http://www.loria.fr/~abelaid/ Année Universitaire 2011/2012 2 Le Modèle OSI La couche physique ou le
Plus en détailConception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des
Plus en détailChapitre 4 : Les mémoires
1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une
Plus en détailTransmissions série et parallèle
1. Introduction : Un signal numérique transmet généralement plusieurs digits binaires. Exemple : 01000001 ( huit bits). Dans une transmission numérique on peut envisager deux modes : les envoyer tous en
Plus en détailI- Définitions des signaux.
101011011100 010110101010 101110101101 100101010101 Du compact-disc, au DVD, en passant par l appareil photo numérique, le scanner, et télévision numérique, le numérique a fait une entrée progressive mais
Plus en détailLivret - 1. Informatique : le matériel. --- Ordinateur, circuits, codage, système, réseau. Cours informatique programmation.
Livret - 1 Informatique : le matériel --- Ordinateur, circuits, codage, système, réseau. RM di scala Cours informatique programmation Rm di Scala - http://www.discala.net SOMMAIRE Introduction 2 Notations
Plus en détailConception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique
Plus en détailLes portes logiques. Voici les symboles des trois fonctions de base. Portes AND. Portes OR. Porte NOT
Les portes logiques Nous avons jusqu ici utilisé des boutons poussoirs et une lampe pour illustrer le fonctionnement des opérateurs logiques. En électronique digitale, les opérations logiques sont effectuées
Plus en détailRESUME DE COURS ET CAHIER D'EXERCICES
ARCITECTURE INFO-UP REUME DE COUR ET CAIER D'EXERCICE EPITA F. GABON Architecture EPITA INFO-UP F. Gabon COUR LIVRE D ARCITECTURE 3 REUME D'ELECTRONIUE LOGIUE 4 YTEME DE NUMERATION 6 ALGEBRE DE BOOLE 6
Plus en détailAlgèbre binaire et Circuits logiques (2007-2008)
Université Mohammed V Faculté des Sciences Département de Mathématiques et Informatique Filière : SMI Algèbre binaire et Circuits logiques (27-28) Prof. Abdelhakim El Imrani Plan. Algèbre de Boole 2. Circuits
Plus en détailUEO11 COURS/TD 1. nombres entiers et réels codés en mémoire centrale. Caractères alphabétiques et caractères spéciaux.
UEO11 COURS/TD 1 Contenu du semestre Cours et TDs sont intégrés L objectif de ce cours équivalent a 6h de cours, 10h de TD et 8h de TP est le suivant : - initiation à l algorithmique - notions de bases
Plus en détailRecueil d'exercices de logique séquentielle
Recueil d'exercices de logique séquenielle Les bascules: / : Bascule JK Bascule D. Expliquez commen on peu modifier une bascule JK pour obenir une bascule D. 2/ Eude d un circui D Q Q Sorie A l aide d
Plus en détailREALISATION d'un. ORDONNANCEUR à ECHEANCES
REALISATION d'un ORDONNANCEUR à ECHEANCES I- PRÉSENTATION... 3 II. DESCRIPTION DU NOYAU ORIGINEL... 4 II.1- ARCHITECTURE... 4 II.2 - SERVICES... 4 III. IMPLÉMENTATION DE L'ORDONNANCEUR À ÉCHÉANCES... 6
Plus en détailET 24 : Modèle de comportement d un système Boucles de programmation avec Labview.
ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview. Sciences et Technologies de l Industrie et du Développement Durable Formation des enseignants parcours : ET24 Modèle de
Plus en détailCours Informatique 1. Monsieur SADOUNI Salheddine
Cours Informatique 1 Chapitre 2 les Systèmes Informatique Monsieur SADOUNI Salheddine Un Système Informatique lesystème Informatique est composé de deux parties : -le Matériel : constitué de l unité centrale
Plus en détailSUR MODULE CAMÉRA C38A (OV7620)
Applications maquette d'étude EP10K20 DÉMULTIPLEXEUR BT.656 SUR MODULE CAMÉRA C38A OV7620 SCHÉMAS ET DESCRIPTIONS AHDL 1. Schéma principal Le démultiplexeur proprement dit est la fonction "Decod_BT656_1".
Plus en détailLes opérations binaires
Les opérations binaires Compétences associées A2 : Analyser et interpréter une information numérique Objectifs Etre capable: - De coder les nombres entiers en code complément à 2. - De résoudre les opérations
Plus en détailASR1 TD7 : Un microprocesseur RISC 16 bits
{Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit
Plus en détailOrganisation des Ordinateurs
Organisation des Ordinateurs Bernard Boigelot E-mail : boigelot@montefiore.ulg.ac.be URL : http://www.montefiore.ulg.ac.be/~boigelot/ http://www.montefiore.ulg.ac.be/~boigelot/cours/org/ 1 Chapitre 1 Les
Plus en détailMentions légales (non traduites)... 3. 1. Introduction... 4. 2. Légendes... 4. 3. Schémas de raccordement... 5. 4. Configuration de la S16...
1 2 Table des matières Consignes de sécurité importantes (non traduites)... 3 Mentions légales (non traduites)... 3 Garantie limitée (non traduite)... 3 1. Introduction... 4 2. Légendes... 4 3. Schémas
Plus en détailLes liaisons SPI et I2C
DAMÉCOURT BENJAMIN AVRIL 28 Liaisons synchrones Les liaisons SPI et I2C Face arrière d un imac : trois ports USB, un port Firewire 4 et un port Firewire 8 CHRONOLOGIE ANNÉES 7 La liaison SPI et la création
Plus en détailArchitecture des ordinateurs
Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?
Plus en détailLes diagrammes de modélisation
L approche Orientée Objet et UML 1 Plan du cours Introduction au Génie Logiciel L approche Orientée Objet et Notation UML Les diagrammes de modélisation Relations entre les différents diagrammes De l analyse
Plus en détailCours de Génie Logiciel
Cours de Génie Logiciel Sciences-U Lyon Diagrammes UML (2) http://www.rzo.free.fr Pierre PARREND 1 Avril 2005 Sommaire Les Diagrammes UML Diagrammes de Collaboration Diagrammes d'etats-transitions Diagrammes
Plus en détailConception et réalisation d'une pédale MIDI
Conception et réalisation d'une pédale MIDI Origine et historique du projet: Plusieurs dizaines de lycéens de Porto-Vecchio adhèrent au club musique du foyer socio-éducatif et se retrouvent à l'heure du
Plus en détailCours de Programmation en Langage Synchrone SIGNAL. Bernard HOUSSAIS IRISA. Équipe ESPRESSO
Cours de Programmation en Langage Synchrone SIGNAL Bernard HOUSSAIS IRISA. Équipe ESPRESSO 24 septembre 2004 TABLE DES MATIÈRES 3 Table des matières 1 Introduction 5 1.1 La Programmation Temps Réel.........................
Plus en détailLes réseaux cellulaires
Les réseaux cellulaires Introduction Master 2 Professionnel STIC-Informatique Module RMHD 1 Introduction Les réseaux cellulaires sont les réseaux dont l'évolution a probablement été la plus spectaculaire
Plus en détailPatentamt JEuropaisches. European Patent Office Numéro de publication: 0 1 1 0 7 6 7 Office européen des brevets DEMANDE DE BREVET EUROPEEN
Patentamt JEuropaisches European Patent Office Numéro de publication: 0 1 1 0 7 6 7 Office européen des brevets ^ DEMANDE DE BREVET EUROPEEN Numéro de dépôt: 83402232.9 @ Int. Cl.3: G 06 F 7/52 Date de
Plus en détail- Instrumentation numérique -
- Instrumentation numérique - I.Présentation du signal numérique. I.1. Définition des différents types de signaux. Signal analogique: Un signal analogique a son amplitude qui varie de façon continue au
Plus en détailTout savoir sur le matériel informatique
Tout savoir sur le matériel informatique Thème de l exposé : Les Processeurs Date : 05 Novembre 2010 Orateurs : Hugo VIAL-JAIME Jérémy RAMBAUD Sommaire : 1. Introduction... 3 2. Historique... 4 3. Relation
Plus en détailAuto formation à Zelio logic
Auto formation à Zelio logic 1 Les Produits Félicitations, vous avez choisi l'un des produits Zelio 2 suivants : 2 Environnement Le Zelio Logic est programmable à l'aide du logiciel Zelio Soft ou en Saisie
Plus en détailIntroduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007
Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des
Plus en détailEquipement. électronique
MASTER ISIC Les générateurs de fonctions 1 1. Avant-propos C est avec l oscilloscope, le multimètre et l alimentation stabilisée, l appareil le plus répandu en laboratoire. BUT: Fournir des signau électriques
Plus en détailLa (les) mesure(s) GPS
La (les) mesure(s) GPS I. Le principe de la mesure II. Equation de mesure GPS III. Combinaisons de mesures (ionosphère, horloges) IV. Doubles différences et corrélation des mesures V. Doubles différences
Plus en détailExécution des instructions machine
Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]
Plus en détailHiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique
Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément
Plus en détailbasée sur le cours de Bertrand Legal, maître de conférences à l ENSEIRB www.enseirb.fr/~legal Olivier Augereau Formation UML
basée sur le cours de Bertrand Legal, maître de conférences à l ENSEIRB www.enseirb.fr/~legal Olivier Augereau Formation UML http://olivier-augereau.com Sommaire Introduction I) Les bases II) Les diagrammes
Plus en détailComme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:
Travaux Pratiques 3. IFT 1002/IFT 1005. Structure Interne des Ordinateurs. Département d'informatique et de génie logiciel. Université Laval. Hiver 2012. Prof : Bui Minh Duc. Tous les exercices sont indépendants.
Plus en détailINTRODUCTION AUX SYSTEMES D EXPLOITATION. TD2 Exclusion mutuelle / Sémaphores
INTRODUCTION AUX SYSTEMES D EXPLOITATION TD2 Exclusion mutuelle / Sémaphores Exclusion mutuelle / Sémaphores - 0.1 - S O M M A I R E 1. GENERALITES SUR LES SEMAPHORES... 1 1.1. PRESENTATION... 1 1.2. UN
Plus en détailCodage d information. Codage d information : -Définition-
Introduction Plan Systèmes de numération et Représentation des nombres Systèmes de numération Système de numération décimale Représentation dans une base b Représentation binaire, Octale et Hexadécimale
Plus en détailProteus Design Suite V7 Instruments virtuels
Proteus Design Suite V7 Instruments virtuels Le modèle d oscilloscope virtuel...2 Généralités...2 Utilisation de l oscilloscope...2 Le modèle d analyseur logique...5 Généralités...5 Utilisation de l analyseur
Plus en détailMatériel & Logiciels (Hardware & Software)
CHAPITRE 2 HARDWARE & SOFTWARE P. 1 Chapitre 2 Matériel & Logiciels (Hardware & Software) 2.1 Matériel (Hardware) 2.1.1 Présentation de l'ordinateur Un ordinateur est un ensemble de circuits électronique
Plus en détailArchitectures haute disponibilité avec MySQL. Olivier Olivier DASINI DASINI - - http://dasini.net/blog
Architectures haute disponibilité avec MySQL Architectures Architectures haute disponibilité haute disponibilité avec MySQL avec MySQL Olivier Olivier DASINI DASINI - - http://dasini.net/blog Forum PHP
Plus en détailT500 DUAlTACH. JAQUET T500 DualTach Instrument de mesure et de surveillance équipé de 2 entrées fréquence TACHYMETRE 2 CANAUX
02-09 T500 DUAlTACH JAQUET T500 DualTach Instrument de mesure et de surveillance équipé de 2 entrées fréquence JAQUET T500 DualTach Instrument multi canal de mesure et de surveillance pour applications
Plus en détailMICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C
Haute Ecole d Ingénierie et de Gestion Du Canton du Vaud MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C Programmation en mode simulation 1. DOCUMENTS DE RÉFÉRENCE...
Plus en détailConversion d un entier. Méthode par soustraction
Conversion entre bases Pour passer d un nombre en base b à un nombre en base 10, on utilise l écriture polynomiale décrite précédemment. Pour passer d un nombre en base 10 à un nombre en base b, on peut
Plus en détailIntroduction à l informatique temps réel Pierre-Yves Duval (cppm)
Introduction à l informatique temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 -Définition et problématique - Illustration par des exemples -Automatisme:
Plus en détailRéplication des données
Réplication des données Christelle Pierkot FMIN 306 : Gestion de données distribuées Année 2009-2010 Echange d information distribuée Grâce à un serveur central Une seule copie cohérente Accès à distance
Plus en détailFiche technique CPU 315SN/PN (315-4PN33)
Fiche technique CPU 315SN/PN (315-4PN33) Données techniques N de commande 315-4PN33 Information générale Note - Caractéristiques SPEED-Bus - Données techniques de l'alimentation Alimentation (valeur nominale)
Plus en détailListe des Paramètres 2FC4...-1ST 2FC4...-1PB 2FC4...-1PN 2FC4...-1SC 2FC4...-1CB
Édi 07.2014 610.00260.50.650 Instrucs service d'origine Français Liste s Paramètres 2FC4...-1ST 2FC4...-1PB 2FC4...-1PN 2FC4...-1SC 2FC4...-1CB 1Liste s 1 Liste s Descrip s s 1.020 Fréquence minimale 1.021
Plus en détailEléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)
Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 - Evénements et architectures - Spécifications de performances
Plus en détailMPI Activité.10 : Logique binaire Portes logiques
MPI Activité.10 : Logique binaire Portes logiques I. Introduction De nombreux domaines font appel aux circuits logiques de commutation : non seulement l'informatique, mais aussi les technologies de l'asservissement
Plus en détailLicence Sciences et Technologies Examen janvier 2010
Université de Provence Introduction à l Informatique Licence Sciences et Technologies Examen janvier 2010 Année 2009-10 Aucun document n est autorisé Les exercices peuvent être traités dans le désordre.
Plus en détailAcquisition et conditionnement de l information Les capteurs
Acquisition et conditionnement de l information Les capteurs COURS 1. Exemple d une chaîne d acquisition d une information L'acquisition de la grandeur physique est réalisée par un capteur qui traduit
Plus en détailCARPE. Documentation Informatique S E T R A. Version 2.00. Août 2013. CARPE (Documentation Informatique) 1
CARPE (Documentation Informatique) 1 CARPE Version 2.00 Août 2013 Documentation Informatique S E T R A Programme CARPE - Manuel informatique de l'utilisateur CARPE (Documentation Informatique) 2 Table
Plus en détail1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :
GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours
Plus en détailTélécommunications. Plan
Télécommunications A.Maizate - EHTP 2010/2011 Plan Concepts généraux: Téléinformatique Liaison de Téléinformatique Sens de transmission Types de transmission Parallèle Série Techniques de Transmission
Plus en détailLecteur de carte à puce LCPM1 SOMMAIRE
SOMMAIRE I Différents types de cartes p2 1.1- Carte magnétique 1.2- Carte II Les cartes s. p3 2.1- Introduction 2.2- Constitution III Les familles de cartes s. p6 3.1- Les cartes à mémoire simple 3.2-
Plus en détailConfiguration automatique
Configuration automatique (/home/terre/d01/adp/bcousin/polys/internet:gestion_reseau/6.dhcp.fm- 29 Septembre 1999 12:07) PLAN Introduction Les principes de DHCP Le protocole DHCP Conclusion Bibliographie
Plus en détailDM 1 : Montre Autoquartz ETA
Lycée Masséna DM 1 : Montre Autoquartz ETA 1 Présentation de la montre L essor de l électronique nomade s accompagne d un besoin accru de sources d énergies miniaturisées. Les contraintes imposées à ces
Plus en détailExo7. Calculs de déterminants. Fiche corrigée par Arnaud Bodin. Exercice 1 Calculer les déterminants des matrices suivantes : Exercice 2.
Eo7 Calculs de déterminants Fiche corrigée par Arnaud Bodin Eercice Calculer les déterminants des matrices suivantes : Correction Vidéo ( ) 0 6 7 3 4 5 8 4 5 6 0 3 4 5 5 6 7 0 3 5 4 3 0 3 0 0 3 0 0 0 3
Plus en détailOrdinateurs, Structure et Applications
Ordinateurs, Structure et Applications Cours 10, Les interruptions Etienne Tremblay Université Laval, Hiver 2012 Cours 10, p.1 Les interruptions du 8086 Une interruption interrompt l exécution séquentielle
Plus en détailExemples de Projets SAFI
Exemples de Projets SAFI Analyse sismique simplifiée (CNB-95) Société Informatique SAFI Inc. 3393, chemin Sainte-Foy Ste-Foy, Québec, G1X 1S7 Canada Contact: Rachik Elmaraghy, P.Eng., M.A.Sc. Tél.: 1-418-654-9454
Plus en détailEPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE
EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE QCM Remarque : - A une question correspond au moins 1 réponse juste - Cocher la ou les bonnes réponses Barème : - Une bonne réponse = +1 - Pas de réponse = 0
Plus en détailAuditcon 2 SERIES MODÈLES 252 ET 552 MODE D EMPLOI
Auditcon 2 SERIES MODÈLES 252 ET 552 MODE D EMPLOI Modes de serrure Une serrure est expédiée de l usine avec des valeurs de réglage «par défaut» et un numéro d identification personnel (NIP) prédéterminé
Plus en détailTemps Réel. Jérôme Pouiller <j.pouiller@sysmic.org> Septembre 2011
Temps Réel Jérôme Pouiller Septembre 2011 Sommaire Problèmatique Le monotâche Le multitâches L ordonnanement Le partage de ressources Problèmatiques des OS temps réels J. Pouiller
Plus en détailFormations spécifiques
Formations spécifiques Sensibilisation aux risques électriques et sécurité lors des interventions de maintenance Durée : 2 journées Tout technicien travaillant sur des installations industrielles automatisées
Plus en détailHyper-V et SC Virtual Machine Manager sous Windows Server 2008 R2
186 Hyper-V et SC Virtual Machine Manager sous Windows Server 2008 R2 L'utilisation des fonctionnalités de haute disponibilité intégrées aux applications, L'ajout de solutions tierces. 1.1 Windows Server
Plus en détailNmap (Network Mapper) Outil d exploration réseau et scanneur de ports/sécurité
Nmap (Network Mapper) Outil d exploration réseau et scanneur de ports/sécurité 1. Présentation Nmap est un outil open source d'exploration réseau et d'audit de sécurité, utilisé pour scanner de grands
Plus en détailSystemes d'exploitation des ordinateurs
! " #$ % $ &' ( $ plan_ch6_m1 Systemes d'exploitation des ordinateurs Conception de Systèmes de Gestion de la Mémoire Centrale Objectifs 1. Conception de systèmes paginés 2. Conception des systèmes segmentés
Plus en détailInformatique Générale
Informatique Générale Guillaume Hutzler Laboratoire IBISC (Informatique Biologie Intégrative et Systèmes Complexes) guillaume.hutzler@ibisc.univ-evry.fr Cours Dokeos 625 http://www.ens.univ-evry.fr/modx/dokeos.html
Plus en détailEléments constitutifs et synthèse des convertisseurs statiques. Convertisseur statique CVS. K à séquences convenables. Source d'entrée S1
1 Introduction Un convertisseur statique est un montage utilisant des interrupteurs à semiconducteurs permettant par une commande convenable de ces derniers de régler un transfert d énergie entre une source
Plus en détailCONVERTISSEURS NA ET AN
Convertisseurs numériques analogiques (xo Convertisseurs.doc) 1 CONVTIU NA T AN NOT PLIMINAI: Tous les résultats seront exprimés sous formes littérales et encadrées avant les applications numériques. Les
Plus en détailArithmétique binaire. Chapitre. 5.1 Notions. 5.1.1 Bit. 5.1.2 Mot
Chapitre 5 Arithmétique binaire L es codes sont manipulés au quotidien sans qu on s en rende compte, et leur compréhension est quasi instinctive. Le seul fait de lire fait appel au codage alphabétique,
Plus en détailCours admin 200x serveur : DNS et Netbios
LE SERVICE DNS Voici l'adresse d'un site très complet sur le sujet (et d'autres): http://www.frameip.com/dns 1- Introduction : Nom Netbios et DNS Résolution de Noms et Résolution inverse Chaque composant
Plus en détailElectrotechnique. Fabrice Sincère ; version 3.0.5 http://pagesperso-orange.fr/fabrice.sincere/
Electrotechnique Fabrice Sincère ; version 3.0.5 http://pagesperso-orange.fr/fabrice.sincere/ 1 Sommaire 1 ère partie : machines électriques Chapitre 1 Machine à courant continu Chapitre 2 Puissances électriques
Plus en détailÉléments d'architecture des ordinateurs
Chapitre 1 Éléments d'architecture des ordinateurs Machines take me by surprise with great frequency. Alan Turing 1.1 Le Hardware Avant d'attaquer la programmation, il est bon d'avoir quelques connaissances
Plus en détailAnnexe : La Programmation Informatique
GLOSSAIRE Table des matières La Programmation...2 Les langages de programmation...2 Java...2 La programmation orientée objet...2 Classe et Objet...3 API et Bibliothèque Logicielle...3 Environnement de
Plus en détailPartie 7 : Gestion de la mémoire
INF3600+INF2610 Automne 2006 Partie 7 : Gestion de la mémoire Exercice 1 : Considérez un système disposant de 16 MO de mémoire physique réservée aux processus utilisateur. La mémoire est composée de cases
Plus en détailArchitecture Matérielle et Logicielle (LIF6) Cahier d'exercices, automne 2014
Architecture Matérielle et Logicielle (LIF6) Cahier d'exercices, automne 2014 Table des matières 1 Vue d'ensemble de l'ordinateur 4 11 Taille du bus, volume de mémoire centrale 4 12 Petits calculs autour
Plus en détail