1. PRÉSTATIO Il faut se rendre à l évidence : Le traitement d une information électrique s effectue de plus en plus souvent sous forme numérique, au détriment des techniques analogiques classiques. C est donc que le traitement sous forme numérique des signaux présente maintenant plus d avantages que le traitement analogique. Après avoir dégagé quelques caractéristiques des techniques analogiques et numériques, nous nous intéresserons aux principales méthodes de conversion d un signal numérique en un signal analogique et viceversa. 1.1 s essentielles des techniques analogiques et numériques. Le plus gros inconvénient des systèmes analogiques est sans doute leur sensibilité à toutes sortes de perturbations, ce qui concourt rapidement à la dégradation de l information : Les «bruits» sont des signaux parasites, issus des composants eux mêmes, ou de sources extérieures, par couplages (capacitif, inductif...). L élimination, ou seulement la réduction de ces bruits, est souvent délicate et fait appel à des techniques spécifiques (blindages, plans de masse, étages à découpage, détection synchrone, corrélation...) De plus, les étages ainsi rajoutés sont eux mêmes des sources de bruit, si bien que plus une chaîne de traitement analogique se complique, et plus les signaux y auront de chance de se dégrader! Les risques d instabilité sont communs : Par couplage, il peut apparaître des boucles, sièges d oscillations parasites. Les points de repos des composants actifs consomment de l énergie en pure perte. Ils sont également sujets à des dérives de toutes sortes : Variation de température, d hygrométrie, vieillissement des composants... La mémorisation de l information analogique n est envisageable que par recours à un support magnétique ; l état magnétique de ce support sera facilement influencé par tout champ magnétique extérieur. nfin une chaîne de traitement analogique ne peut s adapter à des applications diverses qu au prix d une modification de sa structure. (on parle d architecture matérielle) Inversement, dans un système de traitement numérique, le fait de travailler avec des «0» et des «1» logiques, qui correspondent à des niveaux pouvant varier dans une large mesure, confère à la technique numérique une grande insensibilité aux bruits et aux dérives. Si, par malheur, un bit de poids important était le siège de changements d états intempestifs, l effet en serait annulé par des systèmes de contrôle quasiment infaillibles (contrôle de parité, de redondance, codes détecteurs d erreurs...) qui sont impossibles à mettre en oeuvre en analogique. La complexité d une chaîne de traitement numérique ne nuit en rien à la qualité de l information, bien au contraire : Il y a régénération des niveaux logiques lors du passage d une information dans une structure numérique! Le traitement numérique est «simple». Il s appuie sur les règles de l algèbre binaire, et les composants de base sont largement diffusés et standardisés : n microprocesseur est maintenant un composant presque aussi vulgaire qu un transistor! nfin, pour un système de traitement numérique, on parle d architecture logicielle : Il suffit de modifier quelques éléments d un programme pour changer la nature du traitement de l information effectuée ; un système de traitement numérique est ainsi auto adaptatif. Cependant, tout n est pas parfait dans le traitement numérique : Le fait de coder la valeur d un signal sur n bits entraîne une erreur d approximation systématique, nommée erreur de quantification. ous verrons plus loin quelles en sont les conséquences;
1.2 Signal analogique Signal numérique Chaînes de conversion. n signal analogique peut prendre toute valeur entre son maximum et son minimum ; il peut éventuellement présenter des discontinuités au cours du temps. On qualifie aussi un signal analogique de signal à temps continu : Il varie continûment dans le temps. s A signal analogique tps A l inverse, un signal numérique est formé d une suite séquencée de nombres binaires codés sur n bits. Il est aisé de voir qu un tel «signal» ne peut prendre que les valeurs de permises par le codage. On qualifie un signal numérique de signal à temps discret : Sa valeur ne peut évoluer qu à des dates définies s signal numérique tps Symbolisation des conversions : Conversion analogique numérique (CA) La tension analogique v est convertie en un mot binaire codé sur bits Conversion numérique analogique (CA) Le mot binaire d entrée (M bits) est converti en la tension analogique Chaîne de traitement numérique du signal Le cœur d un tel système est une unité de calcul numérique qui exécute un programme. Cette unité travaillant sur des nombres codés en binaire, elle est précédée d une unité d acquisition et suivie d une unité de restitution : PROGRAMM e(t) { e n } { s n } s(t) Horloge (f ) L unité d acquisition est chargée de transformer le signal analogique e(t) en une séquence de nombres binaires qu on note {e n } : Ces nombres se succèdent avec une fréquence de rafraîchissement égale à la fréquence f. Cette opération est réalisée par un ensemble de trois fonctions secondaires : chantillonnage Blocage Conversion analogique-numérique Le système de restitution doit élaborer le signal analogique s(t), à partir d une séquence de nombres {s n } ; il comprend essentiellement un convertisseur numérique-analogique, associé à un filtre de lissage.
2. CARACTÉRISTIQS DS COVRTISSRS. 2.1 Convertisseur numérique analogique. de transfert C est la représentation graphique de la loi liant v s à On distingue deux types de convertisseurs suivant le signe de v s : nipolaire, si 0 V MAX ou bipolaire, si V MAX +V MAX réelle réelle La caractéristique est une droite passant par l origine ; cette situation est irréelle car elle suppose des variations infinitésimales de et de. La caractéristique réelle est en forme d escalier, dont la hauteur de marche correspond au quantum, c est à dire à la variation de la tension de sortie qui correspond à une variation de ± 1 LSB (Least significant bit) du mot binaire d entrée. On appelle excursion, la variation de qui correspond au passage du mot binaire d entrée de 0 à sa valeur maximale. Pour un CA unipolaire, on appelle tension pleine échelle V SP, la valeur de correspondant à MAX. Pour un codage sur n bits, peut varier de 0 à 2 n 1 ; le quantum q s écrit : q = 2 n et = q 1 rreurs. La caractéristique de transfert peut présenter quelques écarts par rapport à la situation décrite plus haut : rreur d offset : La caractéristique ne passe pas par l origine rreur de gain : La pente de la caractéristique n est pas conforme réelle Gain G 0 rreur ε réelle Gain G
rreur de linéarité : La pente de la caractéristique n est pas constante rreur de monotonicité : La caractéristique n est pas monotone réelle réelle (non linéaire) on monotonicité Chacune de ces erreurs contribue à la précision globale du CA : n appelant ε MAX la plus grande erreur enregistrée, et pour une excursion, la précision est donnée par ε précision = max Temps d établissement (settling time) C est le temps nécessaire (dans le cas le plus défavorable où tous les bits changent d état), pour établir la sortie à un certain pourcentage de sa valeur finale (en général à mieux que 5% près). Ce temps limite la fréquence maximale de conversion. 2.2 Convertisseur analogique numérique. de transfert Comme pour un CA, la caractéristique de transfert d un CA est en forme de marches d escaliers. Le quantum q est la variation de v qui provoque la variation de 1 LSB de. Dans le cas d un CA, on parle plus volontiers de résolution. La résolution r d un CA n bits, dont l excursion est, est donnée par : r = 2 n 1 réelle On peut rencontrer le terme de «nombre de points» qui correspond au nombre de codes binaires qu il est possible d obtenir : Pour un CA n bits, on parlera de CA à 2 n points. (Terminologie classique pour qualifier un multimètre ; noter que dans ce cas, le nombre de points d un multimètre est rarement une puissance de 2). rreurs. On retrouve les mêmes erreurs que pour un CA : offset, linéarité et gain. Il s ajoute ici l erreur de quantification, qui correspond à un arrondi de calcul. Si la règle est d arrondir par défaut, alors l erreur de quantification est majorée par 1LSB (troncature) ; si on choisit d arrondir à la valeur la plus proche, alors l erreur de quantification est majorée par ½ LSB. C est cette seconde règle qui est généralement adoptée. avec erreur d arrondi avec erreur de troncature Temps de conversion Cette durée T C sépare la date d application d une tension v de celle d apparition du code binaire ; elle est liée à la structure du CA (de quelques ns à plusieurs centaines de ms!)
3. COVRTISSRS MÉRIQ - AALOGIQ Le principe général des CA est de commuter une source active de référence (tension ou courant) sur un réseau de résistances, réalisant un diviseur (de tension ou de courant) par 2 n. Chaque bit {a 0, a 1, a n-1 }du mot binaire d entrée commande un commutateur (porte CMOS). a n-1 a n-2 a 1 a 0 C O M M T A T R S Réseau de résistances Sortie analogique 3.1 Convertisseur à réseau pondéré. ous analysons une structure fonctionnant sur 4 bits. (Cf. ci-contre) On a = a 0 + 2a 1 + 4a 2 + 8a 3 en décimal. R Référence : RF ou I RF K3 n bit à «1» correspond à un interrupteur fermé, un bit à «0» à un interrupteur ouvert. Intéressons nous au courant de court-circuit de ce montage : Pour u = 0, i = I RF cc = Réq Avec la règle d état des interrupteurs : 1 a a a a = 0 + 1 + 2 + 3 Réq 8R 4R R RF Soit I RF ( a 2a 4a 8a ) RF cc = 0 + 1 + 2 + 3 = 8R 8R Le pas (quantum) de ce convertisseur est q = RF et le courant pleine échelle est 8R Structure d application : R On fait suivre ce réseau d un convertisseur courant-tension à amplificateur opérationnel (A.Op). L A.Op fonctionnant en régime linéaire, le réseau se trouve en court circuit. Il vient : R' 4R vs = R'I cc = RF 8R De plus, est produite sous impédance nulle. 8R RF 4R 8R K2 K1 K0 a 3 a 2 a 1 a 0 15 I RF ccp =. 8 R K3 K2 K1 K0 Icc Icc R i u Limites : Ce type de réseau est limité à 4 bits ; il faut diminuer RF si le nombre de bits augmente, afin de conserver une valeur acceptable pour I CC, mais alors le pas diminue et la différenciation de courants très voisins devient délicate. D autre part, si le nombre de bits augmente, il y a augmentation de la résistance associée au LSB, ce qui est une source de bruit ; il y a de pair une diminution de la valeur de résistance associée au MSB, ce qui nécessite une grande précision sur sa valeur. Pour réaliser un CA 8 bits avec cette technique, on utilise 2 réseaux 4 bits, suivis de leur convertisseur couranttension, puis on réalise une somme pondérée des tensions de sortie de chacun de ces convertisseurs (CA1 et CA2 ; voir figure page suivante)
Pour le CA dessiné à droite, a 0 est le LSB et a 7 le MSB. L A.Op est câblé en inverseur : v v 2 S = S1 16 or 1 = q (a 4 + 2a 5 + 4a 6 + 8a 7 ) et 2 = q (a 0 + 2a 1 + 4a 2 + 8a 3 ) finalement a 7 a 6 a 5 a 4 a 3 a 2 a 1 a 0 CA 1 CA 2 R 1 1 2 16R 1 R 1 = (-q/16) ( a 0 + 2a 1 + 4a 2 + 8a 3 + 16a 4 + 32a 5 + 64a 6 + 128a 7 ) = -q 3.2 Convertisseur à réseau R. xemple de schéma sur 4 bits : Les commutateurs K 0 à K3 sont commandés par l état des bits a 0 à a 3. (en 0 si bit à «0», en 1 si bit à «1») R R R A B C K 3 K 2 K 1 K 0 a 3 a 2 a 1 a 0 0 1 0 1 0 1 0 1 3.2.1 Configuration en commutation de tension. ne source de référence RF est connectée entre et ; la sortie est prise entre et M. R R R A B C K 3 K 2 K 1 K 0 ous recherchons le modèle de Thévenin de ce convertisseur, vu entre et M. 0 1 0 1 0 1 0 1 RF Le schéma peut être modifié en remplaçant chaque commutateur par une source de tension commutée. R R R A B C M On procède à la simplification de cette structure, en commençant à droite : ous obtenons une suite d associations de générateurs en parallèle. Finalement, vu de et M, le réseau se réduit à un électromoteur de Thévenin, de résistance interne R et de fém donnée par : v RF 8a 4a 2a a RF S 0 = 3 + 2 + 1 + 0 = 16 16 a 3 RF ( ) a 2 RF a 1 RF a 0 RF
Le quantum est RF /16 et la sortie pleine échelle est 0P = (15/16) RF. n 1 (Pour un codage sur n bits, on parviendrait à RF RF 2 0 =, q =, v n n S0P = n RF 2 2 2 Ce type de CA est en général suivi d un A.Op adaptateur d impédance, permettant de produire R kr une tension sous impédance interne nulle.(cf. à droite) ) La configuration commutation de tension du réseau R présente cependant quelques inconvénients : -k0 M Lors de la commutation d un interrupteur K i, le sens du courant doit changer dans la résistance associée. Compte tenu des capacités parasites des commutateurs, CA (capacités CMOS) cette inversion peut prendre un certain temps. C est pourquoi cette configuration en commutation de tension est réservée aux applications demandant une rapidité moindre. 3.2.2 Configuration en commutation de courant. (dite parfois «réseau R inversé») 0 La source de référence RF est maintenant connectée entre et M ; la sortie est prélevée entre et, en situation de court-circuit. RF R R R A B C Maintenant, la tension aux bornes de chaque résistance reste la même, quelque soit la position du commutateur associé. Il n y a plus d inversion de sens de courant et la rapidité s en trouve accrue. K 3 K 2 K 1 0 1 0 1 0 1 0 K 0 1 I CC 0 M Pour une sortie en court-circuit, il est aisé de calculer l intensité du courant dans chaque résistance, en remarquant que la tension à ses bornes est moitié de celle de sa voisine de gauche. (et double de celle de sa voisine de droite) R R R A B Le fonctionnement consiste C à commuter les intensités I 0 à I 3 vers (bit à «1») ou vers la masse (bit à «0») RF /2 /4 /8 Le courant de court-circuit s écrit : I 3 I 2 I 1 I 0 I CC = a 0 I 0 + a 1 I 1 + a 2 I 2 + a 3 I 3 soit I a. ref a. ref a. ref a. ref ref.(a 2a 4a 8a ) ref cc = 0 + 1 + 2 + 3 = 0 + 1 + 2 + 3 = 16R 8R 4R 16R 16R Le pas obtenu ici est q ref 15 = et la pleine échelle I. ref ccp 16R = 16 R
Ce type de CA est généralement associé à un convertisseur courant-tension, comme représenté à droite, afin de réaliser un générateur de tension analogique, proportionnelle à un code binaire : R ' v R I'. ref S = cc = 16R R ' ( ref 15 pas q = ; pleine échelle v R' SP =.. ref ) 16R 16 R RF Réseau R / I CC I CC R 4. COVRTISSRS AALOGIQ - MÉRIQ ffectuer une conversion analogique numérique consiste à élaborer un code binaire sur n bits à partir d une tension analogique éventuellement variable dans le temps. Les convertisseurs (CA) sont caractérisés par une durée de conversion parfaitement chiffrable (à l inverse des CA) ; il est donc impératif que la tension d entrée soit maintenue constante pendant toute la durée de la conversion : C est le rôle de l échantillonneur bloqueur placé en amont du CA. Ce circuit prélève des échantillons de la tension analogique à cadence régulière (fréquence d échantillonnage f ) et maintient chaque échantillon à sa valeur pendant une période de mesure (T = 1 / f ) Les techniques de réalisation des CA sont fort différentes ; pour les plus fréquentes, on distinguera : - Les CA parallèles (ou flash), très rapides, utilisés par exemple en entrée d un oscilloscope numérique. - Les CA utilisant un CA, simples et rapides. - Les CA à comptage d impulsion ; lents mais précis, utilisés par exemple dans les multimètres numériques. 4.1 Convertisseur parallèle (ou flash) Ce convertisseur utilise x comparateurs (x=7 ci-contre à droite), dont une entrée est portée à une fraction d une tension de référence V RF et dont l autre entrée est soumise à v. Il y a x + 1 combinaisons de sortie possibles. (Ici : 0000000, 0000001, 0000011, 0000111, 0001111, 0011111, 0111111 et 1111111) n encodeur binaire traduit ces combinaisons sur n bits, tels que 2 n x + 1 (Ici x = 7 donne n = 3) Avantage : Le temps de conversion se réduit au temps de propagation au travers des circuits ( qques ns) Inconvénient : Le nombre de comparateurs croit démesurément avec le nombre de bits de codage. Pour réaliser un CA parallèle 8 bits, on peut utiliser 2 CA 4 bits comme sur la figure de droite et on procède en 2 temps : La tension analogique v est convertie par le CA 1, donnant ainsi les 4 bits de poids fort. n CA reproduit la tension v convertie. La différence v v est alors amplifiée 2 4 fois puis convertie par le CA 2, ce qui fournit les 4 bits de poids faible. 1 4 bits de poids fort 2 4 bits de poids faible
4.2 Convertisseurs A utilisant un convertisseur A. Le principe est le suivant : ne logique appropriée élabore un nombre binaire. Celui ci est traité par un CA qui le convertit en une tension analogique image v CA. v CA est comparée à la tension v à numériser ; quand l égalité v = v CA est réalisée, le comparateur bascule ; le changement d état de v COMP provoque le blocage de la logique de génération de. La dernière valeur de générée est l équivalent binaire de v. Deux versions coexistent : Convertisseur incrémental. Au démarrage, la logique élabore croissant à partir de 0 à chaque coup d horloge (période T H ). v CA a l allure d une rampe numérique ; la conversion se termine quand v CA passe par la valeur v ; La durée de conversion est t 1 = T H (La durée effective de conversion t C est supérieure à t 1 et constante : ne phase d attente et de RAZ de durée variable s ajoute à t 1 pour former t C ) v CA v 0 tps Convertisseur à essais successifs. t 1 Le nombre binaire envoyé au CA est maintenant généré par un registre ; la logique met d abord à «1» le MSB. Si v CA < v, alors le bit de poids immédiatement inférieur est également mis à «1». Sinon, le MSB est remis à «0» et le bit suivant est porté à «1». Cette logique se poursuit jusqu à épuisement des n bits ; la durée t 1 est maintenant constante et vaut n T H. Cette version est plus rapide que la version incrémentale. (Voir à droite un exemple sur n = 5 bits) v CA v 0 10000 10010 10100 11000 10011 tps 4.3 Convertisseurs A par comptage d impulsions t 1 4.3.1 CA à conversion tension fréquence. Principe :On compte des impulsions de fréquence variable, pendant une durée fixe. La tension à convertir (v ) attaque un VCO qui élabore un signal rectangulaire, de tension v Oscillateur commandé en tension (VCO) Base de temps (monostable) fréquence f image de la valeur de v : f = K v n générateur de base de temps (monostable en général) ouvre une porte de transfert pendant une durée θ fixée. Le compteur peut alors s incrémenter jusqu au nombre = θ f = θ K v Le code binaire de sortie est bien proportionnel à v. La durée de conversion comprend, outre la durée du comptage (θ), une durée d initialisation du compteur et de la base de temps ; l ensemble est rythmé par un système séquenceur, non représenté. f Porte (T) Compteur binaire Horloge (T H )
4.3.2 CA à rampes. Ce type de convertisseur commence par convertir la tension v en une rampe de tension, dont le coefficient directeur est image de la valeur de v. n compteur enregistre ensuite un nombre d impulsions de fréquence fixe, pendant une durée dépendant de la rampe générée. Convertisseur double rampe. Le générateur de rampes est un intégrateur. A une date origine, la logique de contrôle remet le compteur à zéro et teste le signe de la tension v. lle autorise alors l intégration de la tension v. (K 1 ouvert, K 2 fermé) v v 1 s écrit : v (t) 1 = t Cette phase d intégration a une durée fixée par construction du CA (en général un nombre simple de périodes d horloge : 1 = 1000 par exemple) A la date t 1, fin de cette période, la logique ouvre K 2 et ferme K 1, autorisant l intégration de la tension de référence V réf ; le signe de V réf est nécessairement contraire de celui de v, de telle sorte que la tension v 1 décrit une rampe de pente inverse de la précédente et revient vers zéro. Pendant cette seconde phase, le comparateur est à l état haut, permettant le comptage des impulsions délivrées par l horloge. A la date t 2, v 1 atteint, le comparateur bascule, fermant la porte du comptage. Soit le résultat du comptage à t 2 : v A t 1, v 1 = t1 V De t 1 à t 2 : v (t) v (t ) réf 1 1 2 = (t t2) ; or v 1 (t 2 ) = 0 v Soit, en t 1 : V t1 = réf (t1 t2) v D où la durée du comptage : t2 = t2 t1 = t V 1 = TH réf v et finalement le résultat de la conversion : = 1 avec t 1 = 1 T H 0 Comptage 1 impulsions ( 1 fixé) Comptage impulsions ( image de v ) La précision de la conversion ne dépend que de la précision sur V réf ; habituellement, V réf est fournie par un régulateur à diode zéner. La qualité de la régulation est optimale pour une résistance interne minimale de la diode ; ceci est obtenu pour des zéners de tension de régulation voisine de 6,8V (de plus, la stabilité thermique est voisine de son maximum pour cet ordre de grandeur de tension) La résistance à l état passant (R O ) des commutateurs peut dériver avec la température, ce qui peut nuire à la fidélité des conversions ; il en est de même pour la tension de décalage de l intégrateur. Ce convertisseur est également assez lent : n cycle de conversion comprend une phase d initialisation, le test de signe de v, plus la durée des 2 rampes ; en pratique le temps de conversion est de plusieurs dizaines de ms. Il reste néanmoins que le CA double rampe demeure une référence dans la réalisation des voltmètres numériques : On atteint facilement une précision de l ordre de 10-4, une résolution de l ordre du µv, une stabilité thermique de quelques ppm par C De plus la durée de la 1 ère rampe est choisie multiple de la période du secteur d alimentation (50Hz), ce qui est un gage de réjection efficace des bruits induits par le réseau.
La précision du convertisseur double rampe peut être augmentée en ajoutant une étape de correction du zéro de l intégrateur ; la rapidité de la conversion peut être implémentée en effectuant le retour à 0 de la sortie de l intégrateur en 2 phases : On aboutit à des CA triple, voire quadruple rampe. On trouvera ci-dessous une étude du principe du CA triple rampe à titre d illustration. Convertisseur triple rampe. L esprit général du double rampe est conservé ; on remarque toutefois l ajout d une résistance sur l entrée de l intégrateur (R <R) et d un second comparateur (C2) doté d un seuil V seuil. Le fonctionnement exige toujours que les signes de v et de V réf soient complémentaires. v V réf v 1 C1 C2 Fonctionnement - La première phase est inchangée : Intégration de v pendant une durée fixée (t 1 = 1 T H ). - Pendant la seconde phase, V réf est connectée à l intégrateur via une résistance R très inférieure v 1 à R (en pratique on a souvent R = R/100) et la sortie v 1 de l intégrateur est connectée au second comparateur (C2) On obtient pour v 1 une rampe descendante de pente, beaucoup plus rapide que si on R C' avait conservé R, jusqu à la valeur de V seuil (V seuil est choisie assez faible, de l ordre de 100mV) Cette phase dure t 2 t 1 = 2 T H ; H H H - La troisième phase débute en t 2 : Quand C2 a basculé, la logique connecte V réf à l intégrateur via R et la sortie de l intégrateur (v 1 ) au comparateur C1 (de seuil ) : Le retour à zéro de v 1 s effectue maintenant avec la pente, ce qui donne un comptage de 3 coups d horloge. Équations : Rampe 1 : v1 = v v t, qui devient, en t 1 = 1 T H V = 1TH (1) Rampe 2 : entre t 1 et t 2 on écrit V Vseuil = 2TH = R C' 1002TH (2) si on choisit R = R/100 Rampe 3 : entre t 2 et t 3 on écrit V seuil = 3TH (3) n combinant les équations (1) = (2) + (3), ( V = (V V seuil ) + V seuil ) v soit : 1TH = 1002TH 3TH et finalement v = (100 2 + 3) = 1 1 v 1 Le résultat est identique à celui obtenu pour le CA double -V réf / rampe, mais si on compare les durées de retour à zéro de la tension v 1 de sortie de l intégrateur (voir ci-contre), on constate l amélioration nette de rapidité dans le CA triple rampe.
4.3.3 Convertisseur Delta-Sigma ( Σ). Ce convertisseur est encore appelé convertisseur à sur-échantillonnage. Lorsqu on veut augmenter la précision d un convertisseur, on augmente le nombre de bits de codage. Dans le convertisseur Σ, on utilise au contraire un codage minimaliste sur 1 bit, mais qui se déroule à une fréquence de rafraîchissement très supérieure à la fréquence maximale des signaux à convertir. La structure du CA Σ comprend 2 blocs : - un modulateur - un filtre numérique ntrée analogique v Le modulateur delta : Cette modulation consiste à coder les variations du signal v par une suite d'impulsions binaires (Vs = 0 ou 1). Pour que le codage s'effectue correctement, il faut que la fréquence d'échantillonnage soit assez élevée pour tenir compte des variations les plus rapides du signal. La tension v est ainsi une suite d échantillons de la tension v (t), à une cadence très supérieure à la fréquence maximale du spectre de v (t). Les valeurs logiques successives de sont intégrées (sigma) pour donner une suite de rampes (v R ) soustraites aux valeurs successives de v. Modulateur delta Flux numérique série (bitstream) v v R Filtre numérique modulateur delta Suite de mots binaires de n bits Le signe de la différence (delta), ε = v - v R commande l état de sortie du comparateur. clock DSTM1:1 Voir à droite un exemple de signaux avec une horloge à 10kHz et une tension v (t) sinusoïdale, de fréquence 300Hz (sans opération d échantillonnage) v 5. v R 2.5V SL>> -2. 6. V() V(S4) Le flux binaire de sortie est caractérisé par un débit égal à la fréquence d échantillonnage. -2. 0s 1.0ms 2.0ms 3.0ms 4.0ms 5.0ms V(S3) Le filtre numérique. Time Il est chargé de transformer le flux numérique série (1bit) en une succession de mots binaires de n bits ; le débit de mots binaires est n fois plus faible que le débit de sortie du modulateur. Les anglo-saxons qualifient de «decimation» la fonction assurée par un tel filtre. Les algorithmes de tels filtres sont fort complexes : Ce sont en général des cascades de filtres passe-bas moyenneurs. Les domaines d application des CA Σ sont essentiellement l audio et la commande des moteurs à courant continu (par le biais d étages de puissance en classe D)