Etude des circuits logiques combinatoires. I) Etude d un comparateur binaire. Un comparateur binaire est un circuit logique qui effectue la comparaison entre 2 nombres binaires généralement notés A et B. Il possède 3 sorties notées A = B, A > B et A < B qui indiquent le résultat de la comparaison comme suit : Si le nombre A est égal au nombre B (A = B), la sortie A = B passe à l'état tandis que les sorties A > B et A < B passent à l'état 0. Si le nombre A est strictement supérieur au nombre B, seule la sortie A > B passe à l'état. Si le nombre A est strictement inférieur au nombre B, seule la sortie A < B passe à l'état..) Principe de base Le principe consiste à comparer d abord les bits les plus significatifs ( Most Significant Bit ou M S B). S ils sont différents, il est inutile de continuer la comparaison. Par contre s ils sont égaux, il faut comparer les bits de poids immédiatement inférieur et ainsi de suite. Organigramme pour deux mots de deux bits A ( a 0,a ) et B( b 0,b ). a b NON OUI NON a > b a 0 b 0 NON OUI NON a 0 >b 0 OUI A<B A>B A<B A>B A=B Figure Tableau d analyse. Soit à comparer les deux chiffres binaires A et B. Examinons les cas où A = B, A > B et A < B. A B E S I 0 0 0 0 0 0 0 0 0 0 0 0 Pour A = B : E = A.B+A.B = A B Pour A > B : S = A B Pour A < B : I = A.B. E = S + I = A B + A B = A B Créé par Mr BENGMAIH - -
A B A S : A<B B E : A=B I :A<B Figure 2 Remarque : On peut donc réaliser un comparateur à l aide de circuits logiques..2) Présentation du circuit intégré 7485 Le circuit intégré 7485 est un comparateur 4 bits, c'est-à-dire qu'il effectue la comparaison de deux nombres de 4 bits. De plus, il dispose de 3 entrées notées A = B, A > B et A < B qui autorisent la mise en cascade de plusieurs circuits comparateurs du même type. Ainsi, on peut comparer des nombres de 8, 2, 6 bits... Le brochage de ce circuit et son schéma logique sont donnés à la figure 3. Figure 3 Avec ce circuit, on compare le nombre A composé des bits A3, A2, A et A0 (A3 = MSB et A0 = LSB) avec le nombre B composé des bits B3, B2, B et B0 (B3 = MSB et B0 = LSB). La table de vérité de la figure 4 met en évidence l'action des entrées A > B, A < B et A = B. Créé par Mr BENGMAIH - 2 -
Figure 4 Si l'on souhaite que la sortie A = B passe à l'état chaque fois que les deux nombres binaires sont égaux, il suffit de porter l'entrée A = B à l'état, l'état des entrées A < B et A > B n'ayant alors pas d'importance. Si l'on souhaite que la sortie A > B passe à l'état également dans le cas où les deux nombres binaires sont égaux, il suffit de porter l'entrée A > B à l'état et de porter les entrées A < B et A = B à l'état 0. Dans cette configuration de l'état des entrées A > B, A < B et A = B, la sortie A > B est à l'état lorsque le nombre binaire A est supérieur au nombre binaire B ou quand ces deux nombres sont égaux. Elle indique donc si A B. De même, en portant l'entrée A < B à l'état et les entrées A > B et A = B à l'état 0, la sortie A < B indique le nombre binaire A est inférieur ou égal au nombre binaire B. En mettant en série deux comparateurs 7485, on peut comparer deux nombres de 8 bits. Il suffit de relier la sortie A = B du premier comparateur à l'entrée correspondante du second et de faire de même avec les sorties A > B et A < B. Les liaisons à effectuer sont indiquées à la figure 5. Créé par Mr BENGMAIH - 3 -
Figure 5 Ainsi, on compare le nombre A formé des 8 bits A7 à A0 (A7 = MSB et A0 = LSB) et le nombre B formé des 8 bits B7 à B0 (B7 = MSB et B0 = LSB). Le premier circuit compare les poids faibles de A avec le poids faibles de B. Le résultat de cette comparaison est transmis aux entrées A < B, A = B et A > B du deuxième circuit. Celui-ci compare les poids forts de A avec les poids forts de B et, en fonction du résultat de la comparaison des bits de poids faibles de A et B, indique sur ses sorties A > B, A = B et A < B le résultat de la comparaison des nombres A et B. II) Codeur - Décodeur. 2,) Etude d'un codeur ou Encodeur. C'est un circuit à N entrées dont une seulement est active et qui délivre sur n sorties (en code binaire ou autre) le numéro de l'entrée. N D C B A 0 0 0 0 0 0 0 0 2 0 0 0 3 0 0 4 0 0 0 5 0 0 6 0 0 7 0 8 0 0 0 9 0 0 0 9 Figure 6 A = '' '' + '' 3 '' + '' 5 '' + '' 7 ''+'' 9 ''.. B = ''2'' + ''3'' + ''6'' + ''7''.. C = ''4'' + ''5'' + ''6'' + ''7''... D = '' 8 ''+'' 9 ''.. Codeur D C B A N < 2 n 2.2) Etude d'un décodeur. (sélecteur de sortie). C'est un circuit à n entrées qui permet de sélectionner une sortie parmi N ( avec N 2 n ). Créé par Mr BENGMAIH - 4 -
Exemple : n = 2 N < 4 Entrées Sorties A B S0 S S2 S3 0 0 0 0 0 0 0 0 S0 = A B ; S0 = A + B S = A B ; S0 = A + B S2 = A B ; S0 = A + B S3 = A B ; S0 = A + B 2.4) Capteurs codés. Il s'agit de capteurs fournissant en sortie des informations binaires sous forme de mots binaires de plusieurs bits. 2,4,) Claviers. Ensemble d'interrupteurs commandés manuellement pour communiquer des informations ou des ordres à une machine. a) Disposition matricielle. On pourrait concevoir des claviers comme un ensemble de touches commandant autant d'interrupteurs qui seraient traités individuellement. On réalise une économie de connexions en adoptant Y 5 la disposition ci-contre dite : "matricielle". Y 4 X + Y fils suffisent pour connecter X. Y fils. Y 3 Ex : X = 4, Y = 5 9 fils pour 20 touches Y 2 A partir de cette disposition, différentes méthodes Y ont été proposées pour générer un code binaire différent pour chacune des touches : c'est ce qu'on appelle le "codage du clavier". x x 2 x 3 x 4 b) Codage binaire. Lorsque les touches du clavier sont destinées à entrer des chiffres, (ex : portier à code) on fait suivre le clavier, à disposition matricielle, d'un codeur binaire dont le rôle consiste à délivrer en sortie, le code binaire du nombre correspondant à la touche enfoncée. Ce code est verrouillé sur les sorties du codeur, ce qui signifie qu'il reste stable jusqu'à ce qu'une nouvelle touche soit enfoncée. Chaque fois qu'une nouvelle touche est pressée, le codeur envoie un signal dit de "STROBE", afin d'inviter le système auquel le code est destiné à venir le prendre en compte. (Ce signal peut être aussi désigné par "DA : Data Available", ou par "signal d'invitation"). Exemple : Codeur de clavier 74 C 922. c) Code ASCII. (American Standard Code for Interchange of Informations) Créé par Mr BENGMAIH - 5 -
On appelle claviers ALPHANUMERIQUES, les claviers dont les touches représentent des nombres et des chiffres sur les machines à écrire ou les ordinateurs... Pour représenter l'ensemble des caractères graphiques, un code est quasiment universellement adopté, c'est le code ASCII. Il utilise 7 bits pour représenter l'ensemble des caractères et commandes. 2,4,2) Roues codeuses (commutateurs rotatifs). Ce sont des commutateurs actionnés à la main qui permettent : - de générer le code binaire de tout nombre * entre 0 et 9 en BCD; * entre 0 et F en hexa. - d'afficher le nombre correspondant sur leur face avant. Un élément comporte 5 broches : 4 pour les bits -2-4-8 et un pour le commun. Il existe deux types de roues codeuses. à ouverture à fermeture Figure 7 Chacun des montages peut être connecté de 2 manières. Avec le commun au O volt avec le commun à + V C 8 4 2 8 4 2 C Figure 8 Ces deux montages fournissent des codes complémentaires. On peut associer plusieurs roues codeuses afin de pouvoir coder des nombres plus importants. Exemple : Heures, Minutes, Secondes. Des butées empêchent les chiffres des Dizaines de dépasser 5. L'ensemble de 2 roues codeuses décimales fournit une information binaire sur 8 bits : 00 à 99 décimal Il existe des roues codeuses héxadécimales (0 à F). Figure 9 Deux roues fourniront, en sortie, tous les octets de 00 à FF soit de 0 à 255. Créé par Mr BENGMAIH - 6 -
2.4.3) Capteurs de position par codeurs rotatifs ou linéaires. Ce sont des systèmes permettant de repérer avec précision la position d'un objet sur un déplacement linéaire (capteurs de translation) ; ou circulaire (capteurs de rotation ou rotatifs). Dans chacun de ces deux types on distingue : a) Capteur de rotation incrémental. - les capteurs incrémentaux. - les capteurs absolus; Le principe consiste à rendre solidaire de l'objet en déplacement, une gravure en noir et blanc, éclairée par un faisceau visible ou invisible (infra-rouge) et dont la réflexion est lue par un photo-transistor. Les transitions noir-blanc et blanc-noir créent des signaux permettant le repérage. Système de lecture Le petit trait au dessous du cercle sectorisé permet de déterminé le passage à l'origine. A partir de ce moment, l'incrémentation peut commencer. Si le disque comporte 90 transitions par /4 de cercle la résolution est de Figure 0 Le système de lecture possède trois capteurs optiques (photo-diodes et photo-transistors) qui permettent d obtenir : - un top Zéro (repère unique sur un tour) - 2 signaux décalés de 90, voies A et B et éventuellement leurs compléments Voie a Voie B t t t Ceci permet de savoir le sens de rotation en détectant l apparition d une voie avant l autre (voir CNC 2005). On peut également doubler la résolution en utilisant une fonction OU exclusif (CCP 2006). b) Codeurs absolus. Toutes les pistes sont lues simultanément par des détecteurs photo-sensibles : - suivant un rayon pour le capteur de rotation; - perpendiculairement aux pistes pour le capteur linéaire. Dans chaque position, les détecteurs se trouvent devant un "blanc" ou un "noir" qui correspond, suivant le cas, à un état haut ou bas. L'ensemble du dispositif, fournit à chaque instant, le code binaire (GRAY) correspondant à une position précise de l'objet en mouvement. Le repérage peut se faire sans référence à un passage à zéro. Figure III) Etude d'un transcodeur binaire réfléchi / binaire naturel. Créé par Mr BENGMAIH - 7 -
Ce type de circuit permet de convertir une position codée en binaire réfléchi (voir codeur de position) en un nombre binaire correspondant à cette position. x X Binaire y TRANSCODEUR Y Binaire Réfléchi z Z naturel t T Tables de vérité. x y z t 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Figure 2 X Y Z T 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 zt xy 00 0 0 00 2 3 4 0 8 7 6 5 9 0 2 0 6 5 4 3 zt xy Tableaux de KARNAUGH. 00 0 0 00 0 0 0 0 0 0 0 0 0 0 zt xy 00 0 0 00 0 0 0 0 0 0 0 0 0 0 zt xy 00 0 0 00 0 0 0 0 0 0 0 0 0 0 zt xy 00 0 0 00 0 0 0 0 0 0 0 0 0 0 Equations : X = x Y = x y + y x = x y Z = x y z + x y z + x y z + x y z z ( x y + x y ) + z ( x y + x y ) = z ( x y ) T = x y z t + x y z t + x y z t + x y z t + x y z t + x y z t + x y z t + x y z t T = t ( z ( x y ) ) Créé par Mr BENGMAIH - 8 -
Logigrammes: x y z t = X Y = = Z T Figure 3 Remarque : Nous voyons apparaître une structure répétitive qui permet d étendre à n bits ce système de transcodage. IV) Etude des multiplexeurs et des démultiplexeurs. A l'aide d'une ou plusieurs entrées de commande, on aiguille une des entrées de données vers la sortie. La sortie «recopie» l'entrée sélectionnée.. Le multiplexeur à 2 voies : Un multiplexeur peut être comparé à un commutateur mécanique. Le nombre des entrées de données d'un multiplexeur définit le nombre de voies d'un multiplexeur. Si un multiplexeur possède n entrées de données, on dit qu'il s'agit d'un multiplexeur à n voies. Le nombre des entrées de commande est fonction du nombre de voies du multiplexeur. Par exemple pour un multiplexeur à 4 voies, on a besoin de 2 entrées de commande. En effet, avec 2 entrées de commande, on peut former 2² = 4 combinaisons logiques distinctes pour différencier les 4 voies du multiplexeur. Un multiplexeur à 8 voies exigerait 3 entrées de commande puisque 2 3 = 8. La figure 4 donne le schéma symbolique et l'équivalent mécanique d'un multiplexeur à 2 voies. Suivant l'état de l'entrée de sélection A, la sortie S recopie soit l'entrée D0, soit l'entrée D. Figure 4 Supposons que pour A = 0, S = D0 et que pour A =, S = D. Nous en déduisons l'équation de S suivante : S = D0 A + DA Le réseau combinatoire de la figure 5 peut fournir le signal S. Créé par Mr BENGMAIH - 9 -
D0 S D A Figure 5 2. Analyse d un multiplexeur à deux voies intégré : LE 7457 Le circuit intégré 7457 est un quadruple multiplexeur à 2 voies à entrée de sélection commune. L'entrée de validation (STROBE), également commune, force les quatre sorties au niveau L quand elle est soumise au niveau H. Le brochage et le schéma logique de ce circuit sont donnés à la figure 6. Figure 6 La table de vérité de la figure 7 montre que la donnée Ai est transférée en Yi lorsque l'entrée SELECT est à l'état 0. Lorsque cette entrée est à l'état, c'est la donnée Bi qui est transférée en Yi. Figure 7 Considérons la donnée A constituée des bits A, A2, A3 et A4, la donnée B constituée des bits B, B2, B3 et B4 et la donnée Y constituée des bits Y, Y2, Y3 et Y4. En fonctionnement normal, l'entrée STROBE est maintenue à 0. Créé par Mr BENGMAIH - 0 -
Si l'entrée SELECT est à l'état 0, la donnée Y est égale à la donnée A. Si l'entrée SELECT est à l'état, la donnée Y est égale à la donnée B. Un multiplexeur peut donc aiguiller des données constituées de plusieurs bits. 3. L e multiplexeur à quatre voies : La figure 8 représente le schéma symbolique et l'équivalent mécanique d'un multiplexeur à 4 voies. Figure 8 Le multiplexeur dispose de deux entrées de commande A et B pour sélectionner une des quatre entrées D0, D, D2 ou D3. En général, l'entrée sélectionnée porte en indice l'état correspondant à la combinaison des entrées de commande. On peut extraire l'équation de la sortie S suivante : S = B.A. D0 + B. A. D + B. A. D2 + B. A. D3 On aboutit au schéma logique de la figure 9. D0 D S D2 D3 B A Figure 9 Multiplexeur : Sélecteur de données Demultiplexeur : Répartiteur de données Créé par Mr BENGMAIH - -
Le sélecteur de données est un circuit qui à partir d'une adresse binaire (n bits) va sélectionner l'une des 2 n entrées pour la mettre en communication avec la sortie. Le répartiteur est un circuit qui à partir d'une adresse binaire (n bits) va aiguiller l'entrée vers l'une des 2 n sorties. Multiplexeur Démultiplexeur 0 2 3 4 5 6 7 MUX S E DMUX 0 2 3 4 5 6 7 c b a Figure 20 c b a Structure interne. A A 0 A A 0 A A 0 A A 0 E0 S0 E S E2 S2 E3 E S3 A A A0 A0 S = E 0 A A 0 + E 0 A A 0 + E 0 A A 0 + E 0 A A 0 S 0 = E A A 0 S = E A A 0 S 2 = E A A 0 S 3 = E A A 0 Créé par Mr BENGMAIH - 2 -
Application : Voltmètre numérique. Décode B C D 7 seg Tc Td Tu 0 0 0 0 0 0 0 c d u DMUX M U X 8 M U X 4 M U X 2 M U X 0 0 0 0 0 0 0 0 0 8 4 2 8 4 2 8 4 2 code adr Centaines Dizaines Unités C-A-N 0-0 Figure 2 Analyse du fonctionnement. Lorsque l'adresse 0 est envoyée sur les multiplexeurs, ceux-ci dirigent vers les afficheurs 7 segments les quatres sorties du compteur des unités et le démultiplexeur commande le transistor Tu, ceci permet de valider l'afficheur des unités, le décodeur DCB / 7 segments n'agira donc que sur cet afficheur. Ensuite, l'adresse 0 apparaissant, ce sont les dizaines qui s'affichent puis les centaines avec l'adresse. Si la succession des adresses est suffisament rapide, l'utilisateur à l'impression que tous les afficheurs sont allumés simultanément. Intérêts de ce système. - 7 broches du circuit sont utilisées au lieu de 2 sous forme parallèle. - décodeur, 7 résistances et 3 transistors sont utilisés au lieu de 3 décodeurs, et 2 résistances sous forme parallèle. - Un seul afficheur est allumé au lieu de 3, ce qui limite légèrement la consommation. Créé par Mr BENGMAIH - 3 -