Module: Architecture des ordinateurs 1ère MI S2. Les circuits séquentiels. Taha Zerrouki

Documents pareils
VIII- Circuits séquentiels. Mémoires

FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

ELP 304 : Électronique Numérique. Cours 1 Introduction

IFT1215 Introduction aux systèmes informatiques

Logique séquentielle

QUESTION 1 {2 points}

Comprendre «le travail collaboratif»

Conception de circuits numériques et architecture des ordinateurs

Les fonctions logiques

ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview.

Université de La Rochelle. Réseaux TD n 6

TD Architecture des ordinateurs. Jean-Luc Dekeyser

Recueil d'exercices de logique séquentielle

Initiation au HPC - Généralités

RESUME DE COURS ET CAHIER D'EXERCICES

îundesdruokerei Berlin

Introduction à l informatique temps réel Pierre-Yves Duval (cppm)

Conception Systèmes numériques VHDL et synthèse automatique des circuits

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)

Le Collège de France crée une chaire pérenne d Informatique, Algorithmes, machines et langages, et nomme le Pr Gérard BERRY titulaire

Architecture des ordinateurs

SYSTEME DE PALPAGE A TRANSMISSION RADIO ETUDE DU RECEPTEUR (MI16) DOSSIER DE PRESENTATION. Contenu du dossier :

Chapitre 4 : Les mémoires

Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007

GPA770 Microélectronique appliquée Exercices série A

Conception Systèmes numériques VHDL et synthèse automatique des circuits

UE 503 L3 MIAGE. Initiation Réseau et Programmation Web La couche physique. A. Belaïd

Logique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques.

LA MESURE INDUSTRIELLE

TEPZZ A_T EP A1 (19) (11) EP A1 (12) DEMANDE DE BREVET EUROPEEN. (51) Int Cl.: G07F 7/08 ( ) G06K 19/077 (2006.

Conception de circuits numériques et architecture des ordinateurs

Réplication des données

Fonctions de la couche physique

Date: 22/10/12 Version: 3.2

VOIP. QoS SIP TOPOLOGIE DU RÉSEAU

MICROCONTROLEURS PIC PROGRAMMATION EN C. V. Chollet - cours-pic-13b - 09/12/2012 Page 1 sur 44

Système binaire. Algèbre booléenne

Un concept multi-centre de données traditionnel basé sur le DNS

Sommaire. Couverture de zone de surveillance dans les réseaux de capteurs. De quoi parle-t-on ici (1/2)? Objectif. De quoi parle-t-on ici (2/2)?

Tout savoir sur le matériel informatique

Notice d'utilisation Afficheur multifonctions et système d'évaluation FX 360. Mode/Enter

Infos. Indicateurs analogiques encastrables pour installation à courants forts. Série M W/P/ LSP BWQ BGQ TP TG WQ /0S WQ /2S FQ /2 W BI BIW DFQ

Travail collaboratif. Glossaire

EMPLOI DU TEMPS du 4 ème SEMESTRE

J AUVRAY Systèmes Electroniques TRANSMISSION DES SIGNAUX NUMERIQUES : SIGNAUX EN BANDE DE BASE

PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN

Manipulations du laboratoire

SUR MODULE CAMÉRA C38A (OV7620)

Éléments d'architecture des ordinateurs

Module EC2b Programmation et Automatisation Bâtiment

Ordinateurs, Structure et Applications

La conversion de données : Convertisseur Analogique Numérique (CAN) Convertisseur Numérique Analogique (CNA)

Mesure de performances. [Architecture des ordinateurs, Hennessy & Patterson, 1996]

SYSTEMES DE TRANSFERT STATIQUE: CEI 62310, UNE NOUVELLE NORME POUR GARANTIR LES PERFORMANCES ET LA SÉCURITÉ

Lecteur de carte à puce LCPM1 SOMMAIRE

Transmissions série et parallèle

Le Registre sous Windows 8 architecture, administration, script, réparation...

SugarCubes. Jean-Ferdinand Susini Maître de Conférences, CNAM Chaire systèmes enfouis et embarqués. Paris, le 9 janvier, 2009

Haute-disponibilité et bases de données

UDP/TCP - Protocoles transport

Plan de reprise d activité PRA - PCA Informatique

Tests de performance du matériel

SCIENCES POUR L INGENIEUR

ISC Système d Information Architecture et Administration d un SGBD Compléments SQL

- Instrumentation numérique -

De la production collaborative à la capitalisation des connaissances Le rôle des documentalistes

Formulaire d abonnement au service e-bdl

Objectif : Passer de l analyse métier et fonctionnelle à la définition des applications qui

Projet Active Object

AMUE : PRISME - Référentiel des données partagées. 3 décembre 2009

2. Couche physique (Couche 1 OSI et TCP/IP)

MANUEL D INSTRUCTION

Architecture : Circuits numériques et éléments d architecture

Domaine : Sciences et technologies Licence Appliquée : Informatique de Gestion Parcours : E-commerce. 1. Finalité de la formation

Mini_guide_Isis.pdf le 23/09/2001 Page 1/14

COMMUNAUTE ECONOMIQUE ET MONETAIRE DE L AFRIQUE CENTRALE LA COMMISSION

Autoroute A16. Système de Repérage de Base (SRB) - Localisation des Points de repère (PR) A16- A16+

Hélène Lœvenbruck, Christophe Savariaux, Dorothée Lefebvre

Chapitre 4 : Exclusion mutuelle

STI 3 Édition 4 / Mai 2005

Exécutif temps réel Pierre-Yves Duval (cppm)

Proteus Design Suite V7 Instruments virtuels

Architectures haute disponibilité avec MySQL. Olivier Olivier DASINI DASINI - -

Programmation temps-réel Cours 1 et 2 Introduction et ordonnancement

Les journées SQL Server 2013

Tolérance aux fautes-2 Serveurs à haute disponibilité

ET 24 : Modèle de comportement d un système Introduction à Labview et initiation à la réalisation d un Instrument Virtuel (VI).

Prise en main. Prise en main - 0

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE

Génie Industriel et Maintenance

Série D65/D75/D72 Afficheurs digitaux modulaires

TCAO. *CSCW = Computer Supported Cooperative Work

Manuel d installation Lecteur XM3

entourer les catégories E q u i p e m e n t c o n c e r n é Lieu d'implantation : Charge initiale : Kg

I. TRANSMISSION DE DONNEES

Architecture réseaux Nouveau schéma directeur

Evolution de l infrastructure transport

Solutions informatiques

«Les documents référencés ci-dessus étant protégés par les droits d auteur et soumis à la déclaration au Centre Français d exploitation du droit de

Transcription:

Module: Architecture des ordinateurs ère MI S2 Les circuits séquentiels Taha Zerrouki Taha.zerrouki@gmail.com

Les circuits séquentiels

Les circuits séquentiels Introduction )Notion d horloge (système synchrone et système asynchrone Les bascules T RS RST D et D latch JK Les registres Les compteurs/decompteurs 3

Introduction. Un circuit combinatoire est un circuit numérique dont : les sorties dépendent uniquement des entrées L état du système ne dépend pas de l état interne du.système.pas de mémoration de l état du système 4

Les circuits séquentiels.2 Un circuit séquentiel est un circuit numérique (logique) dont l état à l instant t+ est une fonction des entrées en même )instant t+ et de l état précédente du système ( l instant t E Circuit séquentiel S 5

Exemple d un circuit séquentiel C Circuit séquentiel L C L +L L Mémoire basculement basculement 6

)Système synchrone( Notion de l horloge.3 Une horloge est une variable logique qui passe successivement de à et de à d une façon.périodique Cette variable est utilisée souvent comme une entrée.des circuits séquentiels le circuit est dit synchrone ).L horloge est notée par h ou ck ( clock h E E H Circuit séquentiel synchrone S S2 7

)Système synchrone( Notion de l horloge.3 h E E H Circuit séquentiel synchrone S S2 8

L horloge Niveau Haut: Niveau Bas : Fréquence F Front montant Front descendant La période T La période T est en seconde La fréquence est en hertz 9

Synchronisation sur niveau Haut h E Synchronisation sur front montant Synchronisation sur front descendant

Les systèmes Asynchrones. 4 Lorsque un circuit séquentiel n a pas d horloge comme variable d entrée ou si le circuit fonctionne indépendamment.de cette horloge alors ce circuit est asynchrone E E E2 Circuit séquentiel asynchrone S S2

Bascule 2

Bascule Flop Flip قلب Une bascule est un circuit logique capable, dans certaines circonstances, de maintenir les valeurs de ses sorties malgré.les changements de valeurs d'entrées 3

La bascule est l'élément de base de la. logique séquentielle En effet, en assemblant des bascules, on peut réaliser des,compteurs., registres des 2.,registres à décalage des 3..mémoires des 4. 4

)Les bascules ( flip-flops.5.les bascules sont les circuits de bases de la logique séquentiel ) Une bascule peut posséder une horloge (synchrone ) ou non (asynchrone..chaque bascule possède des entrées et deux sorties et.une bascule possède la fonction de mémoration et de basculement E E E2 Une bascule Il existe plusieurs types de bascules :T,RS, RST,D,JK 5

)Les bascules RS (Reset,Set 5. R S Une bascule RS R S +Q -Q Etat mémoire Remise à Remise à État interdite 6

)Les bascules RS (Reset,Set 5. R S Une bascule RS R S -Q +Q R S +Q -Q Etat mémoire Remise à 7 Remise à État interdite

Chronogramme d une bascule RS R S Q mémoire 8

Structure interne d une bascule RS S R 9

Les bascules RST 5.3 T R S +Q Q R S T Une bascule RST Q 2

Les bascules T 5.3 T Une bascule T T +Q Q 2

Les bascules D latch 5.4 C est une bascule synchrone (utilise une horloge) sur niveau Haut ou niveau Bas D h Une bascule D latch h D +Q -Q Sur niveau Haut -Q D h Une bascule D latch Sur niveau bas Si h= Q+=D 22

)Chronogramme d une bascule D latch (niveau haut h D Q 23

Exercice Transformer une bascule RST pour quelles agisse comme une?bascule D-latch T R S +Q Q Q T = h S= D =R 24

Les bascules D 5.6 C est une bascule synchronisée sur front montant ou descendant h D +Q Sur front montant / / -Q -Q D h Une bascule D D h Une bascule D 25 Sur front descendant

Chronogramme d une bascule D h D Q 26

Les bascules J.K en mode synchrone 5.7 Une bascule avec deux entrée J, K et une horloge )( front montant ou descendant h J K +Q / x x -Q -Q J h K Bascule JK 27

Chronogramme d une bascule J.K h J K 28

Les bascules J.K en mode asynchrone Deux entrées Pr ( preset ) et cl ( clear) asynchrone Plus prioritaire que l horloge.pr et Cl fonctionne avec la logique negative Sur front montant J h K Pr Bascule JK Cl Sur front descendant J h K Pr Bascule JK Cl 29

Table de vérité d une bascule J.K Pr Cl h J K +Q Mode Asynchrone État interdit Remise à Remise à Mode Synchrone / x x -Q -Q Etat mémoire Etat mémoire Remise à Remise à Basculement 3

Exercice?Transformer une bascule JK en une bascule D h J K +Q / x x -Q -Q 3

Table de transition d une bascule JK On connait les valeurs des sorties, comment determiner les?valeurs des entrées JK Q +Q J K Remise à ou état mémoire Remise à ou basculement Remise à ou basculement Remise à ou état mémoire 32

Exercice Réaliser le circuit qui permet de réaliser le cycle suivant,,2,3?à l aide de bascules JK 3 2 33

Solution Q Q J K J K +Q +Q J=K= J=K=Q 34