/LVWHGHVILJXUHV Figure 1.1 Figure 1.2 Figure 1.3 Figure 1.4 Figure 1.5 Figure 1.6 Figure 1.7 Figure 1.8 Figure 1.9 Figure 1.10 Figure 1.11 Figure 1.12 Modèle de décharge du corps humain (HBM) Forme d'onde HBM théorique aux bornes d'un court-circuit pour une tension de 2000 V Forme d'onde MM théorique aux bornes d'un court-circuit pour une tension de 200 V Schéma électrique d'un appareil de tests TLP Représentation schématique d'un appareil de tests FCDM Composant GGNMOS Caractéristiques I=f(V) d'une diode polarisée en inverse et testée en ESD par des décharges d'amplitudes croissantes Schéma de principe d'un circuit intégré en technologie CMOS et des structures ESD nécessaires à sa protection Structures de protection ESD Caractéristiques I=f(V) de structures classiques Réduction d échelle de la profondeur de jonction, de l épaisseur d oxyde et du volume de dissipation d énergie et effet sur la tenue ESD des composants Evolution des structures de protections ESD en fonction des avancées technologiques Figure 2.1 Figure 2.2 Figure 2.3 Figure 2.4 Figure 2.5 Figure 2.6 Figure 2.7 Figure 2.8 Figure 2.9 Figure 2.10 Description des principales étapes de simulations Simulation du procédé de fabrication d un transistor GGNMOS sous Silvaco Illustration, pour un transistor NMOS, de la nécessité d adapter le maillage aux besoins de simulations Influence des conditions aux limites sur la répartition de la tempéra-ture dans un composant Méthodes de simulation TLP Comparaison des simulations de décharges HBM réalisées aux bornes d une résistance de 500 Ω et des mesures correspondantes sur un testeur HBM ETS 910 Illustration de la procédure de test FCDM (sur un composant) Schéma de simulation du test FCDM sur un module de calibrage du type de l ESD Association Séquence de test FCDM Forme d onde en courant de type FCDM pour une séquence de deux impulsions (positive et négative)
Figure 2.11 Figure 2.12 Figure 2.13 Figure 2.14 Figure 2.15 Simulations physiques d une onde FCDM pour différentes tensions HV CDM Circuit électrique équivalent du test FCDM du module de calibation Représentation schématique des mouvements de charges induits par un test FCDM Modèle électrique classique d un transistor MOS Modèle compact d un transistor MOS soumis à des ESD Figure 3.1 Environnement du transistor GGNMOS sous test Figure 3.2 Transistor GGNMOS vu de dessus Figure 3.3 Transistor GGNMOS vu en coupe selon l axe xx Figure 3.4 Impulsion TLP appliquée sur le drain du transistor GGNMOS (1) Figure 3.5 Réponse temporelle en tension du transistor GGNMOS (1) et capture de <V> Figure 3.6 Caractéristique TLP du transistor GGNMOS (1) Figure 3.7 Observations EMMI Figure 3.8 Observation au MEB du transistor GGNMOS après gravure HF (48%) pendant 10 minutes x1200 Figure 3.9 Caractéristique J=f(V) du transistor GGNMOS : méthode de la «rampe» Figure 3.10 Potentiel électrostatique à l état initial et pour le point A selon l axe yy du transistor et largeurs des Zones de Charges d Espace (ZCE) correspondantes Figure 3.11 Champ électrique aux bornes de la jonction drain/substrat selon l axe yy du transistor pour les points 0, A, B, C, D et E Figure 3.12 Fonctionnement du transistor GGNMOS au point A Figure 3.13 Fonctionnement du transistor GGNMOS au point B Figure 3.14 Influence au cours du temps de la pente en courant sur la tension de drain du transistor GGNMOS et plus spécifiquement sur la valeur de V t1 Figure 3.15 Evolution de la tension de premier claquage V t1 en fonction de la pente en courant dj/dt Figure 3.16 Courbe de tendance associée à la variation de la tension de drain du GGNMOS en fonction du temps Figure 3.17 Calcul de la capacité équivalente C dans le cas du GGNMOS Figure 3.18 Fonctionnement du transistor GGNMOS au point E Figure 3.19 Réponse en tension du transistor GGNMOS aux impulsions TLP carrées de temps de montée 20 ns et de longueur de palier d impulsions 80 ns. Figure 3.20 Caractéristique J=f(V) du transistor GGNMOS : méthode TLP Figure 3.21 Impulsion en courant HBM appliquée sur le drain du transistor GGNMOS Figure 3.22 Schéma de principe du test FCDM simulé Figure 3.23 Structure LVTSCR vue de dessus Figure 3.24 Structure LVTSCR vue en coupe selon l axe xx Figure 3.25 Impulsions en courant appliquées en entrée des composants GGNMOS (1) et LVTSCR (1) (générateur haute tension HVTLP à 150 V) Figure 3.26 Réponses temporelles en tension des composants GGNMOS (1) et LVTSCR (1) Figure 3.27 Paramètres TLP caractéristiques des composants LVTSCR et GGNMOS Figure 3.28 Observation EMMI d un transistor LVTSCR «faiblement» défaillant x440 Figure 3.29 Caractéristique J=f(V) du composant LVTSCR obtenue par la méthode de la «rampe» Figure 3.30 Distributions de la densité de courant dans le LVTSCR aux points A, B, C et D identifiés sur la figure 3.29
Figure 3.31 Figure 3.32 Figure 3.33 Figure 3.34 Distributions (a) de taux d ionisation par impacts et (b) de la tempé-rature dans le LVTSCR au point E Réponses en tension d un composant LVTSCR et d un transistor GGNMOS à une rampe en courant dj/dt=2.10 5 A.µm -1.s -1 Oscillations observées durant les 5 premières nanosecondes de la dé-charge (vue agrandie de la figure précédente) Caractéristiques J=f(V) des composants GGNMOS et LVTSCR : simula-tions TLP Figure 4.1 Représentation schématique du composant GGNMOS vu en coupe Figure 4.2 Comparaison des résultats de simulations thermoélectrique et hydro-dynamique aux mesures expérimentales Figure 4.3 Importance du choix des profils de diffusion pour la simulation des composants submicroniques Figure 4.4 Composant SCR Figure 4.5 Schéma électrique équivalent et polarisation du composant SCR Figure 4.6 Caractéristique J(V) en échelle linéaire du composant SCR : méthode de la «rampe» Figure 4.7 Caractéristique J(V) en échelle logarithmique du composant SCR : méthode de la «rampe» Figure 4.8 Fonctionnement du composant SCR au point A Figure 4.9 Densité de porteurs et champ électrique au point A (selon l axe zz ) Figure 4.10 Fonctionnement du composant SCR au point B Figure 4.11 Densité de porteurs et champ électrique au point B (selon l axe zz ) Figure 4.12 Représentation schématique des zones dopées du thyristor PNPN Figure 4.13 Fonctionnement du composant SCR au point D Figure 4.14 Densité de porteurs et champ électrique au point D (selon l axe zz ) Figure 4.15 Fonctionnement du composant SCR au point E Figure 4.16 Densité de porteurs et champ électrique au point E (selon l axe zz ) Figure 4.17 Echauffement du SCR Figure 4.18 Fonctionnement du composant SCR au point G Figure 4.19 Densité de porteurs et champ électrique au point G (selon l axe zz ) Figure 4.20 Représentation schématique des composants LVTSCR vus de dessus et définition des paramètres géométriques variables Figure 4.21 Vue en coupe d un composant LVTSCR selon l axe xx Figure 4.22 Schéma électrique équivalent et polarisation du composant LVTSCR Figure 4.23 Caractéristique J=f(V) en échelle linéaire des composants SCR et LVTSCR (1) simulés par la méthode de la «rampe» Figure 4.24 Caractéristique J=f(V) en échelle logarithmique des composants SCR et LVTSCR (1) simulés par la méthode de la «rampe» Figure 4.25 Caractéristique J=f(V) en échelle logarithmique du composant LVTSCR (1) simulé par la méthode de la «rampe» Figure 4.26 Fonctionnement du composant LVTSCR au point C Figure 4.27 Distribution de la densité de courant dans le LVTSCR aux points A, B, C D, E, F et G Figure 4.28 Echauffement du LVTSCR Figure 4.29 Caractéristiques J=f(V) des composants LVTSCR (mesures TLP expérimentales)
Figure 4.30 Caractéristiques J=f(V) des composants LVTSCR : simulations par la méthode de la «rampe» (échelle linéaire) Figure 4.31 Caractéristiques J=f(V) des composants LVTSCR : simulations par la méthode de la «rampe» (échelle log) Figure 4.32 Caractéristiques J=f(V) linéaires des composants SCR, LVTSCR (1) et GGNMOS simulés par la méthode de la «rampe» Figure 4.33 Caractéristiques J=f(V) logarithmiques des composants SCR, LVTSCR (1) et GGNMOS simulés par la méthode de la «rampe» Figure 4.34 Comparaison des caractéristiques J=f(V) de transistors GGNMOS submicroniques et matures (échelle linéaire, méthode de la «rampe») Figure 4.35 Comparaison des caractéristiques J=f(V) de transistors GGNMOS submicroniques et matures : simulations par la méthode de la «rampe» (échelle logarithmique) Figure 4.36 Comparaison des caractéristiques J=f(V) de transistors GGNMOS submicroniques et matures : mesures TLP Figure 4.37 Comparaison des caractéristiques J=f(V) de dispositifs LVTSCR submicroniques et matures : simulations par la méthode de la «rampe» (échelle linéaire) Figure 4.38 Comparaison des caractéristiques J=f(V) de dispositifs LVTSCR submicroniques et matures : simulations par la méthode de la «rampe» (échelle log) Figure 4.39 Comparaison des caractéristiques J=f(V) des dispositifs LVTSCR sub-microniques et matures : mesures TLP
/LVWHGHVWDEOHDX[ Tableau 1.1 Spécifications de la forme d onde HBM Tableau 2.1 Tableau 2.2 Données de la norme CDM pour un oscilloscope de 3,5 GHz Synthèse des modèles et méthodes retenus pour la simulation physique de structures de protection ESD Tableau 3.1 Organisation des mesures expérimentales Tableau 3.2 Paramètres TLP caractéristiques des transistors GGNMOS (1) et (2) Tableau 3.3 Grandeurs physiques aux points représentatifs des différents modes de fonctionnement du transistor GGNMOS Tableau 3.4 Extraction des paramètres TLP obtenus par simulations en mode «TLP» et «rampe» et comparaison aux mesures expérimentales ré-alisées sur les transistors GGNMOS référencés (1) et (2) Tableau 3.5 Synthèse des résultats de mesures et de simulations HBM et TLP Tableau 3.6 Organisation des mesures expérimentales Tableau 3.7 Paramètres TLP caractéristiques du dispositif LVTSCR Tableau 3.8 Synthèse des mesures HBM des composants LVTSCR et GGNMOS Tableau 3.9 Synthèse des mesures FCDM des composants LVTSCR et GGNMOS Tableau 3.10 Grandeurs physiques aux points représentatifs des différents modes de fonctionnement du composant LVTSCR Tableau 3.11 Synthèse des résultats de simulation TLP des composants LVTSCR et GGNMOS Tableau 4.1 Tableau 4.2 Tableau 4.3 Tableaux de synthèse des simulations thermodynamique et hydrodynamique et comparaison aux résultats expérimentaux Résultats de simulation par la méthode de la rampe du transistor GGNMOS (profils de dopages réels et non résolution des équations hydrodynamiques) Grandeurs physiques aux points représentatifs des différents modes de fonctionnement du thyristor
Tableau 4.4 Paramètres ESD caractéristiques du composant SCR (méthode de la «rampe») Tableau 4.5 Paramètres ESD caractéristiques des composants SCR et LVTSCR (1) simulés par la méthode de la «rampe» Tableau 4.6 Grandeurs physiques aux points représentatifs des différents modes de fonctionnement du dispositif LVTSCR (1) Tableau 4.7 Dimensions caractéristiques des dispositifs LVTSCR Tableau 4.8 Mesures DC et TLP des composants LVTSCR Tableau 4.9 Simulations par la méthode de la «rampe» des composants LVTSCR Tableau 4.10 Paramètres ESD caractéristiques des composants SCR, LVTSCR (1) et GGNMOS 0,18 µm simulés par la méthode de la «rampe» Tableau 4.11 Synthèse des résultats de simulation des transistors GGNMOS submicronique et mature Tableau 4.12 Synthèse des mesures expérimentales DC et TLP des transistors GGNMOS submicronique et mature Tableau 4.13 Synthèse des résultats de simulation des dispositifs LVTSCR submicronique et mature Tableau 4.14 Synthèse des mesures expérimentales DC et TLP des transistors LVTSCR submicronique et mature