BASCULES ET COMPTEURS



Documents pareils
Logique séquentielle

VIII- Circuits séquentiels. Mémoires

IFT1215 Introduction aux systèmes informatiques

FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE

GPA770 Microélectronique appliquée Exercices série A

J AUVRAY Systèmes Electroniques TRANSMISSION DES SIGNAUX NUMERIQUES : SIGNAUX EN BANDE DE BASE

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

ELP 304 : Électronique Numérique. Cours 1 Introduction

2.1 Le point mémoire statique Le point mémoire statique est fondé sur le bistable, dessiné de manière différente en Figure 1.

Manipulations du laboratoire

La conversion de données : Convertisseur Analogique Numérique (CAN) Convertisseur Numérique Analogique (CNA)

Fiche technique CPU 314SC/DPM (314-6CG13)

Logique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques.

I- Définitions des signaux.

Les fonctions logiques

QUESTION 1 {2 points}

CHAPITRE VI ALEAS. 6.1.Généralités.

TD Architecture des ordinateurs. Jean-Luc Dekeyser

RESUME DE COURS ET CAHIER D'EXERCICES

CONFIGURATION ET UTILISATION

Fiche technique CPU 315SN/PN (315-4PN33)

PIC EVAL Dev Board PIC18F97J60

Organisation des Ordinateurs

Fonctions de la couche physique

UEO11 COURS/TD 1. nombres entiers et réels codés en mémoire centrale. Caractères alphabétiques et caractères spéciaux.

Chapitre 1 I:\ Soyez courageux!

SYSTEMES DE TRANSFERT STATIQUE: CEI 62310, UNE NOUVELLE NORME POUR GARANTIR LES PERFORMANCES ET LA SÉCURITÉ

Université de La Rochelle. Réseaux TD n 6

Acquisition et conditionnement de l information Les capteurs

Julien MATHEVET Alexandre BOISSY GSID 4. Rapport RE09. Load Balancing et migration

Exercice 3 (5 points) A(x) = 1-e -0039' e- 0,039x A '() -'-,..--,-,--,------:-- X = (l_e-0,039x)2

CONFIGURATION DE L AUTOMATE SIEMENS

Alcatel Si la carte IP-LAN maîtresse est hors service, tous les services VoIP (Passerelle H.323 et Téléphonie IP) sont indisponibles.

PROBLEMES D'ORDONNANCEMENT AVEC RESSOURCES

CONVERTISSEURS NA ET AN

Synchronisation Mysql (Replication)

Conception et réalisation d'une pédale MIDI

Modules d automatismes simples

1. PRESENTATION DU PROJET

Les liaisons SPI et I2C

NPIH800 GENERATION & RESEAUX. PROTECTION de COURANT TERRE

SUR MODULE CAMÉRA C38A (OV7620)

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:

Concevoir son microprocesseur

modélisation solide et dessin technique

Tout savoir sur le matériel informatique

GOL-502 Industrie de services. Travaux Pratique / Devoir #7

CHAPITRE VIII : Les circuits avec résistances ohmiques

UE 503 L3 MIAGE. Initiation Réseau et Programmation Web La couche physique. A. Belaïd

Spécifications Techniques d Interface

Atelier C TIA Portal CTIA06 : programmation des automates S7-300 Blocs d organisation

Systèmes de transmission

Equipement. électronique

Conception de circuits numériques et architecture des ordinateurs

ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview.

Eteindre. les. lumières MATH EN JEAN Mme BACHOC. Elèves de seconde, première et terminale scientifiques :

À l'intention des parents

INITIATION AU LANGAGE C SUR PIC DE MICROSHIP

Guide Mémoire NETRAM

Transmission de données. A) Principaux éléments intervenant dans la transmission

Description d'une liaison

Programme EcranTactile-01 MANUEL DE MISE EN ŒUVRE

Organisation du module

Créer un hotspot Wifi sous Windows 8.1 sans logiciel

Les diagrammes de modélisation

Cours d introduction à l informatique. Partie 2 : Comment écrire un algorithme? Qu est-ce qu une variable? Expressions et instructions

Manuel d'utilisation de la maquette

Les réseaux cellulaires

Un concept multi-centre de données traditionnel basé sur le DNS

Partie 7 : Gestion de la mémoire

I. TRANSMISSION DE DONNEES

SCL LOGICIEL DE CONTROL

Cours de Programmation en Langage Synchrone SIGNAL. Bernard HOUSSAIS IRISA. Équipe ESPRESSO

COMMANDER la puissance par MODULATION COMMUNIQUER

Téléinformatique. Chapitre V : La couche liaison de données dans Internet. ESEN Université De La Manouba

Filtres passe-bas. On utilise les filtres passe-bas pour réduire l amplitude des composantes de fréquences supérieures à la celle de la coupure.

Boîtier de contrôle et de commande avec EV 3/2 voies intégrée

TD 11. Les trois montages fondamentaux E.C, B.C, C.C ; comparaisons et propriétés. Association d étages. *** :exercice traité en classe.

Architectures haute disponibilité avec MySQL. Olivier Olivier DASINI DASINI - -

Haute disponibilité avec PostgreSQL

SYSTEME DE PALPAGE A TRANSMISSION RADIO ETUDE DU RECEPTEUR (MI16) DOSSIER DE PRESENTATION. Contenu du dossier :

LA MESURE INDUSTRIELLE

TD 1 - Transmission en bande de passe

les Formulaires / Sous-Formulaires Présentation Créer un formulaire à partir d une table...3

CHAPITRE IX : Les appareils de mesures électriques

Transmission d informations sur le réseau électrique

Proteus Design Suite V7 Instruments virtuels

INTRODUCTION A L ELECTRONIQUE NUMERIQUE ECHANTILLONNAGE ET QUANTIFICATION I. ARCHITECTURE DE L ELECRONIQUE NUMERIQUE

Les portes logiques. Voici les symboles des trois fonctions de base. Portes AND. Portes OR. Porte NOT

NUGELEC. NOTICE D'UTILISATION DU B.A.A.S. du type Ma - STI / MaME - STI. pages. 1 introduction 2. 2 encombrement 3 fixation

SINEAX V 611 Convertisseur de mesure température, programmable

CRÉER DES LEÇONS AVEC L'ÉDITEUR DU LOGICIEL 1000 MOTS POUR APPRENDRE À LIRE EN FRANÇAIS, ANGLAIS ET ALLEMAND

CARACTERISTIQUE D UNE DIODE ET POINT DE FONCTIONNEMENT

Application Fitness V4 by newgen medicals

LE PROBLEME DU PLUS COURT CHEMIN

Animation pédagogique sur l oscilloscope à mémoire Hameg HM 507

REALISATION d'un. ORDONNANCEUR à ECHEANCES

Transcription:

S4 LM BASULES ET OMPTEURS. BASULES Les bascules sont les opérateurs élémentaires de mémorisation. Leur état présent, déterminé par l'état des sorties, est fonction des entrées et de l'état précédent des sorties. Nous présentons les différentes bascules réalisées à partir de portes logiques. es bascules, qui opèrent uniquement selon des principes logiques, sont appelées statiques.. BISTABLE E S S 2 Figure : Inverseurs en série Le circuit présenté en Figure est constitué de 2 inverseurs en série. La Figure 2 donne les caractéristiques statiques S (E) et S 2 (E) des sorties S et S 2 des inverseurs réalisés avec des circuits électriques réels. Lorsqu'on reboucle la sortie S2 sur l'entrée E du premier inverseur, on obtient 3 points de fonctionnement qui correspondent aux intersections de la courbe S2(E) et de la première bissectrice (S2 = E). 2 états stables qui correspondent aux états haut et bas état instable, qui constitue la frontière entre l'état haut et l'état bas. Les 2 états stables sont représentés Figure 3. L'élément obtenu est le bistable, représenté d'une autre manière en Figure 4. Étant dans un état parmi les deux possibles, il mémorise bit. il n'y a aucun moyen de contrôler l'état du bistable. Il reste dans un état donné, et il n'y a aucun moyen de le positionner dans l'autre état. S S 2 E Figure 2 : aractéristique physique d'inverseurs en série. Figure 3 : États stables du bistable /7

S4 LM Figure 4 : Représentation traditionnelle du bistable..2 BASULE RS La bascule RS ajoute à la capacité de mémorisation du bistable la possibilité de le fixer dans un état donné, par l'opération d'écriture. il y a deux types de bascule RS, selon la porte élémentaire utilisée : NAN ou NOR.2. Bascule RS NAN Soit le circuit de la Figure 5 constitué de 2 NAN dont chaque sortie est rebouclée sur une entrée de l'autre NAN et qui a 2 entrées R et S. S R Figure 5 : Bascule RS NAN Le fonctionnement d'une porte NAN est résumée par les expressions NAN(x,y) = x si y = et NAN(x,y) = si y = Le fonctionnement de la bascule RS peut donc être exprimé de la manière suivante :.2.. as R=S= NAN (S, ) = et NAN (R, ) = : la bascule RS est équivalente au bistable de la Figure 4. 'est l'état mémoire..2..2 as S = et R =. La Figure 6 décrit les différentes étapes de l'écriture d'un dans la bascule RS. a) NAN (, ) = écrit un sur la sortie b) NAN (, ) = écrit un sur la sortie c) Le de la sortie vient confirmer le de l'entrée S et verrouille la sortie dans l'état. L'entrée S = n'est plus nécessaire. Le temps minimum à l'état bas de l'entrée S est donc de 2 tp, où tp est le temps de propagation dans la porte NAN. d) ompte tenu du verrouillage effectué dans la phase précédente, l'entrée S peut repasser à et la bascule repasse dans l'état mémoire..2..3 as S = et R = e cas, symétrique du précédent, force = et =.2..4 as S = et R = 'est un cas interdit car = = et les 2 sorties ne sont plus complémentaires. La bascule RS (Reset et Set) a donc 2 modes de fonctionnement : un état mémoire lorsque R = S = et un état écriture lorsque R = S. On a alors = R = S. La bascule RS ne distingue pas 2/7

S4 LM les entrées d'état et les commandes. hacune des entrées est à la fois une entrée d'état et de commande : lorsque (commande) S est à (état), la sortie passe à. eci peut être un inconvénient dans un système synchrone, où il est important de distinguer les signaux d'état des signaux de commande. a) b) c) d) Figure 6 : Écriture d'un dans une bascule RS NAN.2.2 Bascule RS NOR Elle est présentée en Figure 7 R S Figure 7 : Bascule RS NOR 'est la bascule duale de la bascule RS NAN. Elle a deux modes de fonctionnement : un état mémoire lorsque R = S = et un état écriture lorsque R = S. On a alors = S = R. L'état R = S = est interdit..3 BASULE LATH La bascule latch distingue une entrée d'état () et une entrée de commande (). Sa représentation symbolique est donnée en Figure 8. (Etat) Bascule latch (commande) Figure 8 : Bascule latch La Figure 9 donne un schéma possible de bascule latch de type NAN. S R Figure 9 : Bascule latch NAN 3/7

S4 LM Lorsque =, on a S = R = et la bascule RS est dans l'état mémoire (Figure S R = Figure : Bascule latch en état mémoire Lorsque =, on a R = S =, ce qui correspond à l'état écriture de la bascule RS et = (Figure ). L'écriture d'un correspond à S =. L'écriture d'un correspond à R =. ans les 2 cas, la redescente de l'horloge de > provoque la remontée de S (resp. R) de >, ce qui est inefficace sur la bascule RS de sortie à cause de la phase de verrouillage. e la même manière, on définit la bascule latch NOR qui est dans l'état mémoire lorsque = et dans l'état écriture lorsque =. Les bascules latch sont dites transparentes parce qu'il y a une liaison directe = (à travers 2 inverseurs) lors de l'écriture. Toute variation de l'entrée est transmise directement à la sortie. S = Figure : Bascule latch en état écriture.4 REGISTRES. On appelle registre un ensemble de bascules avec une même commande d'horloge (Figure 2). R n- i...... n- i Figure 2 : Registre Les registres ont la propriété des bascules qui les composent : un registre constitué de bascules latch sera un registre transparent. 4/7

S4 LM La transparence des registres et des bascules interdit un certain nombre d'utilisations que nous examinons maintenant..4. Transparence et registre à décalage Un registre à décalage est constitué de bascules telles que la sortie de l'une est reliée à l'entrée de la bascule suivante. La Figure 3 donne un exemple d'un tel registre. 2 2 Figure 3 : Exemple de registre à décalage 'après la définition de la bascule latch NAN, on a i = i lorsque = et d'après les connexions, on a i = i. Lorsque =, on a donc i = i pour tout i. il y a décalage d'un bout à l'autre de la chaîne de bascules de la valeur. il n'est donc pas possible de décaler chaque bit d'une position vers la droite à chaque coup d'horloge..4.2 onnexion d'une sortie sur une entrée La Figure 4 illustre le cas où l'on relie une sortie d'une bascule sur l'entrée de la même bascule. Bascule latch Figure 4 : Liaison à sur une bascule latch 'après la connexion, on a =, et lorsque = (latch NAN), on a =, ce qui conduit à =. ette situation anormale conduit soit à des oscillations, soit à des problèmes autour du point d'équilibre instable de la Figure 2. Le rebouclage des sorties d'un registre vers les entrées d'un même registre à travers des étages de logique combinatoire est une configuration inévitable. Un exemple typique est l'opération d'incrémentation du compteur de programme (P) d'un processeur : P :=P + n. es bascules non transparentes sont donc indispensables..5 BASULE La bascule est une bascule non transparente (ou opaque) qui permet de recopier l'état de l'entrée vers la sortie sans qu'il y ait jamais de liaison directe entre entrée et sortie. La représentation symbolique est donnée par la Figure 5. L'opacité peut être réalisée de différentes manières. 5/7

S4 LM (Etat) (commande) Figure 5 :.5. Les bascules maître esclave. Elles fonctionnent selon le principe des écluses (Figure 6). On utilise 2 bascules transparentes, dont l'une est en état mémoire pendant que l'autre est en état écriture et réciproquement. e cette manière, il n'y a jamais de liaison directe entre entrée et sortie. Bascule latch m Bascule latch s 2 Figure 6 : Principe du maître esclave Si les 2 signaux d'horloge et 2 sont sans recouvrement, c'est à dire tels qu'ils suivent la séquence suivante : 2 = puis puis puis puis puis..., alors il y a fonctionnement correct. Il y a d'abord recopie de l'entrée dans m lorsque =, puis recopie du maître dans l'esclave lorsque 2 = Si l'on veut utiliser une seule horloge avec son complément, il y a problème à cause de l'aléa lié au retard introduit par l'inverseur, comme le montre la Figure 7. = = Figure 7 : Recouvrement des commandes de bascule. Si on utilise les signaux avec recouvrement, comme ceux de la Figure 7, pour commander le maître et l'esclave, il y a obligatoirement le cas où les 2 latchs sont transparents simultanément et le cas où les 2 sont en état mémoire simultanément. e problème peut être résolu en utilisant un maître NAN et un esclave NOR, ce qui compte tenu de la dualité des bascules latch NAN et NOR supprime la nécessité de complémenter. La bascule maître esclave correspondante est présentée en Figure 8. 6/7

S4 LM m s Figure 8 : maître esclave NAN NOR Pour avoir un fonctionnement correct même en cas de dispersion des niveaux de seuil des portes, il faut que le niveau de seuil du maître (frontière entre et ) soit supérieur au niveau de seuil de l'esclave, comme le montre la Figure 9. ans ce cas de figure, la bascule maître esclave fonctionne correctement, quelle que soit la fréquence d'horloge. m s seuil maitre seuil esclave esclave transparent maitre opaque maitre transparent esclave opaque maitre et esclave opaques maitre et esclave opaques Figure 9 : Seuils du maître et de l'esclave esclave transparent.5.2 Les bascules à commande par flanc (edge triggered) Elles fonctionnent sur la transition montante (ou descendante) du signal d'horloge (Figure 2). Le signal doit être positionné un certain temps (appelé temps d'établissement ou set up time t su ) avant la transition du signal de commande, et rester positionné un certain temps (appelé temps de maintien ou hold time t h ) après la transition du signal de commande. 'est la valeur de qui est fixe lors de la transition du signal de commande qui est recopiée à la sortie. Hors de la période déterminé par t su + t h, l'état de est indifférent et peut varier. 7/7

S4 LM quelconque est fixe quelconque temps établissement temps maintien Figure 2 : Fonctionnement de la bascule à commande par flanc La bascule à commande par flanc est réalisée avec 6 portes NAN ou 6 portes NOR selon le schéma Figure 2. Figure 2 : à 6 portes NAN Lorsque =, la bascule RS de sortie est en état mémoire. La Figure 22 (gauche) illustre l'écriture d'un, et la Figure 22 (droite) montre le verrouillage des sorties après l'écriture du, lorsque varie alors que est toujours à l'état. La Figure 23 (gauche) illustre l'écriture d'un, et la Figure 23 (droite) montre le verrouillage des sorties après l'écriture du, lorsque varie alors que est toujours à l'état. = varie = Verrouillage = = = = Figure 22 : Écriture d'un Verrouillage lorsque = = 8/7

S4 LM = varie = = varie = = = = Figure 23 : Écriture d'un Verrouillage lorsque = après écriture d'un La bascule à 6 portes NOR a un fonctionnement dual de celle à 6 portes NAN. L'écriture se fait lors de la transition descendante de l'horloge..5.3 Bascules et opacité Nous avons vu en 5 4 2 et 5 4 3 que les registres à décalage et la liaison d une sortie sur une entrée de la bascule ne sont pas possibles avec les bascules latch. Nous montrons maintenant que les bascules résolvent le problème. La seule hypothèse est celle illustrée en Figure 2, c est à dire que l entrée est fixe un temps tsu avant la transition d horloge, et jusqu à un temps th après la transition d horloge. La Figure 24 donne le schéma d un registre à décalage 2 bits, avec l état initial suivant : =, = et =. Lors de la première transition de, = est recopié en, qui passe à avec un retard tpd. omme tpd est supérieur à th (ce qui est toujours le cas dans la pratique), le passage de (=) à intervient trop tard pour être pris en compte par la première transition de. est cette situation qui assure l opacité. e n est que sur la transition suivante de de à que = sera recopié à la sortie, avec un temps de retard tpd par rapport à cette transition. Le registre à décalage fonctionne correctement. = t su T c t su t h t h t pd = t pd Figure 24 : Registre à décalage 2 bits et diagramme temporel des signaux associés. 9/7

S4 LM Le diagramme temporel de la Figure 24 permet de déterminer la condition de fonctionnement du registre à décalage. Le signal devant être stable un temps tsu avant la deuxième transition de l horloge, la condition s écrit : tpd bascule + tsu Tc où tp bascule est le temps de retard entre la transition d horloge et la transition à la sortie de la bascule, tsu est le temps d établissement et Tc est la période d horloge. La fréquence maximale de fonctionnement est Fmax T c min t pd ( bascule ) Le rebouclage de la sortie d une bascule sur l entrée (Figure 25) n est qu un cas particulier du registre à décalage. Le circuit correspondant est appelé compteur par deux, car il a deux états et change d état à chaque transition de l horloge. t su. Figure 25 : ompteur par deux En fait, le registre à décalage ou le compteur par deux n est qu un cas particulier des opérateurs synchrones. Le cas général est illustré par la Figure 26. Entre la sortie d une bascule et l entrée de la bascule suivante, on trouve des opérateurs combinatoires. La condition de fonctionnement correct est alors tpd (bascule) + tpd (combinatoire) + tsu Tc. La fréquence maximale de fonctionnement du système est alors Fmax T cmin tpd ( bascule) t pd ( combinatoire) t su Logique combinatoire t pdbasc t pdcomb t su T c Figure 26 : Structure typique de la logique synchrone.5.4 Utilisation de la bascule u fonctionnement de la bascule se déduit aisément la manière de l'utiliser. La sortie de la bascule représente son état présent. Lors de la prochaine transition d'horloge, l'entrée /7

S4 LM sera recopiée sur la sortie. L'entrée représente donc l'état futur de la bascule. Alors que la sortie représente l'état présent, l'entrée représente l'état futur (Figure 27) ETAT FUTUR ETAT PRESENT Figure 27 : Utilisation de la bascule ette propriété sera utilisée pour la réalisation des compteurs et des automates..6 BASULES ÉRIVÉES E LA BASULE Un certain nombre de variantes de la bascule ont été introduites, comme les bascules T et JK..6. Bascule T Le schéma fonctionnel de la bascule T est donné en Figure 28. T (Etat) Bascule T (commande) Figure 28 : Bascule T La bascule T change d'état si T = et ne change pas d état si T =. La Table résume son fonctionnement. Elle peut être réalisée à partir d une bascule de deux manières différentes. T présent futur Table : Fonctionnement de la bascule T. La Table 2 montre l entrée T de la bascule T pour obtenir les différentes transitions entre l état présent et l état futur. /7

S4 LM présent futur T Table 2 : Utilisation de la bascule T.6.. Bascule T asynchrone La partie gauche de la Figure 29 présente la version asynchrone : la bascule, montée en compteur par 2, change d état sur chaque coup d horloge. La porte Et ne laisse passer l horloge de la bascule T que si T=. La bascule T ne peut donc changer d état que si T =. Lorsque T =, la bascule ne voit pas la transition d horloge. ette méthode présente l'inconvénient d'utiliser des portes logiques pour traiter des signaux de commande. Toutes les bascules d un montage ne recevront pas les signaux de commande au même moment : des aléas temporels importants peuvent en résulter..6..2 Bascule T synchrone La partie droite de la Figure 29 présente la version synchrone. La Table 2 donne l état futur de la bascule (qui est l'entrée de la bascule utilisée) en fonction de l entrée T et de la sortie présente (qui est la sortie de la bascule ). après la Table 2, on constate que = T. Les deux réalisations montrent que la bascule T est réalisée à partir d une bascule. T (bascule ) T Figure 29: Bascule T asynchrone Bascule T synchrone.6..3 Bascule JK La Figure 3 donne le schéma fonctionnel de la bascule JK. Son fonctionnement est résumé par la Table 3. J K Bascule JK Figure 3 : Bascule JK 2/7

S4 LM J K présent futur p p p p p p Table 3 : Fonctionnement de la bascule JK. Lorsque J=K, la bascule JK fonctionne comme une bascule T. Par contre, lorsque J K, la sore est positionné dans un état donné : = J. La bascule JK est donc une bascule T initialisable. La Table 4 montre les entrées J et K à appliquer sur les entrées d une bascule JK pour obtenir les différentes transitions entre l état présent et l état futur.ø représente l état indifférent 2. OMPTEURS présent futur J K Ø Ø Ø Ø Table 4 : Utilisation de la bascule JK. Les compteurs sont des opérateurs séquentiels qui comportent N états et qui passent d'un état i à l'état i+ (modulo N) à chaque coup d'horloge. 2. Exemple : le compteur par 4 e compteur a 4 états, notés,, 2 et 3. Son graphe des états est donné en Figure 3. es états doivent être codés avec deux chiffres binaires x et y. Il y a 2 manières différentes de coder 4 états (3 sont fondamentales et les autres s'en déduisent par permutation sur les x et les y). Sur les 3 codes fondamentaux, seuls le code naturel et le code de Gray, pour lequel seul bit change à la fois, sont intéressants. La Table 5 donne les trois codes fondamentaux Le compteur est implanté avec des bascules, dont la fonctionnalité est rappelée en Figure 32. La sortie d une bascule représente l'état présent. Sur le prochain coup d'horloge, la valeur de l'entrée sera recopiée à la sortie. représente donc l'état futur de la bascule. Pour implanter le compteur, il faut donc écrire la table donnant l'état présent (sorties des bascules) et l'état futur (entrées des bascules) et réaliser la synthèse combinatoire des entrées en fonction des sorties. La Table 6 donne la table de transition du compteur par 4 en utilisant le code naturel. Les entrées et des bascules sont respectivement = = Le schéma correspondant du compteur par 4 est donné en Figure 33. 3/7

S4 LM 3 Figure 3 : Graphes des états N Naturel Gray 3ème codage i y x y x y x 2 3 Table 5 : odage des états 2 Etat Futur Etat Figure 32 : État présent État futur Table 6 : compteur par 4 (code naturel) La Table 7 donne la table de transition du compteur par 4 en utilisant le code de Gray. Les entrées et des bascules sont alors = = Le schéma correspondant du compteur par 4 est donné en Figure 34. 4/7

S4 LM Figure 33 : ompteur par 4 (code naturel) État présent État futur Table 7 : Table de transitions Figure 34 : ompteur par 4 (ode de Gray ) Les deux implantations précédentes correspondent à l approche synchrone, dans laquelle toutes les bascules reçoivent le même signal d horloge. Il est également possible de définir un compteur par 4 asynchrone, qui est présenté en Figure 35. Il utilise deux bascules montées en compteur par 2 : chaque sortie est reliée à l entrée correspondante, et chaque bascule change d état lorsque l entrée d horloge est activée (transition de à ). La bascule pour le bit change d état à chaque transition à de l horloge. La bascule pour le bit change d état à chaque transition à de la sortie, c est à dire à chaque transition à de. après la Table 7, la sortie change effectivement d état à chaque fois que la sortie passe de à. La réalisation asynchrone des compteurs présente l inconvénient suivant : comme les sorties des bascules ne changent pas d état en même temps, sur la transition de l horloge, mais successivement, les aléas qui résultent d opérations logiques sur les sorties de bascules asynchrones sont de durée variable et peuvent avoir une largeur significative alors qu ils sont courts et de durée constante avec 5/7

S4 LM l approche synchrone. L approche asynchrone, populaire il y a une quarantaine d années, est très peu utilisée maintenant. est la raison pour laquelle nous ne traiterons dans la suite du chapitre que les compteurs et automates synchrones, pour lesquels toutes les bascules reçoivent la même commande d horloge. Figure 35 : ompteur par 4 asynchrone. Le compteur par 4 synchrone peut également être implanté avec des bascules T ou des bascules JK. On utilise alors la Table 2 et la Table 4 qui donnent les entrées Ti ou Ji et Ki à appliquer sur les entrées des bascules utilisées. La Table 8 donne les entrées correspondant aux bascules T et la Table 9 celles correspondant aux bascules JK. ans les deux cas, on utilise le code binaire naturel. État présent État futur T T e la Table 8, on déduit T = et T = Table 8 : ompteur par 4 avec des bascules T État présent État futur J K J K Ø Ø Ø Ø Ø Ø Ø Ø Table 9 : ompteur par 4 avec des bascules JK e la Table 9, on déduit J = K = et J = K = 2.2 ompteur avec RAZ En ajoutant des entrées de contrôle, on transforme les compteurs (automates sans entrées) en véritables automates. A titre d exemple, nous ajoutons au compteur par 4 une rentrée 6/7

S4 LM RAZ pour Remise à Zéro. La variable booléenne RAZ est à pour une remise à zéro du compteur et à lors du fonctionnement normal du compteur. Le graphe des états du compteur avec RAZ est présenté en Figure 36. RAZ RAZ + RAZ RAZ RAZ 3 2 RAZ RAZ. Figure 36 : Graphe des états d un compteur par 4 avec RAZ. La Table donne les entrées et des bascules en fonction des sorties et et de l entrée RAZ de l automate obtenu. = RAZ. = RAZ. ( ) RAZ Table : ompteur par 4 avec RAZ 7/7