Transistors, amplificateur à transistors.

Chapitre 6 Transistors, amplificateur à transistors. 6.1 Histoire de transistors. Au cours de la deuxième moitié du XXème siècle, l Electronique a connu un développement sans précédent sur le plan technologique. Le moteur de ce développement est l apparition des composants à semiconducteur et le développement de leur technologie. Toutefois, l électronique analogique n est pas née avec le transistor bipolaire et l essentiel de ce cours était connu avant 1940 : on savait filtrer, amplifier, moduler etc.. mais avec d autres composants. Les transistors sont des composants comportant 3 électrodes. Il sont constitués de semiconducteurs, mais aussi de métaux, de polycristaux et d isolants (cas des transistors MOS). Le principe de base des transistors est le suivant. Deux des électrodes forment un dipôle à travers lequel circule un courant I. S il s agissait d un dipôle ordinaire, ce courant serait uniquement une fonction I(V ) de la tension V aux bornes du dipôles. Ici il n en est rien : à l aide de la troisième électrode, l électrode de commande, on peut agir sur ce courant et la puissance nécessaire pour agir sur I est nettement plus faible que la puissance mise en jeu dans le dipôle. Il existe deux grandes familles de transistors : i) Les transistors bipolaires (BJT, Bipolar Junction Transistor). Dans ce type de transistors, on agit sur le courant principal I en faisant varier le courant injecté dans l électrode de commande. Les phénomènes physiques mis en jeu sont la diffusion et la recombinaison des porteurs. ii) Les transistors à effet de champ (FET, Field Effect Transistor). Pour ces transistors, l électrode de commande sert à appliquer un champ électrique perpendiculaire aux lignes de courant du dipôle principal et c est ce champ qui, modifiant les propriétés du dipôle principal, entraîne une variation de I. Le transistor bipolaire a été inventé à la fin des années 1940 (Shockley, Bardeen, Brattain, Bell Telephon Laboratory). Cette invention a créé une véritable révolution en électronique. L effet fut tel que l on appelait transistor un poste de radio transportable (fonctionnant sur pile et contenant des transistors bipolaires). Le principe du transistor à effet de champ est plus ancien (années 1930) mais, pour des raisons de développement technologique, les premiers transistors à effet de champ ont été réalisés au début des années 1960. Il s agit des JFET (Junction Field Effect Transistor) et des MOSFET (Metal Oxide Semiconductor Field Effect Transistor), ce qui a causé une nouvelle révolution en électronique, mais cette fois dans le domaine numérique : apparition des microprocesseurs et des micro-ordinateurs. Il existe d autres types de transistors à effet de champ (MESFET, HEMT etc..) de même qu il existe plusieurs types de transistors bipolaires (HBT, transistor bipolaire à hétérojonction) pour les applications à très haute fréquence (circuits haut débit, circuits microonde). Nous nous contentons simplement de les mentionner ici. 63

64 CHAPITRE 6. TRANSISTORS, AMPLIFICATEUR À TRANSISTORS. Figure 6.1 Vue en coupe d un transistor MOS à canal N à enrichissement. Le substrat est de type P. L application d une tension positive sur la grille permet la formation d une couche d électrons (couche d inversion) sous la grille. 6.2 Transistor NMOS à enrichissement. 6.2.1 Description qualitative La figure 6.1 représente un transistor MOS à canal N à enrichissement (transistor NMOS). Sur une substrat de silicium de type P (contenant une très faible concentration d électrons) on réalise deux régions fortement dopées N + (forte concentration d électrons) et munies d un contact ohmique. L une, s appelle la source S et l autre s appelle le drain D ( V DS = V D V S 0 dans les applications). Entre le drain et la source, on fait croître un mince couche d oxyde de silicium SiO 2 (aujourd hui on sait réaliser des couches aussi fines que quelques nm). Sur cet oxyde on dépose une couche conductrice. Ce contact s appelle la grille (gate) La grille étant déposée sur un oxyde, aucun courant continu ne peut transiter par cette électrode. Le signal appliqué sur la grille est donc une tension, la tension grille V GS. Pour un transistor NMOS V GS = V G V S 0. La grille est l électrode de commande du MOSFET. L application d une tension V GS crée un champ électrique dans l oxyde mais aussi dans le semiconducteur situé en dessous. Suivant la valeur de V GS et de V DS 0, il peut ou non faire circuler un courant, le courant drain I D, du drain vers la source. Dans un MOSFET on cherche à moduler le courant drain I D en faisant varier la tension V GS. Comme le courant I G entrant dans la grille est nul, la puissance consommée par le signal de commande est extrêmement faible. La distance L entre source et drain s appelle la longueur de grille. Dans la direction perpendiculaire à la figure 6.1 le transistor possède une certaine dimension W que l on appelle la largeur de grille et le plus souvent W est assez nettement supérieur à L (vu de dessus la grille est un rectangle dont la grande dimension est W ). Suivant les applications, les dimensions d un NMOS peuvent être très différentes. Dans les circuits ULSI (Ultra Large Scale Integration) la longueur de grille peut être aussi faible que 30 nm (avec W de l ordre de quelques L). Pour les applications en électronique analogique, les dimensions sont plus importantes. 6.2.2 Principe de fonctionnement du NMOS Quand la tension sur la grille est inférieure à une certaine tension V t (tension seuil, indice t pour threshold), la région située entre le drain et la source est de type P. Si on applique une tension V DS > 0, aucun courant ne circule (I D = 0) : un transistor NMOS est bloqué quand la tension grille est en dessous du seuil. En effet, la diode PN entre le substrat P et le drain N + est polarisée en sens inverse, donc bloquée. Si V GS > V t, le champ électrique appliqué par le signal de commande (dirigé de la grille vers le substrat) est suffisamment fort pour attirer beaucoup d électrons dans le canal (sous la grille). Il en résulte que dans une certaine région d épaisseur x C proche de la surface du substrat, ce dernier se comporte comme un semiconducteur de type N : la concentration d électrons n y est très grande. Cette

6.2. TRANSISTOR NMOS À ENRICHISSEMENT. 65 couche riche en électrons porte le nom de couche d inversion (à cause du passage du type P au type N). On dit aussi qu il existe un canal conducteur entre le drain et la source. Ce mode de fonctionnement a donné au type de transistor considéré le nom de transistor à enrichissement (enhancement). Gardant V GS > V t, quand on applique une tension V DS > 0, un flux important de porteurs (ici les électrons) circule de la source vers le drain. Ces électrons nombreux donnent lieu au passage d un courant I D comme dans une résistance ordinaire en semiconducteur. Le fait important est donc que l application d une tension ad hoc sur la grille transforme le canal d une résistance quasi infinie en une résistance finie : on module une résistance (ou une conductance) donc un courant (I D ) par application d un champ électrique transverse : le transistor NMOS est bien un dispositif à effet de champ. Nous allons maintenant examiner de manière plus fine comment varie le courant I D quand on fait varier V GS et V DS. a) V DS faible, V GS variable. Si on augment progressivement V GS (cas V GS > V t ) la concentration n d électrons augmente dans le canal. La conductivité du canal (de la forme σ = neµ n ) augmente. Les caractéristiques I D (V D ; V G ) sont des droites (voir figure 6.3) dont la pente di D /dv DS augmente quand V GS augmente. Le dispositif est donc un conductance commandée par une tension. b) V GS fixé, V DS variable. Figure 6.2 Phénomène de pincement dans un transistor NMOS à enrichissement. Le potentiel V D se rapprochant du potentiel de grille V G, la couche d inversion disparaît au voisinage de la jonction canal-drain. Ayant un canal conducteur (V GS > V t ), augmentons progressivement V DS. Pour les faibles valeurs de V DS nous avons vu que le canal drain-source se comporte comme une simple résistance. Si on continue d augmenter V DS le potentiel appliqué sur le drain modifie le potentiel dans toute la structure, en particulier dans la partie du canal situé proche de la jonction canal-drain qui voit son potentiel augmenter. Le potentiel du canal se rapprochant de celui de la grille, dans cette région, l effet du champ transverse imposé par la grille est atténué et la concentration d électrons n(x) est moins forte. Il en résulte une diminution de la conductance du canal : la pente di D /dv DS diminue quand V DS augmente. Pour une tension particulière V DS = V P (V GS ) appelée tension de pincement (pinch-off voltage), la couche d inversion disparaît complètement dans la région du canal située proche du drain : le canal est pincé (voir figure 6.2 ; on montre que V p = V GS V t ). La géométrie du canal évolue peu au delà du pincement (quand on augmente V DS ). Il en est donc de même pour le courant drain. Le calcul montre que I D augmente très lentement avec V DS pour V DS > V P. On dit que la courbe I D (V DS ; V GS ) présente une saturation pour V DS > V P (V GS ). Le courant drain quasi constant dans ce régime de saturation s appelle le courant de saturation, que l on peut noter I DSat. La discussion précédente conduit aux caractéristiques de sortie de la figure 6.3 : le courant drain est d autant plus grand que la tension de grille est élevée et, pour une tension grille donnée, la caractéristique de sortie est non linéaire : conductance constante à faible V DS, puis diminution de la conductance dynamique di D /dv D qui s annule pour la tension de pincement V P (V GS ). Pour V DS > V P, il y a saturation du courant drain, qui augment très légèrement avec la tension V DS.

66 CHAPITRE 6. TRANSISTORS, AMPLIFICATEUR À TRANSISTORS. Figure 6.3 Caractéristiques de sortie d un transistor MOS. Le courant drain I D est représenté en fonction de la tension entre le drain et la source V DS pour diverses valeurs de la tension de commande V GS. Un calcul simplifié permet de déterminer quantitativement les caractéristiques de sortie avant le régime de pincement pour les transistor MOS. Dans ce modèle I D (V DS ; V GS ) est donné par : [ I D (V DS ; V GS ) K (V GS V t )V DS 1 ] 2 V DS 2, V DS < V GS V t (6.1) Dans cette expression, W C Ox K = µ n L S. (6.2) V t est la tension de seuil du transistor, L est la longueur de grille, W la largeur de grille, µ n la mobilité moyenne des électrons dans le canal et C Ox /S = ε o ε Ox /d Ox est la capacité par unité de surface associée à l oxyde de grille (d Ox est l épaisseur de l oxyde). De l expression 6.2 il ressort une règle simple : si on fabrique deux transistors MOS pour lesquels seul W diffère (pour une technologie donnée, on maintient L constant et on fait varier la largeur de grille W ), ces transistors ont des caractéristiques semblables : I D1 (V DS ; V GS ) = I D2 (V DS ; V GS ) W 1 /W 2. Cette propriété est utilisée dans les circuits intégrés. La conductance g c du canal avant pincement et pour une tensionv GS fixée, est donnée par la pente de la caractéristique I D = f(v DS ) à V GS constant : ( ) ID conductance : g c = = K [V GS V t V DS ], V DS < V GS V t (6.3) V DS V GS Cette conductance est maximale et vaut g cmax = K [V GS V t ] pour les très faibles valeurs de V DS (régime linéaire), et diminue quand V DS augmente. La conductance dynamique du canal s annule pour la tension V DS = V DSSat appelée tension de saturation, qui est aussi la tension de pincement V P (V GS ) : tension de saturation : V DSSat = V P (V GS ) = V GS V t (6.4) Dans le régime de saturation (V DS > V DSSat ), le courant drain, qui est, dans l approximation de ce calcul, indépendant de V DS, dépend de la tension grille suivant une loi parabolique (voir aussi figure 6.4) : I DSat = 1 2 K(V GS V t ) 2, V DS > V DSSat = V GS V t (6.5) Cette loi constitue la caractéristique de transfert du transistor en régime de saturation. La transconductance g m du transistor en régime de saturation est donnée par le rapport des variations

6.3. TRANSISTOR PMOS, TECHNOLOGIE CMOS 67 Figure 6.4 Caractéristiques de transfert d un transistor MOS dans la région de saturation des caractéristiques de sortie (voir figure 6.3). Le courant drain I D est représenté en fonction de la tension entre la grille et la source V GS. Quand on fait varier V DS, la caractéristique I D(V GS) est soit non affectée (modèle simplifié), soit légèrement modifiée (en raison de la pente positive δi D /δv DS des caractéristiques de sortie). du courant drain (courant de sortie) et des variations de la tension grille (tension d entrée) à tension drain constante : ( I g m = g msat = D V GS = K [V GS V t ] )V Régime saturé : DS >V DSSat I Dsat g msat = 2 = 2 I (6.6) Dsat V GS V T V P Résumons cette discussion relative au modèle simplifié du transistor M OS : régime bloqué régime saturé ( pentode ) régime non saturé ( triode ) { VGS < V t { I D = 0 0 < VGS V t < V DS I DSat = 1 2 K(V GS V t ) 2 W { où K = µ n L 0 < VDS < V GS V t I D = K [ (V GS V t )V DS 1 2 V ] DS 2 où nous avons fait apparaître les noms pentode et triode, que l on utilise parfois par caractériser les régimes de fonctionnement du MOSFET. C Ox S (6.7) 6.3 Transistor PMOS, technologie CMOS Il existe des transistors MOS, appelés PMOS, pour lesquels le courant dans le canal est véhiculé par les trous : le substrat est de type N et on fait apparaître une couche d inversion de type P en appliquant une tension V GS < 0. La notion de trou est fondamentale pour les dispositifs à semiconducteur. Nous avons tenté le plus possible d éviter d y avoir recours, mais nous ne pouvons pas passer totalement cette notion sous silence. Un trou est une lacune d électrons sur une liaison covalente. Dans un semiconducteur de type P, la conduction électrique s effectue par l intermédiaire des trous. Ces trous portent la charge +e (charge élémentaire) et ont un comportement voisin (mais non égal) de celui des électrons (masse, mobilité etc... différentes). En raison du signe des trous, partant d un dispositif basé essentiellement sur les électrons, on passe à son homologue basé sur les trous en changeant tous les signes des courants et des tensions. C est cette démarche qu il faut utiliser pour passer du NMOS au PMOS. Par exemple, le canal de ce dernier devient conducteur quand on applique V GS < 0 etc... Afin de rendre totalement transposable les résultats obtenus sur le transistor NMOS, le drain et la source d une transistor PMOS sont définis de telle sorte que V DS et I D soient négatifs ou nuls. Il suffit donc de reprendre les résultats 6.7 en changeant tous les signes des variables (dans la constante K la mobilité µ n doit être remplacée par la mobilité des trous µ p ).

68 CHAPITRE 6. TRANSISTORS, AMPLIFICATEUR À TRANSISTORS. Figure 6.5 Technologie CMOS : association d un transistor NMOS et d un transistor PMOS dans le même susbstrat. Pour fabriquer le transistor PMOS, on réalise un puits de type N dans le substrat de type P du transistor NMOS. Dans l absolu, il n est pas intéressant de remplacer un transistor NMOS par un transistor PMOS car dans le silicium, la mobilité des trous est environ 4 fois plus faible que celle des électrons. L intérêt des transistors PMOS est par contre évident quand on les couple à des transistors NMOS pour réaliser certaines fonctions de base. Pour les circuits de logique, cette association est fondamentale car elle permet de réaliser des inverseurs. Une technologie spécifique a été élaborée à cet effet, la technologie CMOS. En raison de son importance majeure, nous présentons schématiquement sur la figure 6.5 l association de transistors complémentaires NMOS et PMOS. Le drain et la source du PMOS sont dopés P + (forte concentration de trous). Dans un inverseur CMOS, le caisson N du transistor PMOS est porté au potentiel V DD (tension de polarisation du circuit) alors que le bulk de type P (électrode B) est au potentiel de référence (masse). Cette configuration place la jonction NP entre le caisson et le bulk en polarisation inverse ce qui assure l indépendance du fonctionnement des 2 transistors. Remarques : i) Les transistors MOS utilisés dans les circuits analogiques sont différents (structure géométrique, dimension) de ceux utilisés dans les circuits numériques (des courants plus importants peuvent être nécessaires en analogique). ii) Pour les applications dans les satellites, il est nécessaire de protéger les circuits des radiations. Une solution consiste à diminuer au maximum le volume du substrat : le transistor est réalisé sur un substrat isolant (technologie dite SOI : Silicon On Insulator). 6.4 Schéma équivalent du MOSFET 6.4.1 Représentation symbolique. Il existe de nombreuses représentations symboliques du transistor NMOS. La figure 6.6 en donne trois. Dans la représentation simplifiée, le bulk n apparaît pas. La flèche sortant de la source permet de distinguer les NMOS des PMOS (elle indique le sens de circulation de I D et permet de distinguer la source du drain ; la flèche est rentrante pour les PMOS). Dans la seconde représentation (au milieu) on fait apparaître le substrat (body, B). Dans la troisième représentation (à droite), source, grille et body sont disjoints pour indiquer qu au repos le canal N n est pas formé pour un transistor à enrichissement. La flèche sur l électrode de body B indique le type de transistor (elle est rentrante pour un NMOS, c est à dire pour un substrat de type P, sortante pour un PMOS).

6.4. SCHÉMA ÉQUIVALENT DU MOSFET 69 Figure 6.6 Diverses représentations d un transistor MOS. 6.4.2 MOSFET en régime linéaire. On peut utiliser les transistors MOS en superposant des grandeurs continues (courant, tension) et des grandeurs variables, de faible amplitude. Les grandeurs continues définissent le point de repos Q du transistor. Les grandeurs variables font fluctuer le point de fonctionnement autour du point de repos et, si les amplitudes sont faibles, on peut linéariser le comportement du transistor au voisinage du point de repos. Figure 6.7 Exemple de polarisation d un transistor MOS. Autour du point de repos Q on peut linéariser le comportement du transistor vis à vis des petites fluctuations de courant et de tension. Considérons le montage de la figure 6.7. Le point de repos (I DQ, V DSQ ) du transistor est à l intersection de la droite de charge V DD = R D I D + V DS (loi des mailles ; R D est la résistance de charge) et de la caractéristique I D (V DS ; V GSQ ) du transistor (V GSQ est fixé par la polarisation). Considérons maintenant de petites variations de courants et de tensions, v GS, i D, v DS. Vis à vis de ces signaux, le transistor NMOS peut être représenté par un schéma équivalent linéaire (voir figure 6.8 ). L entrée du transistor présente une impédance (statique ou dynamique) quasi infinie. La grandeur d entrée est v GS. Coté sortie, les fluctuations du courant drain i D en fonction de v GS sont données par la transconductance g m (voir équation 6.6). Dans le schéma équivalent ceci se traduit par la présence d une source idéale de courant g m v GS. En fait, les caractéristiques de sortie ne sont pas horizontales : I DSat augmente légèrement quand V DS augmente :( I DSat / V DS ) VGS =cste = (i D/v DS ) vgs =0 = g d = 1/r d = conductance de sortie du transistor. En régime de petits signaux, pour tenir compte de cet effet on ajoute la conductance g d = 1/r d en parallèle sur la source de courant g m v GS : i D = g m v GS +(1/r d ) v DS, formant une source réelle de courant Dans la littérature on écrit : 1 r d = g d = I DSat /V A (6.8) où V A est la tension de Early. Typiquement, 30 V V A 300 V ; pour I DSat 1 ma ceci donne r d = V A /I DSat 30 à 300 kω. Ces considérations conduisent (voir figure 6.8) au schéma équivalent

70 CHAPITRE 6. TRANSISTORS, AMPLIFICATEUR À TRANSISTORS. Figure 6.8 Schémas équivalent petis signaux d un transistor NMOS correspondant à plusieurs niveaux de complexité. Dans le modèle simplifié, r d =.. petits signaux du transistor MOS (NMOS ou PMOS) à faible fréquence, c est à dire tant que les effets capacitifs des jonctions sont négligeables. Il est très important de noter que ce schéma ne concerne que les petits signaux (fluctuations) et non pas les courants et tensions continues. Ces derniers apparaissent indirectement, via la valeur de la transconductance g m. Exemple numérique : on considère un M OSF ET de taille moyenne avec les caractéristiques suivantes : d Ox = 100 nm (couche d oxyde épaisse ), µ n = 600 cm 2 V 1 s 1 (valeur moyenne), fonctionnement en régime de saturation. On déduit la capacité associée à l oxyde de grille (ε Ox = 3.8) : C Ox /S = ε o ε Ox /d Ox = 3.4 10 4 F m 2 = 0.34 ff µm 2. Transconductance en régime de saturation : g m = W L µ n C Ox S (V GS V t ) = 2.1 W L (V GS V t ) V 10 5 Ω 1. Courant drain : I D = I DSat = 1 W 2 L µ n C Ox S [V G V t ] 2 = 0.0105 W L [V GS V t ] 2 V ma. Considérons un transistor de grande dimension 2 avec W = 20 µm, L = 5 µm, V GS V t = 5 V, V D > 5 V. On obtient : I D = I DSat = 1.05 ma, g m = 0.42 10 3 Ω 1 = 0.42 ma/v, C Ox = (C Ox /S)LW = 34 ff. La conductance de sortie g d est nulle dans le modèle simplifié du MOSF ET (caractéristiques I D (V G = cste; V D > V DSat ) horizontales). Sur le plan des composants discrets, citons le NMOS à enrichissement 2N2222 (utilisé en TP ; boîtier plastique TO-92) utilisable pour l amplification et la commutation. V t = 2.3V (mais peut être nettement plus faible : forte dispersion des caractéristiques) ; puissance maximum V DS I D = 0.3 W, transconductance pouvant atteindre 200 ma/v à très fort courant (I D = 500mA, mais pendant un très bref instant). 6.5 Autres transistors 6.5.1 Le transistor à effet de champ à jonction (JFET) Il existe un autre type de transistor à effet de champ, le JFET (Junction Field Effect Transistors). Le principe est exactement le même, mais les moyens utilisés sont très différents (voir figure 6.9). La capacité MOS du MOSFET permettant d induire un champ dans le canal via une tension sur la grille est remplacé par une jonction PN (une diode) polarisée en sens inverse : le courant grille est très faible (mais non nul). Les caractéristiques électriques sont voisines de celle du MOS. 6.5.2 Le transistor bipolaire (BJT) Le transistor bipolaire a été pendant plusieurs décades le transistor le plus utilisé. Historiquement, les premiers transistors bipolaires utilisaient le germanium ; rapidement ils furent fabriqués en silicium, pour des raisons technologiques. Sur le plan des abréviations, on rencontre le plus souvent l abréviation BJT (Bipolar Jonction Transistor). Très schématiquement, on peut représenter le transistor bipolaire N P N comme sur la figure (6.10) : successivement une région de type N puis P puis N. Il existe donc deux diodes PN tête bêche. On observe que la structure d un transistor NP N n est pas symétrique. La région de type N la plus dopée s appelle l émetteur. L autre région N, moins dopée et de plus grande dimension s appelle le collecteur. La

6.6. AMPLIFICATEUR LINÉAIRE À MOSFET 71 Figure 6.9 Schéma en coupe d un transistor à effet de champ à jonction (JFET) à canal N. Figure 6.10 Représentation schématique d un transistor bipolaire NP N, et sa représentation symbolique. Le symbole N + indique un très fort dopage de type N. région centrale, de faible épaisseur W B et avec un dopage moyen de type P est la base. Il n existe qu une seule représentation symbolique du transistor bipolaire N P N (voir figure (6.10)) : la flèche sortant de l émetteur représente le sens réel de circulation du courant quand le transistor fonctionne en mode actif (il s agit en fait d un courant d électrons ; ces derniers circulent donc en sens inverse : ils sont émis de l émetteur vers le collecteur pour un transistor NP N). Pour le transistor P NP, le symbole est quasi-identique, la différence portant sur le sens de la flèche (le courant rentre dans l émetteur). Un transistor bipolaire fonctionne en régime actif quand la jonction base-émetteur est polarisée dans le sens direct, et la jonction base-collecteur dans le sens inverse. Pour un transistor NP N, ceci implique : V BE > 0 et V CB > 0. En régime actif, le transistor est traversé par des courants importants (I C et I E grands). On peut faire varier ces courants en agissant sur la tension V BE ou sur le courant base I B : la base est l électrode de commande (analogue à la grille pour les FET). La différence essentielle est qu ici le courant de commande n est pas négligeable (contrairement au cas des MOSFET ; on a toutefois I B I C : la puissance mise en jeu sur l électrode de commande est faible devant celle mise en jeux dans le collecteur). 6.6 Amplificateur linéaire à MOSFET On peut réaliser un amplificateur de tension (mais surtout de courant, donc de puissance) avec un seul transistor MOS. Reprenons le schéma déjà utilisé figure 6.7. Ce montage est un amplificateur. Le signal d entrée est e et le signal de sortie est la tension aux bornes de la résistance de charge. Transformons légèrement le montage (voir figure 6.12.a) de manière à n utiliser qu une seule source de tension continue V DD. Ceci nous amène à introduire deux résistances supplémentaires.

72 CHAPITRE 6. TRANSISTORS, AMPLIFICATEUR À TRANSISTORS. Figure 6.11 Transistor NPN en régime actif : la diode base-émetteur est polarisée en sens direct et la diode base-collecteur en inverse. Avec la convention de signe, toutes les tensions et tous les courants sont positifs. Figure 6.12 petits signaux. a) Amplificateur à MOSFET. Il s agit du montage source commune. b) Schéma équivalent 6.6.1 Polarisation Le pont de résistances R G1, R G2 forme un diviseur de tension qui permet de fixer le potentiel continu sur la grille (le courant continu de grille est nul). V GM = V GSG = V DD R G1 R G1 + R G2 où M désigne le potentiel de référence (la masse), qui est également le potentiel de la source dans ce montage très simple. Prenons le modèle simplifié du MOSFET. Dans la région de saturation des caractéristiques, on a approximativement I DQ = 1 2 K(V GS Q V t ) 2. Par un choix judicieux du rapport R G1 /R G2 on peut donc imposer une valeur bien choisie du courant drain, et donc de la tranconductance g m = 2. V GSQ V t Connaissant le courant drain, le choix de la résistance de charge R D influe sur la tension V DS : V DD = V DS + R D I D, soit V DSQ = V DD R DQ I DQ. 6.6.2 Régime de petits signaux Pour relier la source de tension variable e à l entrée de l amplificateur, nous devons mettre une capacité de liaison C L. En effet, cette capacité peut laisser passer les signaux variables (impédance 1/Cω) mais pas les signaux continus, préservant la tension de polarisation V GSG. Si C L est élevée elle se comporte comme un quasi court-circuit vis à vis des signaux variables. La tension de sortie V s, que l on peut par exemple mesurer avec un oscilloscope, est la tension entre le drain et la masse : V s = V D V M. I DQ

6.6. AMPLIFICATEUR LINÉAIRE À MOSFET 73 Comme l impédance de l oscilloscope est élevée, il n est pas nécessaire de placer un condensateur de liaison. Une nouvelle difficulté apparaît, concernant la source continue V DD. Dans un schéma équivalent petits signaux, on s intéresse uniquement aux fluctuations de tension et de courant autour d un point de repos. Ainsi, les tensions continues disparaissent (sont remplacées par des court-circuit). Il en résulte que la tension de sortie est également la tension aux bornes de R L (comme si V DD = 0). Remplaçons le MOSFET par son schéma équivalent. Le schéma équivalent de l amplificateur vis à vis des petits signaux est donné sur la figure 6.12.b. Nous notons v e, v s, i D, v GS, v DS (petites lettres) les fluctuations des tensions et des courants. Le schéma nous indique que v GS = v e = e, et v s = R D i D = R D g m v GS = R D g m e. L amplification en tension A V du montage est donc : A V = v s v e = g m R D (6.9) Remarque : en grands signaux, on ne peut plus faire l hypothèse g m constant. Il en résulte que le signal de sortie est très distordu : notre amplificateur n est linéaire que pour de petits signaux. Bien entendu on sait faire beaucoup mieux en électronique (voir les AO). 6.6.3 Exemple numérique On suppose K = 10 ma/v 2 et V t = 2V On souhaite I DQ = 20mA. D où, V GS V t = 2I DQ /K = 2V, soit V GS = 4V. On dispose d une source V DD = 12V. Le pont de résistance doit donc partager V DD en 4V aux bornes de R G1 et 8V aux bornes de R G2, soit R G2 = 2R G1.On souhaite que la résistance d entrée R e de l amplificateur soit 1 MΩ. Le schéma équivalent nous indique que R e est donné par la mise en parallèle des deux résistances du pont, 1/R e = 1/R G1 + 1/R G2. Si on choisit R G1 = 1.5MΩ, donc R G2 = 3MΩ, on obtient (unité MΩ), 1/R e = 2/3 + 1/3 = 1, et donc R e = 1MΩ ce qui satisfait juste la contrainte sur R e. On souhaite avoir le point de repos au milieu de la droite de charge, c est à dire V DSQ = V DD /2 = 6V. Ceci assure une valeur maximum de la dynamique de sortie. On en déduit R D I DQ = 6V, soit R D = 300Ω. La transconductance est g m = 2 = 40mA/2V = 20mA/V. V GSQ V t Enfin, l amplification en tension est A V = 0.02 300 = 6. Ce n est pas énorme mais l amplification en courant est très grande et donc aussi l amplification en puissance. Remarque : quand on présente le problème en sens inverse en donnant les valeurs des résistances et que l on cherche le point de repos, on peut être amené à résoudre une équation du second degré (en raison de la loi quadratique I D = 1 2 K(V GS V t ) 2 ). I DQ

74 CHAPITRE 6. TRANSISTORS, AMPLIFICATEUR À TRANSISTORS.

Chapitre 7 Introduction à l Electronique numérique 7.1 Nécessité d une Electronique numérique Dans les chapitres précédents nous avons entrevu comment on pouvait générer et traiter des signaux analogiques, mais sans entrer vraiment dans des applications concrètes. Prenons ici un point de vue pragmatique. Ces signaux analogiques sont par exemple issus d une expérience de physique. Comment conserver l information qu il contiennent en vue d une analyse ultérieure, d une confrontation à d autres résultats d expériences effectuées dans un autre laboratoire, d un archivage? Un solution consiste à représenter les résultats sous forme de courbes, dans le meilleur des cas en reliant l expérience à une table traçante. Cette solution a été utilisée pendant de nombreuses années (par exemple dans le cas simple de la mesure de l évolution de la température en fonction du temps, on plaçait du papier millimétré sur un cylindre rotatif et un bras terminé par un stylet traçait la courbe en question). Aujourd hui, cette approche nous semble dater du XIXème siècle alors qu elle était encore très courante dans la seconde moitié du XXème siècle. Aujourd hui, on utilise de plus en plus les ordinateurs pour effectuer les tâches en question. Qui plus est, certaines parties des expériences sont pilotées par un ordinateur (voir par exemple le logiciel LabView) : le Numérique a pris une place majeure en physique expérimentale. On ne doit bien sûr pas limiter l intérêt de l Electronique numérique aux seuls laboratoires de physique. Faisons une liste non exhaustive de l intérêt de cette discipline. a) Afin de stocker et de transmettre des signaux analogiques, on peut les échantillonner : la transmission numérique n est pas altérable (en principe) et la numérisation permet le stockage. b) La numérisation sous forme d octets (8 bits = 8 binary digits) permet d effectuer des opérations arithmétiques (comparaison, addition etc..), d éditer et de stocker des documents (traitement de texte etc...), de classer. c) L Electronique numérique permet d effectuer des opérations logiques. Les applications sont très nombreuses (gestion du mouvement d un ascenseur par exemple) d) Elle permet de contrôler des chaînes de production, de prendre des décisions. e) Elle permet l aiguillage de l information (par exemple, central téléphonique). f) Elle permet l interfaçage (relier des instruments à un ordinateur, par exemple dans un avion) g) Les microprocesseurs, les ordinateurs sont des dispositifs très complexes utilisant toutes les potentialités de l Electronique numérique. h) Les systèmes de communication, télévision, téléphone mobile, le guidage (GPS..), l instrumentation médicale, et même l électroménager et l automobile utilisent l Electronique numérique. A titre d illustration, prenons un exemple concret, celui d une chaîne de production effectuant une opération répétitive simple. Il s agit par exemple de remplir des flacons avec des comprimés dans une usine pharmaceutique. Les flacons sont véhiculés sur un tapis roulant. Un récipient contenant un grand nombre de comprimés alimente les flacons. Il est muni d une vanne. Un opérateur muni d un ordinateur peut décider du démarrage de la chaîne ou de son arrêt, et également du nombre n o de comprimés par flacon. L information transite par le clavier de l ordinateur. Cette action (frapper des touches sur un clavier) doit en définitive se retrouver sous forme d un nombre binaire dans un registre. Ceci nécessite 75

76 CHAPITRE 7. INTRODUCTION À L ELECTRONIQUE NUMÉRIQUE des opérations complexes via l ordinateur, en particulier le codage en binaire de l information. Au niveau des flacons et du remplissage, il est nécessaire d impliquer des moyens de détection pour constater la présence d un flacon, pour compter les comprimés. Supposons qu à un instant donné un flacon soit en bonne position et que le remplissage s effectue (vanne d admission des comprimés ouverte). A l aide d une diode laser et d une photodiode on détecte le passage de chaque comprimé (quand un comprimé passe, la photodiode n est pas éclairée). Cette information est transmise à un compteur qui s incrémente d une unité à chaque passage. Soit n le contenu du compteur. n est envoyé dans un comparateur : tant que n < n o, on laisse le processus continuer. Quand n = n o, le comparateur envoie un signal sur la commande de vanne, laquelle se ferme. De même, ce signal met en route le tapis roulant qui évacue le flacon plein et amène un flacon vide. Un système optique détecte la présence du flacon vide et remet en route le processus (ouverture de la vanne etc..) tout en faisant la remise à zéro (RAZ) du compteur (n = 0). On peut également contrôler visuellement le déroulement des opérations via un afficheur qui peut indiquer en décimal (diodes électroluminescentes formant 7 segments, ou affichage à cristaux liquide) le nombre total de comprimés utilisés et le nombre de bouteilles remplies (ces nombres étant calculés à l aide d un additionneur). Ceci nécessite un compteur décimal et un décodeur 7 segments) etc... Cet exemple nous a permis d introduire quelques fonctions logique de base. En voici une liste élargie : a) La comparaison de nombres binaires b) La réalisation d opérations arithmétique : +,,,. c) Le codage (décodage, conversion de code) d) La sélection de donnée (multiplexage, démultiplexage) e) Le comptage f) Le stockage (bascule, registre, ROM, RAM, etc...) Ces fonctions logiques de base forment l essentiel de cette introduction à l Electronique numérique. 7.2 Transistors et nombres binaires L objet de ce paragraphe est de montrer comment on peut numériser l information avec les composants de l Electronique analogique, pourquoi le système de numération binaire est le mode de représentation naturel des nombres en Electronique numérique et comment on peut faire du numérique avec des circuits analogiques. 7.2.1 Niveaux haut et bas L idée est d associer un nombre entier à l état d un transistor (nous faisons l impasse sur l époque de la logique à diode). Traditionnellement, on considérait qu un transistor pouvait se trouver dans 3 états possibles : en régime linéaire (cas des amplificateurs à transistors), en régime bloqué (le courant principal est nul, courant drain I D pour un FET, courant collecteur I C pour un BJT), et en régime saturé (ce régime est particulier au BJT ; il n a pas de signification très précise pour un FET). On peut en fait réduire ce nombre à 2 avec le point de vue suivant : ou bien le courant principal est négligeable (transistor bloqué), ou bien il ne l est pas (transistor passant). Partant de cette constatation, si on cherche à représenter l état d un transistor par un nombre, la solution la plus simple est d utiliser les nombres entiers 0 et 1 (plutôt que 1 et 2 ou 1 et -1 etc...). Dès lors il est inutile d utiliser le système décimal : le système à base 2 (système binaire) est suffisant. Ceci ne suffit pas pour faire du numérique. En effet, l idée ci-dessus peut permettre d envisager le stockage de l information avec des transistors (on sait faire cela aussi avec des condensateurs, des matériaux magnétiques etc...) mais pas d effectuer toutes les opérations logiques listées dans le 7.1. Pour aller plus loin il faut définir les signaux électriques qui vont permettre de modifier l état des transistors. Fort heureusement, la technologie des transistors est telle qu il est possible de plonger un transistor dans l état bloqué ou non bloqué (passant) avec des signaux de type binaire. Ces signaux sont des tensions, V. On définit deux niveaux (voir figure 7.1.a), qui sont en fait des intervalles de tension. Si V > V th où V th est une tension de seuil haut, on dit que V est à l état haut (H). De même, si V < V tl où V tl est une tension de seuil bas (L = low), on dit que V est dans l état bas (L). Pour des raisons technologiques, V est positif et confiné dans l intervalle 0 < V < V max. Dans la logique dite TTL (Transistor Transistor Logic), V max = 5 V. Pour des raisons de consommation (dissipation d énergie) on

7.2. TRANSISTORS ET NOMBRES BINAIRES 77 Figure 7.1 Définition des niveaux haut (H) et bas (L). a tout intérêt à diminuer V max et actuellement de nombreux circuits numériques fonctionnent avec des tensions sensiblement inférieures à 5 V (par exemple 3.3 V). Le fait d avoir défini des états (H ou L) par des intervalles de tension et non pas par des tensions (0 et 5 V par exemple) n est pas anodin. C est tout d abord un point de vue aux antipodes de la conception des signaux en électronique analogique (on perd de l information). De plus, cette définition offre la possibilité d une très grande immunité des circuits numériques au bruit (voir figure 7.1.b). Si les valeurs standards de V dans les circuits numériques sont très proches de 0 V et V max, la probabilité de trouver V tl < V < V th (dû à la présence d un bruit), c est à dire ne correspondant ni au niveau H ni au niveau L est extrêmement petite. 7.2.2 L inverseur CMOS Plutôt que développer l aspect mémorisation de l information avec des transistors (voir chapitre 9), nous considérons maintenant l opération logique la plus élémentaire qui consiste à transformer un niveau H en un niveau L et réciproquement. Cette opération s appelle l inversion (elle n a rien à voir avec l inversion arithmétique) Ceci va nous permettre à la fois d étudier concrètement le comportement des transistors et la nature des signaux (tensions) définissant les niveaux H et L. Figure 7.2 a) Inverseur CMOS. b) Transistors vus comme des résistances. Si le NMOS est bloqué et le PMOS passant, R N R P et V s V DD. c) Fonction de transfert. La figure 7.2.a représente un inverseur en technologie dite CMOS. Il est constitué de deux transistors MOSFET complémentaires, un NMOS et un PMOS (noter l absence de toute résistance!). La tension d alimentation V DD est fournie par une source idéale de tension. Elle est reliée à la source S P du PMOS,

78 CHAPITRE 7. INTRODUCTION À L ELECTRONIQUE NUMÉRIQUE de sorte que le courant I D est orienté de la source vers le drain D P. Ce dernier est relié au drain D N du NMOS et I D est orienté de D N vers la source S N du NMOS. Le sens de circulation de I D est en accord avec la description donnée dans le chapitre 6 (tous les signes sont changés quand on passe du NMOS au PMOS). Les deux grilles G N et G P sont reliées et constituent l entrée de l inverseur : le courant d entrée est négligeable. La sortie de l inverseur correspond aux drains reliés D N et D P. On sait qu un NMOS est non bloqué (passant) si V GSN > V tn (seuil) et que de même un PMOS est passant si V GSP < V tp. Faisons varier de manière continue la tension d entrée V e entre 0 et V DD et cherchons les variations correspondantes de la tension de sortie V s : la courbe V s = f(v e ) s appelle une caractéristique de transfert. Si V e = 0, comme V SN = 0 (le potentiel de référence est donné par la borne de la source de tension), V GSN = 0 : le NMOS est donc bloqué. Pour le PMOS, V GSP = V DD : le PMOS est non bloqué. Nous somme donc en présence de la mise en série de 2 transistors, l un bloqué et l autre non. Le courant I D est donc négligeable. Quel est alors le potentiel V s = V DN = V DP? Supposons que la sortie du montage soit ouverte (non connectée). Le courant de sortie I s est nul. On est donc en présence d un problème proche de l électrostatique. Aussi petit soit I D, le potentiel passe de V DD sur S P à 0 sur S N : le potentiel en D N est donc intermédiaire entre V DD et 0. On peut représenter le canal des transistors par des résistances (voir figure 7.2.b) : un résistance énorme R Nb pour le NMOS (bloqué) et une résistance assez faible R P nb pour le PMOS (non bloqué). Ces résistances sont en série et parcourues par le même courant I D. On a donc affaire à un diviseur de tension et avec une très bonne précision, V s = V DD. Si on branche une résistance de charge R L à la sortie de l inverseur, il circule un courant I L dans cette résistance et comme le NMOS est bloqué, la loi des noeuds en D N nous conduit à un courant I DP = I L dans le PMOS, et un courant I DN nul dans le NMOS. Si R L est grand devant R P nb (mais très petit devant R Nb ), V s reste très voisin de V DD (si on relie la sortie de l inverseur à d autres circuits numériques, les courants I L seront toujours très petits ; dans le cas contraire il faut prendre quelques précautions!). Plaçons nous maintenant dans la situation inverse : V e = V DD : le NMOS est non bloqué (résistance R Nnb ) et le PMOS est bloqué (résistance R P b ). Cette fois le diviseur de tension conduit avec une bonne précision à V s = 0. Si nous revenons maintenant à l aspect purement logique, si l entrée est au niveau bas (L) la sortie est au niveau haut (H) et réciproquement : il y a bien inversion. Il reste à déterminer ce qui se passe quand V e passe par toutes les valeurs intermédiaires entre 0 V et V DD. Ce n est pas une question facile et non ne donnerons que le résultat (voir figure 7.2.c). La tension de sortie passe progressivement de V DD à 0 mais on note la présence d une transition brutale pour V e = V t. La valeur de cette tension de seuil de basculement V t de la sortie est voisine de V DD /2 (la technologie permet de choisir V t ). On comprend mieux la nécessité, ici technologique, de définir les niveaux H et L par des intervalles : il n y a aucune ambiguïté sur l état de l entrée et de la sortie malgré la forme arrondie de la caractéristique de transfert. 7.3 Codage de l information On sait manipuler des 0 et des 1 à l aide de transistors. Il est donc possible de manipuler des nombres entiers, mais au lieu de les écrire dans le système à base 10, on doit utiliser le système à base 2. Nous allons voir que la question est en fait plus vaste. 7.3.1 Correspondance base 10 - base 2 Le principe de numérotation est exactement le même dans les deux systèmes. Voici la correspondance : N 10 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 N 2 0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111 10000 7.3.2 Code de Gray Pour des raisons de logique des circuits (voir aussi diagrammes de Karnaugh) on peut être amené à modifier la correspondance naturelle donnée ci-dessus. Le code de Gray consiste comme ci-dessus à incrémenter l écriture binaire du nombre entier mais avec la contrainte forte suivante : on ne doit pas

7.3. CODAGE DE L INFORMATION 79 changer plus d un bit à chaque opération. Cela donne le résultat curieux suivant (noter que l on a fait apparaître un nombre constant de bits pour plus de clarté) : N 10 0 1 2 3 4 5 6 7 N Gray 000 001 011 010 110 111 101 100 Clairement, ce code n est pas adapté pour faire des additions! 7.3.3 Entiers négatifs Pour représenter un entier négatif, par exemple 6, on peut par exemple représenter 6 soit 110 et rajouter un bit supplémentaire, le bit de signe b s, avec un convention arbitraire, par exemple b s = 1 si le signe est négatif et b s = 0 dans le cas contraire. Cela donnerait +6 = (0)110 et 6 = (1)110. En fait il existe une représentation (donc un code) plus astucieux. Ce code est basé d une part sur le fait que 6 + 6 = 0 et d autre part sur le fait que dans les ordinateurs les nombres entiers s écrivent à l aide d un nombre donné de bits, toujours le même. Supposons pour faire court que ce nombre soit égal à 4 : 1 bit de signe et 3 bits pour écrire le nombre. On pourra donc écrire les entiers positifs N de 0 à 7 sous la forme 0000, 0001,... 0111. Pour les entiers négatifs le code est le suivant : N 10 0 1 2 3 4 5 6 7 N 2neg 0000 1111 1110 1101 1100 1011 1010 1001 Il est facile de percer à jour ce code : pour écrire N, on écrit 2 4 N = 16 N (par exemple 1111 = 15 = 16-1 etc...). L intérêt de ce code est évident. Pour effectuer la différence N N on effectue l addition N + N 2neg. Dans tous les cas le résultat est 10000 = 2 4. Comme le bit de poids fort égal à 1 est en dehors de la représentation (cinquième bit), il disparaît, et le résultat est simplement 0000, qui représente bien zéro! 7.3.4 Hexadécimal Le système décimal n est pas du tout adapté au langage des ordinateurs. Le système binaire s y prête à merveille mais le nombre important de bits nuit à la lisibilité. Le système hexadécimal est à base 2 4. Comme les ordinateurs manipulent des octets (2 fois 4 bits), c est un système très bien adapté. Par analogie avec le système décimal, le chiffres de 0 à 9 s écrivent également 0, 1...9. Puis les chiffres correspondants à 10, 11,..15 s écrivent ABCDEF. Cela donne par exemple pour un octet : 7.3.5 Code ASCII N 10 2 9 10 15 16 17 33 127 N Hex 02 09 0A 0F 10 11 21 F F Quand on écrit un texte en format TXT avec un logiciel élémentaire (bloc-note etc..), on frappe des caractère sur un clavier. A chacun de ces caractères correspond un code binaire dans le fichier résultant. Avec 7 bits on peut écrire 2 7 = 128 caractères différents. La correspondance est arbitraire. C est le code ASCII qui est maintenant universellement utilisé (USA bien sûr ; mais heureusement qu il n y a qu un seul code!). Comme l entité élémentaire dans les ordinateur est l octet (8 bits) le bit de poids fort n est pas utilisé : il est à zéro. Avec ce bit à 1, on peut coder 128 caractères de plus, correspondant au code ASCII dit étendu, ce qui permet d écrire certaine langues bizarres comme le français, le grec, les mathématiques etc.., où il existe des caractères comme à, é, β,,...). Voici quelques exemples (pour alléger l écriture on utilise l écriture hexadécimale des entiers ; pour éviter des confusion, on termine cette écriture par le caractère h, comme hexadécimal) : Caractère 0 1 a b A B espace retour charriot ASCII 30h 31h 61h 62h 41h 42h 20h 0Dh Il importe donc de bien distinguer le caractère zéro 0 dont le code est 30h du nombre binaire zéro (on dit zéro binaire) dont la représentation binaire sur 8 bits est 00h = 00000000

80 CHAPITRE 7. INTRODUCTION À L ELECTRONIQUE NUMÉRIQUE 7.4 Portes logiques Nous avons présenté ci-dessus l exemple le plus fondamental de circuit numérique, l inverseur CMOS. Il existe d autres opérations considérées comme élémentaires en Electronique numérique. Ces fonctions sont réalisées par des circuits numériques appelés porte (ou porte logique, ou logic gate). Comme leur nombre est très limité, nous les passons toutes en revue, sans oublier l inverseur déjà étudié. Par définition, ces portes comportent une seule sortie. Le nombre d entrée est par contre variable. Dans tout ce paragraphe nous nous plaçons en logique dite positive, chose que nous avons implicitement faite depuis le début : le niveau H des circuits correspond au nombre binaire 1 et le niveau L à 0 (la convention est inverse en logique négative, mais nous tenterons d éviter ce genre de complication). Figure 7.3 Représentation graphique des portes logiques : repésentation ancienne (USA) et représentation suivant la norme IEEE/ANSI. a) Inverseur. b) Porte ET (AND) et NON-ET (NAND). c) Porte OU (OR) et NON-OU (NOR). d) Porte OU exclusif (XOR) 7.4.1 Inverseur (porte NON ou NOT) La figure 7.3.a représente un inverseur. Cette porte comporte une seule entrée. La grandeur d entrée est notée A. Elle peut prendre seulement deux valeurs 0 ou 1. Par référence au mathématicien Boole, A est dite variable booléenne. La sortie X est aussi une variable booléenne, qui est l inverse de A. On peut résumer la fonction de la porte à l aide d une table de vérité, qui envisage tous les cas de figure possibles pour les variables. Voici cette table : Inverseur A X = A 0 1 1 0

7.4. PORTES LOGIQUES 81 Il existe une notation particulière pour représenter l inversion : on place un barre au dessus de la variable : X = A Pour des raisons de simplicité typographique, on rencontre aussi la convention suivante : X = A = A 7.4.2 Porte ET (AND) et NON-ET (NAND) La figure 7.3.b représente une porte ET (AND) à deux entrées (variables A et B). La table de vérité est la suivante : ET (AND) A B X = A.B 0 0 0 0 1 0 1 0 0 1 1 1 Du point de vue de l algèbre de Boole, la porte ET effectue le produit de A par B (0 élément neutre de l addition, 1 élément neutre de la multiplication). Pour des raisons technologiques, on utilise beaucoup les portes NON-ET (NAND). Elle correspondent à la mise en cascade d une porte NON (inverseur) à la sortie d une porte ET (AND). Au lieu de représenter explicitement l inverseur on le remplace par un petit cercle placé à la sortie de la porte (voir fig. 7.3.b). La table de vérité est obtenue en inversant A.B : NAND (NON ET) A B X = A.B 0 0 1 0 1 1 1 0 1 1 1 0 Remarques : a) il existe des portes AND et NAND à 3, 4.. entrées. La table de vérité se déduit très facilement de celle correspondant à 2 entrées, si on analyse ces tables de la manière suivante : la sortie d une porte AND est à 1 si toutes les entrées sont à 1 ; elle est à 0 dans tous les autres cas. De même, pour la porte NAND, la sortie est à 0 si toutes les entrées sont à 1 ; elle vaut 1 dans tous le autres cas. b) Comment faire pour utiliser une porte AND à 3 entrée A, B, C, quand seulement deux entrées A, B sont nécessaires? La sortie est Y = (A.B).C. Il suffit donc d imposer C = 1, c est à dire de relier l entrée C à la tension d alimentation V DD des circuits (niveau H). 7.4.3 Porte OU (OR) et NON-OU (NOR) La porte NAND correspond à une multiplication au sens de l algèbre de Boole, mais fortuitement, correspond aussi à la multiplication arithmétique de 2 bits. La porte OU (OR) correspond à une addition au sens de l algèbre de Boole, mais cette fois le parallèle avec l addition arithmétique de 2 bits ne tient plus. La figure 7.3.c représente une porte OU (OR) à deux entrée. La table de vérité est : OU (OR) A B X = A + B 0 0 0 0 1 1 1 0 1 1 1 1 On voit apparaître un particularité de l algèbre de Boole : 1+1=1! En fait, cela est tout a fait cohérent si on prend un point de vue technologique. 1 veut dire H (niveau haut), c est à dire (en logique

82 CHAPITRE 7. INTRODUCTION À L ELECTRONIQUE NUMÉRIQUE positive), V V DD. Si, à l aide de transistors etc..., on combine (additionne) deux tensions voisines de V DD on ne peut en aucun cas obtenir 2V DD puisque la plus grande tension dans les circuits (hors régimes transitoires) est V DD. Comme pour les porte NAND, il existe des portes NOR (NON-OU) obtenues en rajoutant un inverseur ( cercle ) à la sortie d une porte OU (voir figure 7.3.c), d où la table de vérité : NOR (NON OU) A B X = A + B 0 0 1 0 1 0 1 0 0 1 1 0 Il existe également des portes NOR à 3, 4... entrées. 7.4.4 Porte ou exclusif (XOR) Ces portes (voir figure 7.3.d) permettent en particulier de réaliser des additions arithmétiques. La table de vérité est : XOR (Ou exclusif) A B X = A B 0 0 0 0 1 1 1 0 1 1 1 0 c est à dire que la sortie X vaut 1 si les deux entrées ne sont pas égales. Considérons une addition arithmétique de 2 bits dans le système à base 2. On a successivement 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1 et 1 + 1 = 0 et je retiens 1. Cette retenue n est pas présente dans la table de vérité mais on réalise facilement l intérêt de cette porte logique pour effectuer des additions dans les processeurs. Pour ne pas confondre avec l addition booléenne (porte OU), on utilise le symbole suivant : X = A B A partir de la table de vérité, on peut exprimer cette fonction à l aide de somme et de produits : X = AB + AB Remarque : il existe aussi des portes NON ou exclusif, c est à dire dont la sortie est X = A B. 7.5 Algèbre de Boole 7.5.1 Addition, multiplication Nous avons déjà entrevu en quoi consiste l algèbre de Boole qui régit le comportement des variables booléennes (comme A, B, X). Pour l addition et la multiplication nous avons A B A + B A.B 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1