Chapitre 2 : Analyse des simulations d un transistor JFET vertical en carbure de silicium

Table des matières Chapitre 2 : Analyse des simulations d un transistor JFET vertical en carbure de silicium Table des matières 1 INTRODUCTION... 42 2 ETAT DE L ART DU JFET VERTICAL SIC... 42 2.1 LE JFET A CANAL VERTICAL SIMPLE... 43 2.1.1 TRENCH JFETS... 44 2.2 LE JFET A DEUX CANAUX... 49 2.2.1 TRENCH JFETS... 53 2.2.2 JFETS SPECIAUX... 56 2.2.2.1. Le DI-VJFET... 56 2.2.2.2. Le TI-VJFET... 57 2.2.3 CAS DU JFET SICED... 58 3 CONCEPTION DU DISPOSITIF... 60 3.1 CONSTITUTION DU JFET... 62 3.1.1 DESCRIPTION D UNE CELLULE... 62 3.1.2 DESCRIPTION DU SYSTEME SIMULE... 63 3.1.1.1 Maillage du dispositif simulé... 64 3.1.1.2 Dopage du JFET... 69 3.2 ELEMENTS INFLUENÇANT LA ZONE DE CHARGE D ESPACE... 70 3.2.1 FONCTIONNEMENT AVEC POLARISATION DE GRILLE NULLE (V GS = 0)... 70 3.2.2 FONCTIONNEMENT AVEC POLARISATION DE GRILLE (V GS < 0)... 74 3.3 REPARTITION DU COURANT DANS LA STRUCTURE... 78 3.4 REPARTITION DES EQUIPOTENTIELLES... 81 4 SIMULATIONS ELECTRIQUES STATIQUES A L ETAT PASSANT... 83 4.1 INFLUENCE DES DIFFERENTS PARAMETRES SUR LES CARACTERISTIQUES STATIQUES 83 4.1.1 LARGEUR DES CANAUX... 84 4.1.2 EPAISSEUR DES CANAUX... 85 4.1.3 DOPAGE DES CANAUX... 86 4.2 ANALYSE DES RESULTATS OBTENUS... 87 5 CONCLUSION... 88 REFERENCES BIBLIOGRAPHIES... 89 41

Introduction 1 Introduction L objectif est l étude d un transistor JFET vertical 2D en carbure de silicium. L étude s articule autour de l analyse de la structure et de l architecture du canal. La structure du dispositif, ainsi que ses paramètres géométriques ont été étudiés en simulation grâce à l utilisation du simulateur par éléments finis Medici TMA qui permet de résoudre les équations des dispositifs à semi-conducteurs (l équation de Poisson et les équations de transport des électrons et les trous). Le carbure de silicium est un matériau semi-conducteur prometteur connu pour ses potentialités dans le domaine de l électronique de puissance [1]. Ses caractéristiques le rendent tout particulièrement intéressant pour les applications haute puissance, haute tension et haute température [2]. Dernièrement, des améliorations importantes dans la technologie de fabrication du matériau ont stimulé l intérêt dans les dispositifs en SiC [3]. Des dispositifs de puissance tels que des diodes, des transistors à effet de champ de type MOSFETs, des transistors à effet de champ à jonction (JFETs), des thyristors et des transistors bipolaires à grille isolée (IGBTs) ont été réalisés [3-6]. Ce chapitre présente l analyse et la caractérisation des performances en régime statique d un JFET vertical SiC [7] qui est aujourd hui le seul interrupteur disponible industriellement. 2 Etat de l art du JFET vertical SiC Dans la littérature, différentes structures de JFETs verticaux SiC sont décrits. La structure à canal vertical est très avantageuse pour le JFET puisque la cellule fabriquée est plus petite que celle du JFET à canal latéral, permet d obtenir des tensions plus élevées que 42

Etat de l art du JFET vertical SiC ces dernières [8], [9] et une résistance spécifique à l état passant relativement comparable à celle que l on pourrait obtenir avec un MOSFET. Il s avère toutefois assez difficile de contrôler le champ électrique dans la région du canal pour le JFET à canal vertical. Les JFETs verticaux peuvent être classés selon deux types : Ceux ne disposant qu un seul canal vertical ; Ceux disposant de deux canaux (un canal horizontal et un canal vertical). C est un JFET de cette catégorie que nous analyserons par la suite. 2.1 Le JFET à canal vertical simple La structure la plus simple pour les JFETs verticaux est celle composée d un seul canal vertical. Le principe de base est de créer deux jonctions grille-source de chaque côté de la source afin de créer un canal. Les figures 2-1 et 2-2 montrent deux structures de JFETs verticaux. La Figure 2-1 montre un JFET présenté par Onose [10], la Figure 2-2 un transistor présenté par Gupta [11]. source N + grille p largeur du canal épitaxie N - N D =2.5 10 15 cm -3 drain N + (substrat) 20 µm Figure 2-1 : Structure schématique du JFET à canal vertical P + N + P + p p Epitaxie N - P ++ Drain Figure 2-2 : Section transversale schématique du Trench JFET vertical 4H-SiC Le transistor présenté par Onose (Figure 2-1) montre la présence de deux couches implantées. Ses paramètres géométriques et électriques sont présentés dans le Tableau 2-1 et 2-2. Il a plus particulièrement considéré l effet de la largeur du canal sur les propriétés d un 43

Etat de l art du JFET vertical SiC JFET vertical. Afin d atteindre une tension V DS élevée, une forte dose et un canal étroit sont nécessaires. La profondeur de la jonction est fixée aux environs de 2 µm afin de réduire la tension inverse de la grille pour une tension de blocage élevée, le canal étant pour sa part relativement étroit. Les résultats montrent qu un JFET vertical peut assurer simultanément une faible résistance à l état passant et une tenue en tension élevée tout en optimisant la structure de la grille. 2.1.1 Trench JFETs Gupta (Figure 2-2) [11] présente pour sa part, un composant dans lequel la grille est implantée assez profondément dans la structure. Il s agit donc ici d une structure Trench normally-on. La résistance spécifique mesurée pour une tension de grille de 0 V est on RDS = 5mΩ*cm 2. La couche épitaxiée ayant, elle, une résistance spécifique est d environs 0.75 mω*cm 2. En estimant la résistance aux environs de 0.75 mω*cm 2 pour le substrat, il reste 3.75 mω*cm 2 pour le canal. Afin de bloquer le dispositif il est nécessaire d avoir une tension de grille élevée de 20 V. Gupta a présenté un JFET de 2 A avec une tension moyenne à l état passant de 1 V. Référence Hidekatsu R.Gupta [11], [12] J.Neil Merrett Lin Zhu, T. Paul Chow Onose [9], [10] E.Hanna [13] [14] [15] Année 2002 2002; 2004 2003 2005 Polytype 4H-SiC 4H-SiC 4H-SiC 4H-SiC Implant des tranchées N A Al Polysilicium Al Polysilicium N A (côtés) Oxyde SiO 2 Oxyde isolant 2a [µm] 2 µm 2 µm h [µm] 3-6 µm 3 µm S [mm 2 ] 1 mm 2 Epaisseur de l épitaxie 20 µm 10 µm 12 µm H N D (épitaxie) 2.5 10 15 cm -3 10 16 cm -3 10 16 cm -3 b [µm] 0.5 µm Tableau 2-1 : Paramètres géométriques des VJFETs 44

Etat de l art du JFET vertical SiC Référence Hidekatsu Onose [9], [10] R.Gupta [11], [12] E.Hanna [13] J.Neil Merrett [14] Lin Zhu ; T. Paul Chow [15] Type de régime Normally-on; Normally-on; Normally-on Quasi-on Normally-off Tension de blocage 2000 V 600 V 600 V 1600 V Tension nominale 600 V 600 V Courant nominal 20 A 2 A Courant de fuite du drain 20 µa I 80 ma 2.2 A sat D Densité de courant 100 A/cm 2 R 70 mω*cm 2 5 mω*cm 2 6.8 mω*cm 2 1.2 mω*cm 2 on DS I D [A] sous V DS [V] pour V G [V] V DS = 10 V V GS = 2.5V I DS = 80 ma V DS =2000V V GS = 40V I DS = 20mA 20 A V DS = 7 V V GS = 4 V V GS min = - 21 V I DS = 1.75-3.5A V DS = 10V ; V GS = 0 2 V V DS = 600V V GS = 20V I DS = 6 10-6 - V GS = 83V 2 10-5 A I GS = 10 µa Normally-on Température 25 125 C 25 300 C Tableau 2-2 : Paramètres électriques des VJFETs Merrett [14] a fabriqué des VJFETs 4H-SiC sur des substrats n +. Les tranchées implantées avec Al forment des grilles de type p. Elles sont remplies avec de l oxyde. La section transversale du dispositif 2 A 600 V de base est montrée sur la Figure 2-3. SiO 2 contact de source N + N + N + grille implantée couche épitaxiée type N type P substrat 4H-SiC type N contact de drain Figure 2-3 : Section transversale de la structure de base d un trench JFET vertical 4H-SiC Oxyde N + P + Poly P + P + Oxyde sur les côtés Couche épitaxiée N - Substrat N + Figure 2-4 : Section transversale du dispositif Un avantage dans la conception présentée ici est que la tension de seuil peut être négative ou positive en augmentant ou diminuant la largeur nominale du doigt respectivement. Certains de ces dispositifs ont été conçu d avoir une tension de seuil négative 45

Etat de l art du JFET vertical SiC et alors d être normally-on à une polarisation grille-source zéro tandis que d autres ont été conçu d avoir un faible V T0 négatif ou positif. En général plus le JFET est «normally-on», plus la résistance spécifique à l état passant est faible. Toutefois plus la tension de seuil est négative, plus on demande de tension de grille pour pincer le courant de drain, surtout pour les tensions de drain élevées (Figure 2-5) V T0 V T0 (a) (b) Figure 2-5 : (a) I D = f(v DS ) pour V GS = 2 V à 25 C pour quatre VJFETs avec différentes tensions de seuil V T0 ; (b) Caractéristiques de blocage à V GS = 10 V pour les mêmes dispositifs (A V GS = 20 V les dispositifs bloquent 600 V à température ambiante) Sur la Figure 2-5b on remarque que le dispositif avec la tension de seuil V T0 la plus positive manifeste le plus faible courant de fuite quand il bloque V BR = 600 V avec un V GS de 10 V. D un autre côté le dispositif qui conduit le plus de courant en polarisation directe ne peut pas bloquer 200 V avec les mêmes 10 V sur la grille. Toutefois il est important de noter que les deux dispositifs qui montrent d ailleurs un claquage prématuré sur la Figure 2-5b, peuvent tenir 600 V avec 20 V sur la grille. Les JFETs normally-off demandent des polarisations de grille faibles afin d atteindre le blocage mais ils ont des courants de saturation plus faibles que les dispositifs normally-on. Un compromis entre le FET normally-on et normally-off est le dispositif «quasi-on» qui est en effet une variation du normally-on. Ce régime est défini à polarisation de grille 46

Etat de l art du JFET vertical SiC nulle quand le courant de drain a assez diminué par rapport à sa valeur de saturation mais il est beaucoup au-dessus du courant de fuite observé au pincement. Il offre un courant de saturation du drain et une résistance spécifique similaires au VJFET normally-on et un meilleur comportement en régime transitoire. Toutefois la résistance à l état passant est assez élevée à V GS = 0 V afin de limiter le courant de drain et de protéger le dispositif et le circuit en cas de fonctionnement anormal [16]. Comme un exemple on considère la Figure 2-6 qui montre I D en fonction de V DS pour les quatre dispositifs de la Figure 2-5b mais avec V GS = 0V au lieu de V GS = 2 V. V T0 Figure 2-6 : I D = f(v DS ) à V GS = 0 V pour des dispositifs normally-on et quasi-on Les caractéristiques électriques des dispositifs avec une tension de blocage V BR = 600 V sont présentées dans les tableaux 2-3, 2-4 et 2-5 : Type de VJFET V GS I D MAX Tension de seuil V T0 Normally-on 2 V 3.8 A Normally-on 0 V 2.2 A 3.73 V Quasi-on 2 V 2.6 A Quasi-on 0 V 0.24 A 0.45 V Tableau 2-3 : Tableau des résultats en fonction de la tension de seuil [14] I D [A] 0.02 0.24 1.73 2.21 V T0 [V] 0.15 0.45 2.74 3.73 Tableau 2-4 : Relation V T0 = f(i D ) pour V DS = 10 V et V GS = 0 V des dispositifs normally-on à quasi-on [14] 47

Etat de l art du JFET vertical SiC T [ C] 25 100 150 200 250 V T0 [V] 0.45 0.51 0.58 0.61 0.68 Tableau 2-5 : Relation linéaire de la tension de seuil V T0 extrapolée pour différentes températures [14] Le courant de drain en fonction de la tension de grille a été mesuré à V DS constant de 10 V. A températures élevées le courant diminue en polarisation directe. Le courant de drain à 300 C est 30% de celui à 250 C. Lin Zhu et T. Paul Show [15] ont simulé un Trench JFET (Figure 2-4). Le dispositif est protégé par mesa. La structure trench peut faciliter le pincement du canal par la région de déplétion et ainsi bloquer le dispositif. L oxyde sur les côtés peut réduire le courant de fuite ce qui est dû surtout à la génération dans la zone de charge d espace. Les dispositifs possèdent une résistance spécifique assez élevée à l état passant puisque la largeur effective de la mesa diminue (Figure 2-7). on R DS h Figure 2-7 : Influence de la largeur de la mesa sur le blocage en direct et la résistance spécifique à l état passant à température ambiante : la profondeur de la tranchée h est de 3 µm ; l épaisseur de l oxyde sur les côtés T OX = 50 nm et le dopage de la couche épitaxiée N D = 1 10 16 cm -3 La résistance du JFET est contrôlée par la tension de grille qui peut changer la conductivité du canal. A la différence des JFETs conventionnels les murs des grilles P + sont isolés de la région du canal. Avec la structure trench il est plus facile de pincer la conduction dans le canal [12]. Comparé au JFET vertical à grille latérale [17], le JFET de Zhu est plus facile à fabriquer. Dans le dispositif de Zhu le chemin de conduction est vertical. Ceci va 48

Etat de l art du JFET vertical SiC réduire la résistance spécifique à l état passant et va augmenter la densité de la cellule du dispositif. Mais les tranchées du JFET de Zhu vont diminuer la largeur effective de l épitaxie et ainsi la capacité de blocage. Pour cela le JFET à grilles latérales nécessite une épitaxie plus étroite pour tenir la même tension. A partir des simulations Medici l influence de la largeur de la mesa sur le phénomène de conduction et le blocage en direct sont présentés sur la Figure 2-7. La résistance spécifique augmente rapidement avec la diminution de la largeur de la mesa. Comme compromis la capacité de blocage augmente pour les faibles largeurs de mesa. La capacité de blocage sature pour une profondeur de tranchée au-dessus de 3 µm mais la résistance spécifique continue à augmenter. Il existe un deuxième type de JFET vertical décrit dans la littérature c est le JFET à deux canaux (vertical et horizontal). 2.2 Le JFET à deux canaux Qiong Shui et al. [18], [19] ont présenté un VJFET normally-off de type N (Figure 2-8). Le régime normally-off est identifié quand le courant de drain est très faible pour une polarisation de grille nulle même pour des tensions nominales de drain significatives. 0.5 0.5 1.0 0.5 p + n - n + n + 0.6 1.0 52 Drain Figure 2-8 : Représentation schématique d une demi-cellule d un VJFET 4H-SiC P P N 7.9 10 16 cm -3 0.58µm inférieure N A = 4.5 10 17 cm - 3 0.8 µm Canal vertical Type N Passivation P N D = 5.7 10 15 cm -3 15 µm 4H-SiC Couche tampon Substrat N + Drain Canal vertical trench Figure 2-9 : Section transversale du VJFET P + N 49

Etat de l art du JFET vertical SiC Dans le processus de conception du VJFET les propriétés essentielles considérées sont une haute tension de blocage, une densité de courant élevée et la minimisation de la résistance spécifique à l état passant [20]. Une couche épitaxiée N - (canal latéral) est disposée entre la source et la grille. Le canal vertical se trouve à droite de la grille. L épaisseur du canal vertical et latéral (0.6 µm et 1.0 µm, resp.) sont les paramètres critiques nécessaires afin d obtenir une tension de blocage et une densité de courant élevées. L épaisseur et la largeur du canal sont choisies de telle façon qu à polarisation nulle de la grille la zone de charge d espace s étend dans le canal vertical et horizontal à l aide de la tension de barrière (potentiel de diffusion) V BI [21]. La densité de courant de fuite est de 1 10-13 A/µm ce qui est équivalent à 1 10-5 A/cm 2. Pour une polarisation de grille de 2.9 V (V DS = 10 V) la densité de courant de grille est de 1 10-6 A/µm ce qui est comparable à la densité de courant de drain. L. Fursin et al. [22] ont fabriqué et caractérisé un VJFET à double grille avec un canal vertical implanté (Figure 2-9) qui élimine la nécessité d une nouvelle croissance par épitaxie au milieu du processus de fabrication du dispositif. A température ambiante le courant de fuite est de 15 ma. Le VJFET conduit un courant de drain de 1.13 A (227 A/cm 2 ) à V GS = 3.5 V et V DS = 5 V mais un défaut a été commis et le courant de fuite de la grille est assez élevée (16 ma). La surface active des larges JFETs est de 1.33 mm 2 et la surface active des petits JFETs est de 0.5 mm 2. La grille enterrée de type P est dopée à 4.5 10 17 cm -3. La couche enterrée de type P est dopée à N A 7 10 17 cm -3. Une multi-poche est formée. Ce JFET est basé sur une tranchée au milieu du canal vertical type N. L épaisseur totale de la source est de b = 1.7 µm et celle de la grille est de 0.8 µm. Trois lots sont réalisés avec différentes surface de la zone active et différentes implantations du canal. Les 50

Etat de l art du JFET vertical SiC tableaux 2.6 et 2.7 regroupent les résultats électriques des différents lots de JFET avec la résistance spécifique correspondante : Type de JFET V GS [V] V DS [V] J D [A/cm 2 on ] R DS [mω/cm 2 ] T [ C] Petit 0.84 50 16.8 25 Surface active 0.5 mm 2 3.5 1.75 100 17.5 150 Dose P + (N A ) faible Large Surface active 1.33 mm 2 Dose P + (N A ) faible 3.5 50 21 25 100 25.8 150 Tableau 2-6 : Tension de grille V GS, tension de drain V DS, densité de courant J DS et résistance spécifique à l état passant R à température ambiante et à 150 C [23]-[27] on DS T [ C] V G [V] I G [ma] (petit JFET) I G [ma] (large JFET) 2.5 94 µa 270 µa 25 3 2.7 ma 18 µa 3.5 16 ma 75 µa 4 43 ma > 100 ma Tableau 2-7 : Résultats électriques pour différentes tensions de grille On remarque que plus le canal est peu dopé plus le courant de grille est faible. Le rapport entre le courant de drain et de grille est plus élevé pour les faibles doses du canal. Le courant de fuite en mode de blocage pour une polarisation de grille zéro dépend non seulement de la dose et de l implantation P + du canal vertical mais également de sa structure. Dans le Tableau 2-8 nous avons essayé de faire une comparaison des résultats électriques du JFET présenté par différents auteurs : Références Polytype Type de régime Shui [17], Gu [18] K. Asano [20] L. Fursin [21] Kashyap [23], [28] 4H-SiC 4H-SiC Normallyoff Normallyoff Normallyoff Epaisseur de l épitaxie H [µm] Dopage de l épitaxie N D [cm -3 ] 50 5.0 10 14 (type N) V BR [kv] V DS [V] J D [A/cm 2 ] on R DS [mω*cm 2 ] 8 5 185 300 K 5.3 15 69 15 5.7 10 15 (type N) 1.53 0.84 50 17.5 300 K 5 1 10 16 1.2 2.5 A 25 C ; 450 C Tableau 2-8 : Comparaison des résultats électriques du VJFET présenté par différents auteurs T 51

Etat de l art du JFET vertical SiC métal n + Kashyap [24], [28], [29] analyse la caractérisation électrique des JFET verticaux en SiC [30]. La couche de contact d épaisseur 0.2 µm est dopée à 1 10 19 cm 3. Le prototype réalisé par SiCED a une surface de 2.8 mm 2 avec un courant I D = 2.5 A. La caractéristique directe dépend surtout de la largeur du canal et de la profondeur des implants de la grille [31] comme il est illustré sur la Figure 2-10. Le pincement est fonction de l espacement entre les grilles ou la largeur du canal. Les JFETs atteignent la tension de seuil à V GS = 12 V. A 450 C la résistance drain-source augmente à V GS = 0 V [32]. En augmentant la température la tension de seuil et le courant de saturation changent de la manière suivante ( 1.1.2) : T [ C] 25 450 T [ C] 200 300 450 SAT I D [A] 3.5 0.7 V T0 [V] 13 14 15 R DS [Ω] 1.33 10.0 Type de caractéristique Pentode (grille profonde) Triode (grille peu profonde) (a) (b) Tableau 2-9 : Influence de la température sur la tension de seuil V T0 (a), le courant de saturation I et la résistance à l état passant (b) n + SAT D Pour un courant donné la chute de tension drain-source varie comme suit : I D [A] 0.5 V DS [V] 0.7 6 T [ C] 25 450 Tableau 2-10 : Variation de la tension drain-source en fonction de la température 2V + + 2V G G S n + n + canal n - P + zone de charge d espace W P + métal D Figure 2-10 : Section transversale de la structure VJFET SiC Contact de grille N + N + N + N + P + P + P + Substrat N + Figure 2-11 : Section transversale du VJFET SiC N - Contact de source Contact de drain 52

Etat de l art du JFET vertical SiC Pour éviter le fonctionnement «normally on» le JFET SiC est monté en cascode avec un MOSFET Si comme un interrupteur de contrôle afin de convertir le dispositif «normally on» en «normally off» [33]. Une solution alternative est présentée par Kelley [34] qui a conçu le dispositif «quasi-off» prévu pour bloquer la moitié de la tension à une polarisation zéro de la grille et atteindre un blocage complet à une polarisation négative de 0 à 5 V. Une section transversale du VJFET de Kelley avec des grilles trench est montrée sur la Figure 2-11. Le dispositif a un canal vertical et des grilles trench. La tension drain-source, la résistance à l état passant, la tension de seuil et la tension de pincement du canal (qui détermine la tension de blocage à une polarisation grille-source donnée) sont ajustées en optimisant la largeur et le dopage du canal. Il est pratique de réaliser ce JFET normally-on ou quasi-off. Pour le dispositif normally-on la tension de seuil est strictement négative tandis que pour la partie quasi-off elle est légèrement positive sachant que le régime normally-on est défini pour un courant de saturation de drain à une polarisation zéro de la grille ou proche de zéro. La plupart des JFETs à deux canaux sont des structures symétriques réalisées avec des grilles enterrées. Cette structure appelée trench JFET sera analysée par la suite. 2.2.1 Trench JFETs Mazzola [35] a développé des JFETs verticaux canal N basés sur la technologie trench à grille implantée. Les composants manifestent des courants de drain allant jusqu à 4 A et peuvent fonctionner en régime «normally-off», «normally-on» et «quasi-on». 53

Etat de l art du JFET vertical SiC Contact de grille Contact de source Profondeur de la tranchée Contact de grille Implant de grille Implant de grille Largeur de doigt Contact de drain Figure 2-12 : Pouces de la source (1.5 µm) du VJFET SiC et la grille P + implantée [13] Figure 2-13 : Section transversale d un JFET vertical en SiC [39] Les dispositifs présentés montrent des largeurs de grille de l ordre de 1.5-2 µm formées par implantations P +. Figure 2-12 montre la région grille-source d un VJFET typique. Le courant de saturation de drain est le même pour le cas normally-on et quasi-on mais il est plus faible pour le cas normally-off. Les paramètres considérés du dispositif sont présentés dans le Tableau 2-11 : Paramètre Surface effective de la jonction Epaisseur du substrat SAT I Résistance D thermique Unité de mesure [mm 2 ] [mm] [A/cm 2 ] [Ω/ C] [ C] Valeur numérique 0.72 0.4 500 0.1 25 Tableau 2-11 : Propriétés du dispositif VJFET 4H-SiC [35] Température Les JFETs offrent une impédance d entrée élevée [36] sans oxyde de grille critique. Ceci supprime plusieurs phénomènes classiques des matériaux présents dans les MOSFETs tels que la réduction de la mobilité du canal, le claquage de l oxyde et la fiabilité de l oxyde. Le processus de fabrication des JFETs est plus simple que celui des MOSFETs et le JFET peut fonctionner pour des températures de jonction supérieures à 250 C, la limite pratique supérieure des MOSFETs [37]. La plupart des systèmes de contrôle de puissance exigent le mode de fonctionnement «normally-off» pour que le système soit en état «sûr» même si le 54

Etat de l art du JFET vertical SiC contrôle de puissance est interrompu [36]. Une manière d éviter ce problème est de connecter un JFET en mode de déplétion en configuration cascode avec un dispositif «normally-off» comme un MOSFET de puissance Si [38]. La structure normally-off présentée à la Figure 2-13 [39] avec une largeur de doigt de 1.9 µm (700 K) présente une meilleure tension de blocage de 1200 V. Une couche épitaxiée fortement dopée N D = 1 10 19 cm -3 est déposée au-dessus. Toutes les résistances de contact sont de 1 10-4 Ωcm 2. Les implants pour la grille ont une profondeur de 0.5 µm à la base et de 0.35 µm sur les côtés. La base des tranchées possède également une couche fortement dopée afin d éviter le pincement le long de la zone de charge d espace sous forte polarisation. La concentration de la grille est de 1 10 18 cm -3 (1 10 14 cm -2 ). La variation de la tension de blocage est négligeable (à 400 K et 700 K elle varie de 1214 V à 1267 V resp.). La valeur de la largeur critique du doigt prise comme paramètre d optimisation et résumée dans le Tableau 2-12 dépend de la température. Température [K] Largeur critique du doigt [µm] 300 2.20 400 2.17 500 2.13 600 2.09 700 2.04 Tableau 2-12 : Variation des paramètres d optimisation à la tension de blocage en direct Les caractéristiques électriques des Trench JFET sont regroupées dans le Tableau 2-13 : 55

Etat de l art du JFET vertical SiC Référence Robin L. Kelley [34] Michael S. P. Bhatnagar [39], Mazzola [13] A. B. Horsfall [40] Année 2005 2003 2005 ; 2003 Polytype 4H-SiC 4H-SiC Type de régime Normally-on Quasi-off Normally-on; Normally-off; Quasi-on Normally-off N A Al Al 2a [µm] 1 2 µm 1.9 µm h [µm] 2 µm S [mm 2 ] 1 mm 2 Epaisseur de l épitaxie H 10 µm N D (épitaxie) 3 10 15 cm -3 b [µm] 0.1 µm Tension de blocage 600 V 398 V 800 V Tension nominale 600 V Courant nominal 3 A Courant de fuite du drain 100 µa sat I D 4 A Densité de courant 500 A/cm 2 75 150 A/cm 2 R 4.5 mω*cm 2 on DS I D [A] sous V DS [V] pour V G [V] Température V DS = 600V V GS = 20V Normally-on V DS = 600V V GS = 5V Quasi-off V GS = 2V Quasi-on V GS >2-2.5V Normally-off 5 10-3 A Normally-on 5 10-4 A Quasi-on 2 10-6 A Normally-off 300 700 K Tableau 2-13 : Récapitulatif des trench JFET verticaux SiC à deux canaux Après avoir présenté quelques réalisations du JFET vertical, les paragraphes suivants abordent deux de ses dérivés possibles (le DI-VJFET et le TI-VJFET). 2.2.2 JFETs spéciaux 2.2.2.1. Le DI-VJFET Mizukami [41] a réalisé un deep-implanted gate vertical JFET (DI-VJFET) 4H-SiC 600 V avec une résistance à l état passant de 10 mωcm 2. La vue de dessus du DI-VJFET est montrée sur la Figure 2-14 : 56

Etat de l art du JFET vertical SiC électrode de grille longueur du canal Drain n + électrode de source grille P + ouverture canal source N + du canal couche épitaxiée N - électrode de drain Figure 2-14 : Vue de dessus du DI-JFET fabriqué [41] métal au-dessus de source trench passivation p++ p+ body Couche épi n - 9.6 µm 7 10 15 cm -3 Drain 3.8 1.45 p++ p+ body 0.45 µm 6.25 µm Figure 2-15 : Section transversale du TI-VJFET [42], [43] Des cellules compactes ont été introduites dans la zone active du DI-VJFET afin d atteindre des plus hautes densités du canal. La simplicité dans le processus de l implantation de la grille est importante afin de produire des dispositifs économiquement. Les relations entre les dimensions du canal et la tension de blocage sont montrées sur le Tableau 2-14 : Longueur du canal 2a [µm] Epaisseur du canal h [µm] 1.5 2.0 2.5 1.5 423.8 1707.8 1848.4 2.0 38.0 185.3 674.4 2.5 0.1 8.4 40.0 3.0 0.0 0.0 0.0 Tableau 2-14 : Résultats calculés à partir de la relation entre la tension de blocage [V] et la longueur h et la largeur 2a du canal [40] 2.2.2.2. Le TI-VJFET Une structure intéressante telle que le TI-VJFET a été fabriquée par Zhao (Fig. 2-15) [42], [43]. Le canal vertical et la couche épitaxiée sont implantés par une couche N. La couche de blocage représente la couche épitaxiée de type N entre le body P + et le substrat N +. Une gravure est réalisée de la passivation à partir des sommets de la mesa et la formation du contact de source par TiW/Ni (90/20 nm). 57

Etat de l art du JFET vertical SiC Le canal vertical défini par tranchées et implantation angulaire d Al permet un contrôle précis des dimensions du canal ce qui résulte en une très faible résistance spécifique à l état passant. Le processus technologique permet une fabrication simplifiée. La zone active du composant est de 320 293 µm. La tenue en tension est mesurée pour I D = 1 ma et V G = 0 V. I D en direct atteint 0.28 A (J D = 300A/cm 2 ) pour V G = 5 V et V D = 3 V. La résistance à l état passant est mesurée pour V G = 5 V et J D = 100 A/cm 2 (V D =0.277 V). La mobilité du canal vertical est déterminée 561 cm 2 /Vs ce qui est plus que 10 fois plus grand que la meilleure mobilité du canal inverse pour un MOSFET 4H-SiC. Nom du dispositif DI-VJFET TI-VJFET Référence Makoto Mizukami [41] Jian H. Zhao [42],[43] Polytype 4H-SiC 4H-SiC Type de régime Normally-off Surface active [cm 2 ] 1 10-3 9.38 10-4 & 2.03 10-2 Longueur du canal h [µm] 2.5 9.4 Largeur du canal 2a [µm] 1.0-4.5 Dopage du canal N D [cm -3 ] 7 10 15 Type de protection Double JTE et MESA Tension de source (Bus voltage) [V] 600 600 Tension de blocage [V] 1300 1726 V TH [V] 1741 Résistance à l état passant R [mωcm 2 ] 10 2.77 on DS I D [A] sousv DS [V] I D = 6.1 A; I G = 70 ma pour V GS [V] V D = 5 V; V G = 1 V Tableau 2-15 : Récapitulatif des paramètres électriques du DI-VJFET et TI-VJFET 2.2.3 Cas du JFET SiCED Friedrichs [1] a développé le concept du VJFET 4H-SiC [27] contrôlé latéralement et capable de bloquer 1800 V avec une résistance spécifique à l état passant R on DS de 14.5 mω*cm 2. Le VJFET tient un courant de 15 A et la tension à l état passant est de 2 V [44]. La technologie est considérée fiable pour des tensions jusqu à 4.5 kv [45]. Une deuxième couche épitaxiée de 2 µm est déposée sur la couche implantée de type P. Les dispositifs spécifiés tiennent des courants de l ordre de 5 A. Afin de diminuer le prix face aux solutions existantes en silicium la résistance spécifique à l état passant a été diminuée par la réduction de la concentration des lignes de champ électrique localisées en bordure [46] de la 58

Etat de l art du JFET vertical SiC grille enterrée. Le substrat utilisé pour les JFETs est du 4H-SiC type N de Cree avec une résistivité spécifique d approximativement 20 mωcm. Une couche enterrée de type P qui joue le rôle de l électrode de contrôle est implantée sélectivement dans la première couche épitaxiée (Figure 2-16). Dans la zone de la source la couche N ++ est implantée en utilisant de l azote. Une métallisation d aluminium de 3 µm est déposée. La largeur de la grille est de 32 cm et la surface active est de 4.1 mm 2 [47]-[49]. P ++ N ++ N + Couche épitaxiée 2 n + Couche épitaxiée 1 Drain Figure 2-16 : Section transversale d une demi-cellule du nouveau JFET vertical 4H-SiC N ++ On remarque que la résistance du dispositif optimisé a beaucoup diminué tandis que la résistance du canal est restée relativement constante. résistance normalisée 1,0 0,8 0,6 0,4 0,2 résistance de l'épitaxie résistance du dispositif 0,0 JFET 1500 V JFET optimisé 1500 V Figure 2-17 : Amélioration de la résistance à l état passant après réduction du renforcement localisé du champ aux bords de la grille enterrée 59

Etat de l art du JFET vertical SiC Le Tableau 2-16 résume les paramètres des couches épitaxiées utilisées pour les dispositifs avec une tension de blocage de 600 V, 1200 V et 1800 V [47]. Paramètre/V BR 600 V 1200 V 1800 V N D Epi 1 [cm -3 ] 1.2 10 16 8 10 15 4.5 10 15 Epaisseur Epi 1 [µm] 8 12 15 N D Epi 2 [cm -3 ] >1.5 10 16 >1.5 10 16 >1.5 10 16 Epaisseur Epi 2 [µm] 2 2 2 Tableau 2-16 : Paramètres de la couche épitaxiée des VJFETs La caractéristique de sortie du VJFET 1800 V est la suivante : Figure 2-18 : Caractéristiques de sortie du VJFET 1800 V avec une surface active de 4.1 mm 2 Dietrich Stephani de SiCED en Allemagne a également présenté le progrès et l état de l art du JFET vertical développé à SiCED avec une tenue en tension de 3 kv. En mode bloqué, le dispositif normally-off montre un courant de fuite <10 µa à 3 kv et <10 na à 2 kv. La résistance à l état passant du dispositif de surface 2.4 mm 2 est de 3 Ω à 25 ºC et augmente jusqu à 4.9 Ω à 150 ºC. 3 Conception du dispositif Afin d analyser le comportement du transistor JFET, nous avons réalisé des simulations sur un JFET vertical symétrique 2D en SiC. La structure du dispositif retenue pour les simulations est la suivante : 60

Conception du dispositif air b L h P + N A H Epitaxie N - N D SiO 2 N DD 2a P + air Drain Figure 2-19 : Structure de base du JFET verticale symétrique utilisée en simulations Cette structure n'est pas réaliste car en pratique on ne peut pas mettre les grilles sur les côtés de la puce. En fait la grille est sur la partie supérieure et la structure est avec une grille en surface ou bien avec une grille enterrée (des caissons de type P descendent pour se relier à la grille). Des figures de ce type sont présentées dans l état de l art des JFETs SiC du Chapitre 1. Substrat N + 6H-SiC 3 10 18 cm -3 Canal horizontal P + P + Canal vertical Epitaxie N - Substrat N + Drain Cellule complète Figure 2-20 : Structure du JFET avec une grille enterrée 61

Conception du dispositif 3.1 Constitution du JFET 3.1.1 Description d une cellule Le JFET est constitué d une couche épitaxiée de type N - de profondeur [H + h] et de dopage N D (Figure 2-19) qui permet d assurer la tenue en tension. Cette couche est épitaxiée sur un substrat 6H-SiC fortement dopé N + ( 3 10 18 cm -3 ) d épaisseur 400 µm. Par simplicité pour les simulations son épaisseur a été réduite à 5 µm sans réduire la précision dans la couche active. Tous les essais sont réalisés sans tenir compte de la tenue en tension. Dans la partie supérieure de la couche épitaxiée N -, sont implantées deux zones P + fortement dopées (N A [cm -3 ]) reliées aux électrodes de grille. Elles sont séparées par une zone dopée N D de longueur 2a qui constitue le canal vertical. A celui-ci s ajoute une couche N + dopée N DD d épaisseur b qui permet de relier entre eux le canal vertical et les deux électrodes de source. Dans cette zone un canal horizontal est formé de longueur L et d épaisseur b également. Ces deux parties réunies (canal horizontal et vertical représentés sur la Fig. 2-21) constituent la partie active du transistor JFET autorisant le passage du courant du drain vers la source [50]. Au-dessus des électrodes de source, une couche d isolant d épaisseur 0.3 µm est placée afin de rendre plus réaliste la répartition des lignes équipotentielles dans les simulations. Une couche de SiO 2 d épaisseur 0.3 µm est déposée entre les contacts. En pratique au-dessus des électrodes il y a un isolant (polysilicium, SiO 2, AlN [51] ou autres [52]-[55]). Canal horizontal N + P + dop P P + N - Canal vertical Epitaxie N D Figure 2-21 : Emplacement des deux canaux 62

Conception du dispositif Les différents dopages du canal et des zones P + ont pour but de créer une zone de charge d espace lorsque la jonction P + -N - formée par ceux-ci sera polarisée convenablement. La structure du composant rend celui-ci normalement passant quand la jonction n est pas polarisée. Le blocage se fera en appliquant une tension négative entre grille et source comme nous l avons vu au 1. Du fait des dopages respectifs du canal et des zones P +, la zone de charge d espace se développera de façon plus importante dans les zones N (verticale et horizontale). Elle réduira la section de passage effective des électrons dans le canal, ce qui permettra de moduler le courant qui le traverse. Les valeurs des paramètres par défaut utilisées par les simulations sont citées dans le Tableau 2-17 représenté ci-dessous : Symbole Signification Valeur par défaut a Largeur du canal vertical 1.3 µm h Epaisseur du canal vertical 1 µm N D Dopage du canal vertical 5 10 15 cm -3 b Largeur du canal horizontal 0.2 µm L Epaisseur du canal horizontal 2.6 µm N DD Dopage du canal horizontal 1.5 10 17 cm -3 H Distance entre la zone P + et le substrat 4 µm N A Dopage de la zone P + 3 10 17 cm -3 Z Profondeur du dispositif en simulation 1 µm Z effectif Profondeur effective du dispositif 10 cm Tableau 2-17 : Liste des symboles utilisés pour l analyse et la modélisation de la structure de référence pour les simulations 3.1.2 Description du système simulé Nous allons nous intéresser uniquement dans les simulations à une cellule du JFET. Le but étant ici d étudier son comportement à l état passant et plus spécifiquement sa résistance. Un transistor JFET est composé d un grand nombre de cellules élémentaires ou d une structure en serpentin. La simulation d un composant complet 3D serait trop coûteuse en termes de temps de calcul et d espace mémoire. La simulation d une cellule pour représenter le comportement est suffisante du fait de la structure du JFET et de ses axes de symétrie. Pour 63

Conception du dispositif obtenir le courant total, il suffit de multiplier les résultats obtenus pour une seule cellule par le nombre total de cellules équivalentes du composant. Pour représenter le dopage des différentes implantations, on a utilisé un profil d implantation analytique généré automatiquement par le logiciel de simulations Medici TMA [7]. L objectif est d étudier et de développer un JFET vertical compatible avec celui de SiCED pour des applications de puissance avec une tension de grille V GS allant jusqu à 40 V avec une tension de pincement V P de l ordre de 10 à 15 V et un courant sat I D de l ordre de 2 A. Afin d atteindre cet objectif, il sera nécessaire d améliorer la structure de base du transistor JFET vertical présentée sur la Figure 2-19 et notamment en jouant sur les paramètres du canal (largeur, longueur, dopage). 3.1.1.1 Maillage du dispositif simulé Pour pouvoir résoudre les équations des semi-conducteurs en simulation, il est nécessaire de mailler la structure [56] en utilisant un maillage paramétré manuellement ou automatiquement qui prend en compte les problèmes de convergence aux jonctions. Les simulateurs de type éléments finis permettent la simulation de structures, à une, deux ou trois dimensions à géométrie quelconque [57]. La méthode des éléments finis et des intégrales des frontières (pour l équation de continuité) permet d associer au maillage un système numérique [58]. 64

Conception du dispositif G S L 2a N DD P + N A P + S G b h Epitaxie N - N D H Substrat N + D Figure 2-22 : Emplacement des zones du JFET simulé avec les valeurs des différents paramètres présentés dans le tableau 2-17 (En traits roses sont représentées les différentes électrodes : grille, drain, source) La précision de la simulation sera liée au nombre de nœuds définis dans le maillage. Le dispositif est divisé en éléments de dimensions différentes afin de bien représenter les détails à des endroits où cela s avère nécessaire (maillage fin) et de gagner en temps de calcul à d autres endroits (maillage grossier). Les figures 2-23 à 2-26 représentent une vue du maillage adapté pour les simulations. 65

Conception du dispositif Figure 2-23 : Vue globale du maillage du JFET en simulation par Medici (Les paramètres du transistor sont représentés dans le Tableau 2-17.) Le maillage doit être affiné dans les zones présentant des variations importantes des grandeurs (dopage, lignes de courant, champ électrique, lignes équipotentielles, concentration des électrons) [60]. On détaille notamment au niveau de la jonction P-N du canal et des contacts de source. 66

Conception du dispositif Figure 2-24 : Zoom du maillage du canal du JFET simulé Figure 2-25 : Zoom de la jonction PN au bord de la zone P + Le maillage est plus grossier dans les zones où le dopage varie peu. 67

Conception du dispositif noeuds élément fini Figure 2-26 : Zoom du contact de source en surface avec la discrétisation du domaine Nombre de noeuds 13910 Nombre de triangles 13674 Taille de la maille la plus petite 0.01 Taille de la maille la plus grande 0.41667 Tableau 2-18 : Statistiques du maillage utilisé Des coupes à l intérieur du canal permettent de mieux appréhender le comportement du composant. On regarde le dopage, les lignes de courant, le potentiel et le champ électrique à trois endroits différents : au milieu du canal vertical, au milieu du canal horizontal et suivant la verticale. 68

Conception du dispositif c) x = 5.2 µm a) y = 0.1 µm b) y = 0.7 µm P + N + P + N - N + y Drain Figure 2-27 : Localisation des plans de coupe 3.1.1.2 Dopage du JFET La différence entre la densité des atomes accepteurs et celle des atomes donneurs (N D N A ) exprime la densité volumique de charges fixes, encore appelée profil de dopage. Cette valeur peut être variable dans l'espace, mais est invariante dans le temps. C'est une donnée technologique, qui définit le type de composant [61]. On peut schématiquement différencier deux principaux modes de fonctionnement ( 1.1.1.1.). La zone de charge d espace (zone non neutre) Dans le cas où la densité de porteurs libres est négligeable devant la densité de charges fixes, le profil spatial du champ électrique est essentiellement déterminé par le profil de dopage (cas d'une zone désertée). ρ = q p + n + N D + N A = (ρ densité volumique de charges fixes) + La zone neutre ( ) 0 Le matériau est électriquement neutre. Sa charge globale et locale est nulle (condition de neutralité électrique). 69

Conception du dispositif 3.2 Eléments influençant la zone de charge d espace Le fonctionnement du JFET est conditionné par deux différences de potentiel. Le potentiel grille-source et le potentiel drain-source qui influencent l étalement de la zone de charge d espace et donc la conduction du JFET. Afin de découpler l analyse des deux phénomènes nous regarderons dans un premier temps le fonctionnement du JFET avec polarisation de grille nulle et seulement en fonction du potentiel de drain, puis, nous regarderons l influence de la polarisation de grille. Courant I DS [A] B C 6 5 4 3 2 A 1 0 D 0 5 10 15 20 Tension V DS [V] JFET vertical 6H-SiC L = 2.6 µm; b = 0.2 µm; 2a = 2.6 µm; h = 1 µm N D = 5x10 15 cm -3 ; N DD = 1.5x10 17 cm -3 V GS = 0 V; V GS = - 0.5 V; V GS = - 1 V; V GS = - 2 V T = 300 K Figure 2-28 : Réseau des caractéristiques électriques statiques I D = f(v DS ) pour un transistor JFET vertical SiC simulé à température ambiante sous différentes tensions de grille. Les caractéristiques montrent la saturation du courant de drain. Les points A, B, C et D sont utilisés comme points particuliers dans le texte. 3.2.1 Fonctionnement avec polarisation de grille nulle (V GS = 0) On met la grille et la source à la masse et on applique une tension positive variable sur le drain [62]. La répartition de la charge dans le canal va être modifiée par le champ électrique ainsi exercé. Comme nous l avons vu dans le chapitre 1 ( 1.1.2.) pour de faibles valeurs de la tension drain-source, le courant entre la source et le drain est faible. Le potentiel dans le canal est pratiquement le même de la source au drain. La grille est fortement dopée P, par contre le canal vertical et le canal horizontal ont des dopages très différents. Il en résulte que dans le canal vertical qui est faiblement dopé N, la zone de charge d espace s étale essentiellement dans la zone N et elle est d épaisseur presque constante. Pour le canal horizontal, le dopage 70

Conception du dispositif est beaucoup plus élevé. La zone de charge d espace s étend à la fois dans la zone N et dans la zone P + de grille. De plus, on voit apparaître une petite zone de charge d espace sur le dessus de la puce. Les porteurs peuvent circuler librement de la source vers le drain dans un canal d épaisseur constante, donc la résistance entre source et drain est constante. Dans ces conditions de faible tension V DS, le courant de drain I D varie linéairement en fonction de la tension V DS. Donc, pour de faibles tensions drain-source, le JFET se comporte comme une résistance presque constante. Canal horizontal Canal horizontal Canal vertical vers le drain Drain Figure 2-29 : Comportement du JFET simulé avec le logiciel Medici pour le cas V DS = 1 V, i D = 1.67 A (point A de la figure 2-28) : étalement de la zone de charge d espace (Les pointillés rouges délimitent la largeur de la zone de charge d espace dans le canal vertical.) Les paramètres du JFET sont présentés dans le tableau 2-17. 71

Conception du dispositif C est une simulation réalisée avec le logiciel Medici. On remarque que le canal vertical a la forme d une bobine. Pour les tensions drain-source plus importantes que V P = 2.25 V on observe l apparition d une zone de charge d espace dans le canal horizontal bien que sur les caractéristiques statiques (point B de la figure 2-28) le courant n ait pas encore atteint le régime de saturation. Il y a toujours une zone neutre. On observe le pincement au sens qu il y a une zone de charge d espace mais il y a pas la saturation. On arrive à la conclusion que le modèle standard ne sera donc pas directement applicable. Canal horizontal ZCE du canal horizontal Canal vertical électrons en vitesse limite Drain Figure 2-30 : Comportement du JFET SiC à V DS = 5 V et V GS = 0, i D = 5.19 A (point B de la figure 2-28), zone de charge d espace pincée dans le canal horizontal ; (Les zones en pointillés rouges correspondent à la largeur de la zone de charge d espace dans le canal.) Lorsque la tension drain-source V DS est supérieure à la tension de pincement V P, le point de pincement progresse dans le canal en direction de la source on constate en plus 72

Conception du dispositif l apparition d un deuxième pincement au niveau de la zone épitaxiée dans le canal vertical (Figure 2-31). Zone de charge d espace horizontale Canal vertical Zone de charge d espace verticale Drain Figure 2-31 : Comportement du JFET pour le cas V DS > V P, V GS = 0, zones de charge d espace dans le canal vertical et horizontal pincées (Les zones en pointillés rouges correspondent à la largeur de la zone de charge d espace dans le canal.) En outre, on constate qu entre une tension de 20 et 40 V, la saturation du canal horizontal a peu évolué alors que celle du canal du canal vertical a fortement progressé. Le canal vertical semble très influencé par les fortes valeurs de V DS. On observe l apparition d une zone de charge d espace dans les deux canaux mais le point C de la figure 2-28 n est pas complètement en saturation. On quitte la région linéaire. 73

Conception du dispositif 3.2.2 Fonctionnement avec polarisation de grille (V GS < 0) Si on donne à V GS une valeur différente de zéro et négative, on aura exactement le même type de comportement que précédemment. La polarisation de la grille va modifier la zone de charge d espace en diminuant la section de passage des porteurs et va donc diminuer le courant dans le JFET. Il en résultera d une part une diminution de la pente de la portion linéaire de la caractéristique I(V) et d autre part un courant de saturation correspondant au pincement plus faible. Ceci se constate aisément en comparant les deux diagrammes sur les figures 2-32 et 2-33, notamment dans le canal horizontal près des électrodes de source. Afin de pouvoir contrôler le courant de drain, il faut donc que la jonction grille-canal soit toujours polarisée en inverse. Pour un JFET canal N, la grille doit être négative (V GS < 0) par rapport à la source et donc au drain. Le courant de grille est toujours faible car c est le courant traversant une jonction polarisée en inverse. W début W milieu W fin Drain Figure 2-32 : Comportement du JFET pour des valeurs de V GS = 0, i D = 6.36 A (point C de la figure 2-28), zone de charge d espace pincée 74

Conception du dispositif Drain Figure 2-33 : Comportement du JFET pincé à V DS = 20 V et V GS = 1.2 V simulé avec Medici avec les paramètres du tableau 2-17 Comme on l a vu au 1 pour des faibles valeurs de la tension drain-source, la zone désertée a presque la même épaisseur tout le long du canal, ce dernier est de plus en plus étroit quand la tension de grille devient de plus en plus négative. La largeur du canal et donc la section de passage du courant va diminuer. La résistance est donc plus importante. La résistance présentée par le composant devient de plus en plus grande quand la grille est polarisée de plus en plus négativement par rapport à la source. Le JFET se comporte comme une résistance commandée en tension : 75

Conception du dispositif 2 Courant I DS [A] 1 V GS = 0 V; V GS = - 0.5 V; V GS = - 1 V; V GS = - 2 V 0 0,0 0,2 0,4 0,6 0,8 1,0 Tension V DS [V] Figure 2-34 : Réseau de caractéristiques représentant l évolution linéaire de la résistance dans la zone ohmique simulée avec Medici Courant I DS [A] 5 V GS = 0 V; V GS = - 0.5 V; 4 V GS = - 1 V; V GS = - 2 V 3 2 1 0 0 1 2 3 4 5 Tension V DS [V] Figure 2-35 : Caractéristiques I-V simulées pour différents V GS représentant le début de la saturation (zone ohmique pour V DS faibles, zone non-linéaire pour V DS plus importants) Pour les tensions drain-source plus importantes, la zone de charge d espace s étend au fur et à mesure que l on se rapproche du drain. Dans ces conditions, le courant de drain I D ne varie plus linéairement en fonction de la tension V DS. Pour une tension de saturation V DS le phénomène de pincement apparaît et le courant atteint sa valeur de saturation I sat D. Cette valeur est d autant plus faible que V GS est négatif. 76

Conception du dispositif Enfin pour des valeurs de V GS inférieures ou égales à [V BI V P ], les deux zones de charge d espace se rejoignent sur toute la partie du canal située dans la zone épitaxiée. Le JFET n est pas totalement bloqué. La résistance entre la source et le drain est très grande et le composant peut être considéré comme un circuit ouvert. Drain Figure 2-36 : Comportement du JFET pour V GS < V P, V DS > 0, i D = 0.163 A (point D sur la figure 2-28), zone de charge d espace pincée ; (Les zones en pointillés correspondent à la largeur de la zone de charge d espace dans le canal.) On constate en outre que le canal horizontal est beaucoup plus sensible aux variations de V GS. Avec les paramètres utilisés, on constate que la tension V GS de blocage (V T0 ) est obtenue pour V GS = 2.44 V. Nous avons également observé l extension de la zone de charge d espace W (la distance entre la zone de charge d espace et la zone P + ) en fonction de la tension V GS. La 77

Conception du dispositif valeur maximale de W est égale à la moitié de la largeur du canal vertical, c est-à-dire au paramètre a pour avoir le pincement. Etalement de la ZCE [µm] 1,30 1,25 1,20 1,15 1,10 1,05 1,00 0,95-2,0-1,5-1,0-0,5 0,0 Tension VGS [V] W fin W milieu W début Figure 2-37 : Etalement de la zone de charge d espace en fonction de sa position dans le canal vertical et de la valeur de la tension V GS (V DS = 20 V) où W début est à Ψ début = 1 V et y = 0.2 µm; W milieu est à Ψ milieu = 2 V et y = 0.7 µm; et W fin est à Ψ fin = 3 V et y = 1.2 µm avec 0 < W < a avec les paramètres W début, W milieu et W fin marqués sur la Figure 2-32. Dans la zone linéaire et la zone saturée, on peut «contrôler» la valeur de la résistance ou du courant de drain par l intermédiaire de la tension V GS. La Figure 2-37 montre ce phénomène. On peut toutefois voir que le canal horizontal est plus affecté par l effet de la polarisation de grille et le canal vertical par celui de V DS. Nous allons maintenant regarder le courant dans la structure. 3.3 Répartition du courant dans la structure Dans les deux canaux le courant se sépare en deux avec une zone de charge d espace de chaque côté. 78

Conception du dispositif déplétion de la zone active Drain Figure 2-38 : Schéma du passage du courant dans la structure On remarque l épanouissement du courant dans la couche épitaxiée. Lors de l établissement du modèle il faudra donc tenir compte de la résistance de cette zone. Le courant est limité par la zone de charge d espace. Nous avons également observé le champ transversal et longitudinal ainsi que la densité de courant. L hypothèse de la désertion absolue n est pas parfaite. Au bord de la zone de charge d espace il y a des porteurs libres. 79

Conception du dispositif Densité de courant [A/cm 2 ] 1,4x10 4 1,2x10 4 1,0x10 4 8,0x10 3 6,0x10 3 4,0x10 3 2,0x10 3 0,0 ZCE ZCE Canal vertical J [A/cm 2 ] champ [V/cm] 3,5 4,0 4,5 5,0 5,5 6,0 6,5 7,0 Distance [µm] 2,5x10 5 2,0x10 5 1,5x10 5 1,0x10 5 5,0x10 4 0,0 Champ électrique [V/cm] Figure 2-39 : Représentation des phénomènes électriques dans le canal vertical Dans le cas du canal horizontal l essentiel du courant circule au milieu du canal. Donc l hypothèse du canal est donc bonne. La figure 2-39 montre qu environ 20 % du courant se répartit sur le bord de la zone de charge d espace. Densité de courant [A/cm 2 ] 6x10 4 5x10 4 4x10 4 3x10 4 2x10 4 1x10 4 ZCE 0,00 0,05 0,10 0,15 0,20 0 Canal horizontal Distance [µm] J [A/cm 2 ] champ [V/cm] 3,5x10 5 3,0x10 5 2,5x10 5 2,0x10 5 1,5x10 5 1,0x10 5 5,0x10 4 Figure 2-40 : Densité de courant et champ électrique dans le canal horizontal 0,0 Champ électrique [V/cm] 80

Conception du dispositif En conclusion, le courant est concentré à l intérieur du canal, même si, surtout pour le canal vertical, on a à la fois une zone de charge d espace et du courant transversal. 3.4 Répartition des équipotentielles Nous avons visualisé le contour des potentiels dans la structure qui se distribuent inégalement surtout pour des tensions élevées sous l effet de bord les lignes équipotentielles s accumulent aux courbures de la zone P + et le potentiel devient constant en fin du canal vertical et horizontal. La tension augmente régulièrement dans le reste de la structure. On devine alors que les régions critiques seront les extrémités de la zone P +. Figure 2-41 : Cartographie de la répartition des équipotentielles avec épaisseur du canal horizontal L = 2.6 µm et contours de 1 V par pas. En pointillés rouges est marqué l étalement de la zone de charge d espace et en pointillés bleus les différentes électrodes. De plus et comme le montre la figure 2-41, sous une polarisation inverse de la jonction grille-source, les équipotentielles s étalent au bord de la zone P + et dans le canal horizontal N + sous la source en se resserrant aux angles des deux zones [46]. Ceci est dû aux effets de bord 81