G. TOULON 1
Introduc)on Circuits intégrés de puissance Composants haute tension U)lisa)on à haute température Conclusion G. TOULON 2 2
L'électronique dans l'automobile Contraintes Source : V. Von Tils, "Trends and Challenges in Automotive Electronics", ISPSD 2006 Large gamme de tensions Puissance Environnement sévère (T, vibra)ons ) Fiabilité Coût G. TOULON 3
Principe Logique CMOS Analogique Bipolaire Puissance DMOS Améliora)ons Encombrement Performances Fiabilité Tensions de travail différentes et fonc)onnement à haute température " Besoin d'isola)on entre les différentes par)es G. TOULON 4
L'isola)on par jonc)on Principe : jonc)ons P- N polarisées en inverse Inconvénients : - Perturba)ons possibles par courants parasites (latch- up) - Courants de fuite des jonc)ons importants aux températures élevées - incompa)ble avec la miniaturisa)on des technologies des semiconducteurs G. TOULON 5
L'isola)on par diélectrique Isola)on : - Ver)cale par gravure de tranchées remplies d'un isolant - Horizontale par substrat SOI («Silicon On Insulator») Substrat SOI plus cher car plus complexe, mais tend à diminuer G. TOULON 6
L'isola)on par diélectrique Bulk 0,8 µm SOI 0,8 µm SOI 0,18 µm Réduction de 45 % Réduction de 40% G. TOULON 7
U)lisa)on dans les conver)sseurs Configura)on haute Transistor MOS à canal P Configura)on basse Transistor MOS à canal N G. TOULON 8 Dans les circuits intégrés de puissance : deux composants à op6miser
Les interrupteurs de puissance État bloqué " Tension élevée I off V off " Courant négligeable Tenue en tension : BV DS V I I on I État passant V on Commuta6on V " Tension faible " Courant important G. TOULON 9 Résistance passante spécifique R on- sp = R on S " Tension et courant élevés " Temps de commuta)on Aire de sécurité Pertes en commuta6on 0 0 t Puissance t
Transistor LDMOS conven)onnel Région de dri_ supporte la haute tension présente une forte résis)vité Compromis «résistance passante spécifique / tenue en tension» G. TOULON 10
Objec)f À par6r d une technologie CMOS 0,18 µm sur SOI, concevoir des transistors LDMOS à canal N et P 120 V en modifiant le moins possible le procédé existant. G. TOULON 11 11
Structures LDMOS à canal N étudiées G. TOULON 12 12
Transistors LDMOS et STI- LDMOS G. TOULON 13
Transistor LDMOS à superjonc)on Condi)on de balance des charges pour : N D- pi > N A- pi Dégrada)on rapide de la tenue en tension au- delà de la condi)on de balance des charges G. TOULON 14
Transistors à canal N : récapitula)f Résultats proches pour les trois structures Performances du transistor STI- LDMOS se rapprochent de la limite théorique G. TOULON 15 15
Structures LDMOS à canal P étudiées G. TOULON 16
Transistor PLDMOS Tensions de claquage élevées pour les dopages faibles Conséquence : augmenta)on de la résistance passante spécifique G. TOULON 17
Transistor R- PLDMOS Brevet ATMEL CNRS n 09065RFO G. TOULON 18
Transistors à canal P G. TOULON 19
Résultats expérimentaux G. TOULON 20
Résultats expérimentaux G. TOULON 21
Résultats expérimentaux 30V G. TOULON 22
Transistors à canal N : effets de la température Améliora)on de la tenue en tension Forte dégrada)on de la résistance à l état passant G. TOULON 23 23
Haute température ( 200 C) et technologies smart power à isolation sur SOI par jonction: (Silicon On Insulator) : Performances des composants: dégradation du Ron des interrupteurs de puissance, croissance exponentielle des courants de fuite, dégradation des performances CMOS Performances du circuit intégré: activation des composants bipolaires parasites, forte collection des charges dans le substrat, interférences parasites entre différents composants de puissance, interférences avec la partie CMOS, Fiabilité : électromigration, latch-up, Plus forte probabilité de claquage des diélectriques (TDDB), défaillances des bondings, etc G. TOULON 24
Autres avantages du SOI pour les technologies smart power: Possibilité d intégrer des composants LIGBT (Lateral Insulated Gate Bipolar Transistor) : Ron Intégration de plusieurs composants de puissance sur une même puce, i.e., un bras de pont en H Intégration de diodes de roue libre rapides sans risque de collection de charges dans le substrat Fonctionnement à beaucoup plus haute température (250 C-300 C) Courants de fuite très réduits, en particulier, à haute température Meilleur compromis entre performances à l état passant et en commutation (capacités parasites réduites) G. TOULON 25
Technologies SOI haute température ( 200 C) Honeywell: Partially depleted 0.8 µm SOI CMOS (Tj=250 C) Ajustement des tensions de seuil des transistors pour minimiser le courant sous le seuil Interconnexions aluminium : règles de dessin pour limiter l électromigration Techniques de compensation de la température pour les circuits analogiques SMARTIS1 : 0.8 µm SOI BCD Smart power (Tj=200 C) Électromigration : interconnexions Ti/AlSiCu/TiN Accessible par MPW Telefunken IMS-FhG : 1.0µm SOI CMOS (Tj=250 C) Électromigration : interconnexions en tungstène Version 0.35µm en cours de développement G. TOULON 26
Technologie SOI technologie de choix pour la haute température grande versa6lité : u6lisa6on de composants haute tension et de transistors LIGBT Isola6on complète par isola6on galvanique A 300 C : problèmes de packaging G. TOULON 27
Transistor à canal P en configura)on haute PMOS bloqué et NMOS passant Pour le transistor PMOS : " Source et grille à la tension d alimenta)on " Drain et substrat à 0 V G. TOULON 28 " dispari)on de l effet de champ ver)cal
Haute température Evolution de Ron et tension de claquage Fiabilité des oxydes Loi de Black G. TOULON 29
Transistor R- PLDMOS Brevet ATMEL CNRS n 09065RFO G. TOULON 30