Localisation de défauts avec un testeur par faisceau d électrons CNES-SOREP failure Analysis Laboratory at the French Space Agency in Toulouse, France
Localisation de défauts avec un testeur par faisceau d électrons Principes du testeur par faisceau d électron Mesure sans contact sur un circuit en fonctionnement Comment trouver le défaut?
Testeur par faisceau d électrons Chambre du microscope Colonne du microscope 3
Circuit en fonctionnement Circuit intégré dans la chambre du microscope En noir: les pistes d aluminium qui passent de 0 à 5 Volts Faisceau incident d'électrons primaires Faisceau d électrons Lentilles électromagnétiques Source électronique filament tungstène) Filament de tungstène émetteur d électrons) Electrons secondaires détectés.. Affichage avec l'outil Visualisation SEM du circuit A l intérieur du microscope En blanc: les pistes d aluminium qui passent de 5 à 0 Volt Visualisation des niveaux de tension 4
5
Où est le défaut? Choix du point de mesure Il faut éviter de passer en revue les millions de points possibles 6
Mesure sur schéma électrique Une fois la porte identifiée sur le schéma électrique, il faut la localiser sur le circuit CODE = Sortie Q de la cellule DFE3A DFE3 A D Q R CLK RESET 7
Comment lier le schéma électrique avec le circuit? 8
Base de donnée CAO 9
Outils de navigation 10
Alignement physique Layout view Optical view Ebeam view 11
Procédure d alignement Alignement Layout et Testeur par faisceau d électrons 12
13
Mise en fonctionnement du circuit dans l IDS Hp82000 Electrical Tester Commercial load module IDS ebeam tester 14
Stimulation Stimulation électrique électrique du du circuit circuit 15
Mesures sans contact BLOCKOUT BLOCKOUT DFF/Y Comparaison de mesures faites dans l IDS avec la simulation DFF/Y 16
17
Stratégie de localisation Choix des nœuds à acquérir Limitation du temps de changement de circuits T = 2 tc+ m ta S SSVC Paramètre IFA SSVC ta 12 secondes 2 minutes tc 10 minutes 5 minutes S S S/2 N,m N vecteurs m noeuds ta : durée d'acquisition d'une image SSVC. tc : temps de changement de circuit. S : nombre d'unités de surface pour couvrir le circuit. N : nombre de vecteurs de la séquence de test. 18
Développements CNES : Stratégie optimale Sn SORTIES Arbre électrique pour une sortie donnée 200 nœuds impliquées sur 3000 au départ ENTREES Intersection d arbre électrique Sorties S1 S2 Manifestation du défaut sur deux sorties S1 et S2 Entrées 50 nœuds impliqués dans la défaillance 19
Premier développement Interprétation de l EDIF avec marquage des cellules Parcours d une sortie vers les entrées Intersection d arbre S0 S1 ENTREES SORTIES Modèles de de cellules Instantiation des des cellules utilisées dans dans le le design Liste de de tous tous les les nœuds n existant entre entre chaque cellule Cell Cell DF1 DF1 celltype celltype GENERIC) GENERIC) view view Netlist Netlist viewtype NETLIST viewtype NETLIST interface interface port port D D direction direction INPUT) INPUT) port port CLK CLK direction direction INPUT) INPUT) property CLOCK string «EDGE») owner «ACTEL»))) property CLOCK string «EDGE») owner «ACTEL»))) port port Q Q directionvoutput directionvoutput ) ) ) ) ) ) ) ) ~ ~ instance instance FF_SORTIE_1_SORTIE8 FF_SORTIE_1_SORTIE8 viewref viewref Netlist Netlist cellref cellref DF1 DF1 libraryref libraryref Act2))) Act2))) ) ) net net DEF_NET_58 DEF_NET_58 joined joined portref portref CLK CLK instanceref instanceref FF_SORTIE_1_SORTIE8)) FF_SORTIE_1_SORTIE8)) portref portref CLK CLK instanceref instanceref FF_SORTIE_2_SORTIE7)) FF_SORTIE_2_SORTIE7)) portref portref CLK CLK instanceref instanceref FF_SORTIE_3_SORTIE6)) FF_SORTIE_3_SORTIE6)) portref CLK instanceref FF_SORTIE_4_SORTIE5)) portref CLK instanceref FF_SORTIE_4_SORTIE5)) portref portref CLK CLK instanceref instanceref FF_SORTIE_5_SORTIE4)) FF_SORTIE_5_SORTIE4)) portref portref CLK CLK instanceref instanceref FF_SORTIE_6_SORTIE3)) FF_SORTIE_6_SORTIE3)) portref CLK instanceref FF_SORTIE_7_SORTIE2)) portref CLK instanceref FF_SORTIE_7_SORTIE2)) portref CLK instanceref FF_SORTIE_8_SORTIE1)) portref CLK instanceref FF_SORTIE_8_SORTIE1)) portref portref Y Y instanceref instanceref CLKBUF_1)) CLKBUF_1)) ) ) ) ) Structure d un fichier EDIF Exemple de code EDIF 20
Conclusion Mesure sans contact Pas de dégradation du circuit en fonctionnement Caractérisation du circuit en fonctionnement et température Stratégie de comparaison avec la simulation to tester DUT CARD probe 1 die surface probe 2 COLUMN Electron beam source Secondary electron detection S.E.M. image) SCOPE measure) 21
Que faire une fois le défaut localisé? Correction du circuit Caractérisation du défaut 22
Réparation et caractérisation de circuits intégré par FIB Faisceau d Ions Focalisés) CNES-SOREP failure Analysis Laboratory at the French Space Agency in Toulouse, France
Réparation et caractérisation de circuits intégré par FIB Principes du FIB Réparation Caractérisation Fiabilité des modifications
FIB P2X Laboratoire CNES-SOREP Toulouse Bruno Benteo - 1998/2 25
P2X 26
Principes Le FIB permet de réparer les circuits intégrés Suppression des coûts et des délais supplémentaires de fonderie Ga + Échantillon Cible Atomes Cibles Objectif : Évaluation de la qualité et de la Fiabilité des modifications FIB 27
Imagerie en électrons secondaires Détecteur Photomultiplicateur Résolution 30nm Courant Faisceau 50pA 28
Réparation de circuits Dépôt Coupure 29
Principe de la gravure Gravures Oxyde - Oxydes: Gravure assistée par gaz fluoré - - Pistes de Métal: Gravure assistée par gaz halogéné - 30
Principe du dépôt de métallisation Gravure Métal Dépôt Platine - Dépôt assisté par gaz organométallique - 31
Regular FIB operation Metal1 BUFF02_RD Metal2 BUFF06_RW_CMD Metal1 BUFF02_RD_FIB 32
Advanced FIB Operation Metal1 BUFF02_RD Metal2 BUFF06_RW_CMD Metal1 BUFF02_RD_FIB 33
Probe Point Ouverture Détection Point de mesure La création d'un"probe Point" est plus que nécessaire à la mesure d'un signal sur une technologie planar à 3 niveaux de routage ou plus. 34
Gravure sélective 35
Xsection Comparaison entre deux Xsections d'une même défaillance. A Gauche, la version "manuelle", à droite celle réalisée au FIB. La question des défauts induits par la manipulation, ne se pose plus. Le P2X est aussi un outil puissant d'investigation des technologies. Dans le cadre d'analyse de défaillance ou de construction, le FIB devient incontournable. 36
Préparation TEM - Transistor bipolaire - - Réseau cristallin non perturbé - - Lamelle TEM 300nm - 37
Analyse X Électrons Incidents Électrons Auger Rayons X de freinage Fluorescenc e X Électrons Secondaires Électrons Rétro-diffusés Rayons X Caractéristique s - Réduction de la poire d interaction - - Résolution < 1µm - 38
Courant Induit par Faisceau d Électrons en Volume Jonction émetteur/base - EBIC en surface sur transistor bipolaire - Jonction collecteur/base - Sur micro-section FIB réalisation d EBIC - 39
Révélation de jonction Jonction émetteur/base - Bipolaire Émetteur - Diffusions drain source - MOS Source & Drain - 40
Véhicule Test CMOS Oxyde Mince : 30 nm - L: 1,2 µm Oxyde Mince : 14 nm - L: 0,8 µm Transistors MOS avec diode de protection sur la grille Mesures sous pointes 41
Mesure de la Tension Flottante d une Grille Diélectrique de Passivation Source Faisceau Ga+ Grille Oxyde de grille A 0,1 V Drain I D 42
Évaluation du Potentiel sous FIB mesure in-situ du courrant de draincaractéristique Id/Vg Initiale nmos L=1,2µm nmos L=1,2µm Id µa) FIB allumé 100 90 80 70 60 50 40 30 20 10 0 Id=94µA FIB éteint 0 50 100 150 temps d exposition FIB s) Id µa) 120 100 80 60 40 20 Id=94µA 0 0 5 10 15 20 25 30 V T =0,8V Tension de grille équivalente Vg=18V VgV) 43 Champ Électrique dans l oxyde mince: E = 6.10 6 V.cm -1
Courrant Fowler-Nordheim dans l Oxyde de Grille Vs : tension à l interface Si/SiO 2 Polysilicium evg eφ p trou Oxyde evs d ox e- eφ n Silicium Ec Ei Ef Ev Champ électrique > 1 MV.cm -1 Vg Vs E = J FNord ) 2 E = AE exp E A = 8 π h d ox * 2 m B =.2.2m 0q) s. Φ 3h m 0 q 2 1 2 0 s 2 B 1 2 3 0 2 44
Simulation SILVACO L=0,8µm Électrode FIB Grille non Connectée V g exp.)= 11,5V V g Silv.) = 11,45 V 45
Évolution des caractéristiques d un Transistor NPN sous FIB 0.18 0.16 0.14 0.12 0.10 0.08 0.06 0.04 0.02 0 Ic ma) Dose : 0,5pC/µm 2 0 1 2 3 4 5 Vc V) Avant-FIB Après-FIB 1µA 0 Ib 1 0.9 0.8 0.7 0.6 0.5 0.4 0.3 Gain Normalisé β / β 0 NPN transistor 2N2222 β 0 =98 0.2 0.1 0 0 0.05 0.1 0.15 0.2 0.25 dose pc/µm²) 46
Évolution des Caractéristiques d un transistor PNP en fonction de la dose Dose : 0.5pC/µm 2-5 -4-3 -2-1 0 0 Après-FIB Avant-FIB Vc V) -0.02-0.04-0.06-0.08-0.1-0.12-0.14-0.16 Ic ma) gain relatif β/ β 0 1 0.9 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 PNP transistor 2N3251 β 0 =7 1 0 0 0.1 0.2 0.3 0.4 0.5 dose pc/µm²) 47
Phénomène Physique sur un Transistor Bipolaire Faisceau Appliqué E Chambre à Vide Passivation Électrons Ga + Trous N + P N 48
Phénomène Physique sur un Transistor Bipolaire Faisceau Éteint Déformation des Jonctions P/N Trous N + P N 49
Simulation SILVACO des Transistors Bipolaires Avant FIB Après FIB - Structure Simulée - - Caractéristique Simulée - 50
Modèle Électrique Gummel Poon d un transistor NPN après FIB I c D 1 I bd 1 I c Base R b C c R c Collecteur I b I b D 1 D 2 I bd2 Ce Ir If D 2 Diodes de surface parasites sur les jonctions C-B et E-B R b Emitteur 51
Étude de Fiabilité Véhicule de Test CMOS Vieillissement dynamique à 125 C Circuits Étudiés: Transistors MOS Inverseur Amplificateur Opérationnel Oscillateur Dérives et Dégradations des Circuits Modifiés non Perceptible par rapport au Circuit témoin non modifié 52
Dégradation d un Miroir de Courant après FIB Iref Étages Polarisés Ip Ip 2 1 Q 2 Q 1 Dégradation du courant %) 70 60 50 40 I p1 = I 1+ ref 2 1 ) I p2 = I 1+ ref 2 2 ) 30 SPICE 20 Résultats Expérimentaux 10 0 0 1 2 3 4 5 6 7 Dose pc/µm 2 ) 53
Guérison des Dégradations β/β 0 1 0,9 Stockage à 150 C T. NPN câblés à la masse 0,8 0,7 Dose pc/µm2) 0,6 0,5 0,4 0,3 0,2 0,1 0 0 10 20 30 40 50 0.006 0.025 0.125 0.136 1 2 3 Temps de Stockage Conditions de Guérison: ➊ 24 heures de Stockage ➋ Dose < 0,5 pc/µm 2 54
Diminution du Redépôt. Vue des 2 Dépôts. Dépôt avec le Générateur Haute Tension Dépôt avec l Échantillon Connecté à la Masse. 55
Force Atomique La Polarisation de l Échantillon ne perturbe pas la Gravure - Gravure sur Échantillon sans Polarisation- - Gravure sur Échantillon avec Polarisation - 56
Force Atomique La Polarisation de l Échantillon ne perturbe pas le Dépôt - Dépôt sur Échantillon sans Polarisation- - Dépôt sur Échantillon avec Polarisation - 57
Conclusion Reconfiguration de circuits Coûts réduits Délais réduits Caractérisation de défauts compréhension des phénomènes adapté aux nouvelles technologies Objectif : Utilisation de circuits FIB sur des missions spatiales 58