L inverseur. Chapitre 4. 4.1 Opération DC

Chapitre 4 L inverseur L inverseur est la composante la plus simple des circuits numériques : il n y a que deux transistors. Une analyse en détail de l inverseur permettra de présenter les concepts qui seront utilisés pour qualifier des circuits plus complexes. On s intéresse notamment à la performance dynamique de l inverseur : sa vitesse, et la consommation de puissance, deux éléments clés utilisés pour classifier les circuits intégrés 1. L analyse de l inverseur comporte deux volets : 1. Analyse DC : L analyse DC permet de déterminer les niveaux de tension qui représentent un 0 et un 1 logiques. C est importante parce qu il faut savoir quelle est la tension de sortie ; si elle est trop faible ou trop élevée, il est possible que l étage suivante ne détecte pas correctement le niveau logique. 2. Analyse transitoire : Dans ce cas-ci, on s intéresse à la vitesse à laquelle le circuit transforme une entrée à une sortie. On utilisera le délai de propagation t p comme caractéristique de mesure de la vitesse. On verra par la suite comment dimensionner l inverseur selon la charge qu il doit alimenter. Deux cas se présentent : optimiser la dimension des inverseurs pour un nombre fixe d inverseurs, et déterminer le nombre optimal d inverseurs pour alimenter une charge quelconque. 4.1 Opération DC La figure 4.1 montre l inverseur CMOS on spécifie le CMOS, parce qu il existe d autres méthodes pour réaliser un inverseur, qu on verra plus tard. 1. La majorité du contenu de ce chapitre provient de Rabaey et al. 1

V DD M p V in V out Mn C L Figure 4.1 Inverseur CMOS L inverseur CMOS est composé d un NMOS et d un PMOS, et d une charge C L. La charge C L représente l ensemble des capacitances parasites qui sont branchées à la sortie. On verra plus loin comment calculer cette capacitance de charge, et pourquoi elle est si importante. On analyse cas par cas l inverseur CMOS de la figure 4.1. 1. V in = 0V : Dans ce cas-ci, le NMOS sera OFF parce que V GS = 0 et modélisé par un circuit ouvert ; le PMOS sera ON, modélisé par une résistance R p la résistance R on calculée au Chapitre 3. 2. V in = 2.5V : Dans ce cas-ci, le PMOS sera OFF parce que V GS = 0 et modélisé par un circuit ouvert ; le NMOS sera ON, modélisé par une résistance R n la résistance R on calculée au Chapitre 3. On va définir deux termes importants pour caractériser tout circuit numérique : 1. V OH : la tension de sortie haute. C est la tension maximale de sortie. Dans le cas de l inverseur CMOS, V OH = V DD. 2. V OL : la tension de sortie basse. C est la tension minimale de sortie. Dans le cas de l inverseur CMOS, V OL = 0. Ces deux paramètres permettent de caractériser l inverseur CMOS. Pour les calculer, on doit analyser l inverseur en deux étapes : 1. On applique 0V à l entrée, et on calcule la sortie V out. Cette sortie V out est la tension V OH. 2. On applique 2.5V à l entrée et on calcule la sortie V out. Cette sortie V out est la tension V OL. Cependant, on préfère plutôt avoir un seul paramètre : V M. 4.1.1 Calcul de V M La tension V M représente le point milieu entre la transition de la sortie haute à la sortie basse ou vice-versa. Par définition, V M est calculé lorsque V in = V out. Gabriel Cormier 2 GELE5340

Donc, pour calculer V M, on va poser que V in = V out = V M, et que le courant dans le PMOS est le même que dans le NMOS. On aura : I Dn = I Dp 4.1 où I Dn est le courant dans le NMOS, et I Dp est le courant dans le PMOS rappel : le courant dans un PMOS est négatif. On écrit les équations de courant, en supposant un mode d opération pour les deux transistors, ils sont en saturation de vitesse. On substitut alors V in = V M et V out = V M dans les équations de courant, pour obtenir : k n V Dsatn V M V T n V Dsatn + k 2 p V Dsatp V M V DD V T p V Dsatp 2 Et on solutionne pour V M. Pour l inverseur CMOS, ceci donne : VT n + V Dsatn 2 + r V DD + V T p + V Dsatp 2 V M = 1 + r où = 0 4.2 4.3 r = k pv Dsatp k n V Dsatn = ν pw p ν n W n 4.4 ou L idéal pour un inverseur, c est d avoir V M à moitié chemin entre la transition de 0 à 1, V M = 1 2 V OH V OL 4.5 ce qui donne V M = 1.25V pour l inverseur CMOS dans le processus à 2.5V. Pour obtenir un V M = 1.25V, en utilisant les paramètres du processus CMOS générique, on trouve qu il faut que le rapport de dimensions PMOS/NMOS soit 3.5 : le PMOS doit être 3.5 fois plus gros que le NMOS. La tension V M varie plutôt de façon logarithmique : si on fait le PMOS 3 fois gros que le NMOS, la tension V M est 1.22V au lieu de 1.25V, un petite différence. On utilisera donc un PMOS 3 fois plus gros au lieu de 3.5 fois plus gros. 4.1.2 Calcul des marges de bruit Un inverseur doit recevoir des entrées entre certaines valeurs pour fonctionner correctement. Si la valeur à l entrée est trop haute ou trop basse, la sortie ne sera peut-être pas correcte. On définit deux paramètres : 1. V IL, la tension d entrée basse. Si la tension à l entrée de l inverseur est plus faible que cette valeur, l inverseur interprétera ceci comme un 0. 2. V IH, la tension d entrée haute. Si la tension à l entrée de l inverseur est plus élevée que cette valeur, l inverseur interprétera ceci comme un 1. Gabriel Cormier 3 GELE5340

Pour le bon fonctionnement d un circuit numérique, il faut que V IL > V OL et V IH < V OH. La marge de bruit représente quelque peu l espace de manoeuvre de l inverseur : c est la tension qui peut être perdue ou gagnée, et l inverseur fonctionnera quand même correctement. NM H = V OH V IH 4.6 NM L = V IL V OL 4.7 Plus la marge de bruit est élevée, plus le circuit est robuste : il résiste mieux au bruit qui pourrait influencer l entrée. Comment calculer les marges de bruit? Il faut en premier calculer V OL et V OH. Ces deux quantités seront calculées en simplifiant la courbe entrée-sortie de l inverseur, donnée à la figure 4.2. V out V DD V OH 1 a V M V OL 0 0 0 V M b 1 V in V IL V IH V DD Figure 4.2 Courbe entrée-sortie de l inverseur On calcule en premier la pente g de la courbe a b de la figure 4.2 : et ensuite, avec de la géométrie simple, g = dv out dv in 4.8 V IH = g 1V M + V OL g V IL = g 1V M + V OH g 4.9 4.10 Gabriel Cormier 4 GELE5340

L équation de V out en fonction de V in pour le calcul de g est obtenue de la même façon que le calcul de V M, sauf qu on ne fait pas de substitution V in = V M et V out = V M. Après avoir écrit cette équation, on dérive par rapport à V in, puis on remplace V in = V M et V out = V M pour avoir une réponse. 4.2 Comportement dynamique Le comportement dynamique de l inverseur détermine la fréquence maximale d opération. La vitesse de l inverseur dépend des résistances et capacitances parasites, qui forment un circuit RC avec constante de temps. On peut aussi expliquer ceci en considérant qu il faut déplacer les charges accumulées sur les capacitances parasites. La vitesse à laquelle on peut déplacer ces charges détermine la fréquence maximale d opération. 4.2.1 Calcul des capacitances La première chose à faire est de déterminer la capacitance totale de charge de l inverseur. La capacitance de charge provient de trois sources : les capacitances parasites de l inverseur, la capacitance du fil qui connecte l inverseur à l étage suivant, et la capacitance d entrée de l étage suivant. La figure 4.3 montre les capacitances parasites qui influencent le comportement dynamique de l inverseur. V DD V DD M 2 V in C gd12 C db2 V out C g4 M 4 V out2 C db1 C W C g3 M 3 M 1 Figure 4.3 Capacitances parasites qui influencent l inverseur. On veut grouper ces capacitances en une seule capacitance de charge de l inverseur. Pour accomplir ceci, il faudra s assurer que toutes ces capacitances sont transformées à des capacitances entre la sortie de l inverseur et GND. La capacitance de charge C L peut être séparée en deux composantes : une capacitance Gabriel Cormier 5 GELE5340

interne C int qui provient des capacitances de l inverseur seulement, et une capacitance externe C ext qui provient du circuit auquel la sortie est branchée. Capacitance C gd12 Il s agit de la capacitance entre la grille de l inverseur et le drain du PMOS et du NMOS. Pour la période d intérêt, les transistors sont soit en mode saturation ou blocage : la seule composante de la capacitance est la capacitance de recouvrement. Cependant, cette capacitance n est pas une capacitance dont les bornes sont entre la sortie et GND. On utilise un principe appelé l effet Miller 2 pour transformer cette capacitance à une capacitance entre la sortie et GND. La capacitance sera multipliée par 2 pour avoir le même effet. C gd12 = C gd1 + C gd2 = 2C On W n + 2C Op W p 4.11 Capacitances C db1 et C db2 Ce sont les capacitances entre le drain et le substrat du NMOS et du PMOS. Comme on a vu au chapitre 3, ces capacitances sont non linéaires. On doit donc utiliser le facteur d équivalence K eq pour faire les calculs. C db1 = K eqn C j0n L Dn W n + 2K eqswn C jsw0n L Dn + W n 4.12 C db2 = K eqp C j0p L Dp W p + 2K eqswp C jsw0p L Dp + W p 4.13 Capacitances du fil C w C est la capacitance du fil entre l inverseur et l étage suivant. À moins que cette valeur soit donnée, en général on peut l ignorer parce qu elle est plus faible que les capacitances parasites. Capacitances de grille C g3 et C g4 Dans ce cas-ci, on suppose que l inverseur sous étude est branché à un autre inverseur. On suppose que la capacitance de sortance qui affecte l inverseur est la somme des capacitances de grille. C est aussi la capacitance d entrée de l inverseur. C s = C gn + C gp = C GSOn + C GDOn + W n L n C ox + C GSOp + C GDOp + W p L p C ox 4.14 2. Voir un manuel comme Sedra pour une explication complète de l effet Miller. Gabriel Cormier 6 GELE5340

Capacitance interne La capacitance interne C int de l inverseur est la somme des capacitances grille à drain et drain à substrat : C int = C gd12 + C db1 + C db2 4.15 Capacitance de charge totale La capacitance totale de charge sera : C L = C int + C ext = C gd12 + C db1 + C db2 + C w + C s 4.16 4.2.2 Calcul du délai On modélise l inverseur par un circuit RC, où la résistance R est la résistance du PMOS ou du NMOS selon l entrée et la capacitance est la capacitance C L. Puisqu il s agit d un circuit RC, il est facile de calculer la constante de temps. On utilise le délai de propagation t p comme outil pour caractériser l inverseur. Le délai de propagation est le temps nécessaire pour obtenir une variation de 50% à la sortie. On obtient alors, pour le délai de propagation d une transition haut-à-bas : t phl = 0.69R n C L 4.17 et, de façon similaire, t plh = 0.69R p C L 4.18 Le délai de propagation de l inverseur est donc : t p = 1 Rn 2 t + R p phl + t plh = 0.69C L 2 4.19 Autre approche Une autre méthode pour calculer le délai est de modéliser le transistor qui est ON comme une source de courant. En effet, puisque i = C dv dt 4.20 Gabriel Cormier 7 GELE5340

on peut simplifier en disant I moy = C V 4.21 t où I moy est le courant moyen pendant la transition, C = C L la charge, V est la variation de tension et t est l intervalle de temps recherché. Pour calculer t phl, le NMOS est ON, et donc la tension de sortie sera évaluée entre V DD et V DD /2. I moy = 1 2 IV DD + IV DD /2 = C L V DD V DD /2 t p 4.22 On isole pour trouver t p : t p = 0.5C LV DD I moy 4.23 On peut simplifier cette équation en faisant le calcul de I moy. Dans ce cas, on obtient : t p 1 2 C L V DD 1 k n + 1 k p 4.24 Exemple 1 Soit l inverseur PMOS de la figure 4.4. Le PMOS est de dimension W /L = 1/0.25 et la résistance R D est 48kΩ. Utiliser les paramètres du processus générique, sauf que λ = 0. 2.5V V in V out R D Figure 4.4 Circuit de l exemple 1 a. Calculer la tension de sortie haute V OH et la tension de sortie basse V OL. b. Calculer la tension V M. c. Calculer les marges de bruit de cet inverseur. Gabriel Cormier 8 GELE5340

a. Pour calculer V OH, il faut analyser le circuit en appliquant V in = 0. De plus, il faut que le courant dans le PMOS soit égal au courant dans la résistance : I Dp = I RD Pour le PMOS : V GT = V GS V T = 2.1V, V DS = V OH V DD = V OH 2.5, V Dsat = 1V Puisque la tension de sortie devrait être près de l alimentation, on suppose que V max est V OH 2.5. On a alors, pour le courant : k p W L V GT V max V 2 max 2 30 10 6 4 2.1V OH 2.5 V OH 2.5 2 2 = V OH R D = V OH 48 10 3 On solutionne pour V OH et on obtient V OH = 2.3V. La supposition que V max est V OH V DD est correcte V OH V DD = 0.2V. Pour calculer V OL, il faut analyser le circuit en appliquant V in = 2.5V. Dans ce cas-ci, le PMOS sera OFF, il n y a aucun courant qui circule, et V OL = 0V. b. Pour calculer V M, on utilise la procédure donnée auparavant. On applique V in = V out = V M au circuit, puis on solutionne pour les courants. Pour le PMOS : V GT = V GS V T = V M 2.5 V T = V M 2.1V, V DS = V M V DD = V M 2.5V, V Dsat = 1V Le V M devrait être près de la moitié de la transition, soit 1.25V. Dans ce cas-ci, V max serait V GT. L équation des courants est : k p W L V GT V max V 2 max 2 = V M R D V M 30 10 6 4 1 2 V GT 2 = 48 10 3 V M 60 10 6 V M 2.1 2 = 48 10 3 On solutionne pour V M et on obtient V M = 1.40V ou 3.15V. On rejette la solution de 3.15V puisque c est plus grand que V DD, et donc V M = 1.4V. La supposition que V max est V GT est correcte V M 2.1 = 0.7V. c. Pour calculer les marges de bruit, il faut calculer en premier la pente g. L équation de courant est presque la même que dans le calcul de V M. Pour le PMOS : Gabriel Cormier 9 GELE5340

V GT = V GS V T = V in 2.5 V T = V in 2.1V, V DS = V out V DD = V out 2.5V, V Dsat = 1V Le PMOS est dans la même zone d opération que lors du calcul de V M, alors V max est V GT. L équation des courants est : k p W V L GT V max V max 2 = V out 2 R D V out 30 10 6 4 1 2 V GT 2 = 48 10 3 V out 60 10 6 V in 2.1 2 = 48 10 3 V out 60 10 6 Vin 2 4.2V in 4.41 = 48 10 3 ce qui donne l équation suivante de V in en fonction de V out : On dérive par rapport à V in pour obtenir : V out = 2.88V 2 in 4.2V in 4.41 g = dv out dv in = 5.76V in 12.096 On évalue cette expression en remplaçant V in = V M = 1.40V, pour obtenir g = 4.032 g doit être négatif. On calcule maintenant les tensions d entrée : V IH = g 1V M + V OL g V IL = g 1V M + V OH g = 1.75V = 1.18V Les marges de bruit sont : NM H = V OH V IH = 0.55V NM L = V IL V OL = 1.18V 4.2.3 Réduction du délai Pour réduire le délai de l inverseur, il faut regarder aux équations 4.19 et 4.24. Premièrement, si on réduit l alimentation V DD plus faible, on augmente le délai, comme le montre la figure 4.5. Gabriel Cormier 10 GELE5340

5 4 t p 3 2 1 1 1.5 2 2.5 V DD Figure 4.5 Délai normalisé en fonction de l alimentation normalisé pour V DD = 2.5V Une autre façon de faire est d augmenter la taille de l inverseur. Plus un inverseur est gros, plus le délai est faible, puisque la résistance des transistors devient plus faible. Cependant, ceci augmente aussi la taille de la capacitance de jonction ; à un moment donné, agrandir le transistor ne vaut plus rien. 4.3 Dimensionnement On étudie ici deux problèmes de dimensionnement reliés aux inverseurs : a. Si on a une série d inverseurs branchés l un après l autre, de quelle dimension faut-il faire ces inverseurs pour minimiser le délai? b. Si on a un inverseur branché à une charge connue, combien d inverseurs faut-il pour minimiser le délai? On pourrait croire à première vue qu on minimise le délai en ayant un seul inverseur. Cependant, ce n est pas le cas. On verra qu une série d inverseurs de plus en plus gros permet de minimiser le délai. Avant de trouver le délai minimum, il faut bien analyser le délai de l inverseur. 4.3.1 Délai d un inverseur On considère le modèle RC du délai. Selon l équation 4.19, si R p = R n = R eq, le délai de l inverseur est : t p = 0.69R eq C L 4.25 Gabriel Cormier 11 GELE5340

On peut diviser la capacitance de charge C L en deux composantes : une capacitance interne C int qui provient des capacitances du PMOS et du NMOS, et une capacitance externe C ext qui provient du fil C w et de la charge C s. On obtient : t p = 0.69R eq C int + C ext 4.26 qu on peut écrire sous un autre format : t p = 0.69R eq C int 1 + C ext = t p0 1 + C ext C int C int 4.27 4.28 où le délai t p0 représente le délai intrinsèque de l inverseur ; c est le délai de l inverseur quand il n y a pas de charge. Délai selon le dimensionnement Quel est l impact de la dimension de l inverseur sur le délai? On introduit un facteur de dimension S, qui relie l inverseur sous étude à un inverseur de dimension minimale un inverseur S fois plus gros que la taille minimale a W n = SW nmin et W p = SW pmin. La capacitance interne C int est constituée des capacitances de jonction et capacitances Miller, qui sont proportionnelles à W. Donc, C int = SC iref. Les résistances sont aussi linéaires, R eq = R ref /S. Le délai est donc : t p = 0.69 R ref S SC iref 1 + C ext SC iref = 0.69R ref C iref 1 + C ext SC iref = t p0 1 + C ext SC iref 4.29 On en tire deux conclusions : a. Le délai intrinsèque est indépendant de la dimension du transistor. b. Un inverseur de dimension infinie aura le délai minimal, t p0. Cependant, il y a peu de gains à faire si la dimension est plus grande que 5. 4.3.2 Dimensionner une chaîne d inverseurs Soit la série de N inverseurs de la figure 4.6. On cherche à dimensionner les inverseurs pour minimiser le délai. Gabriel Cormier 12 GELE5340

1 2 3 N C L Figure 4.6 Série d inverseurs Pour accomplir ceci, il faut trouver un lien entre la capacitance interne C int de l inverseur et sa capacitance d entrée. On a donc la relation suivante : C int = γc g 4.30 Dans l équation précédente, γ est une constante de proportionnalité et dépend seulement de la technologie utilisée. Dans la plupart des processus modernes, γ 1, ce qui veut dire que la capacitance d entrée d un inverseur est environ égale à sa capacitance interne. On peut réécrire l équation 4.28 en fonction de ce paramètre technologique : t p = t p0 1 + C ext = t γc p0 1 + f g γ 4.31 où f = C ext C g 4.32 est la sortance de l inverseur, le rapport entre sa capacitance de charge externe et sa capacitance d entrée. Selon la chaîne d inverseurs de la figure 4.6, le but est de minimiser le délai, où la capacitance du premier inverseur C g1 normalement de dimension minimale et la capacitance de charge C L sont connues et fixes. Le délai pour un étage j est : t p,j = t p0 1 + C g,j+1 = t γc p0 1 + f j g,j γ 4.33 où la capacitance de charge externe d un étage j est la capacitance d entrée de l étage suivant j + 1. Le délai total est la somme des délais : t p = N N t p,j = t p0 1 + C g,j+1 γc g,j j=1 j=1 4.34 Gabriel Cormier 13 GELE5340

Cette équation a N 1 inconnues ; on doit donc prendre N 1 dérivées partielles et les mettre égal à 0. On solutionne le système d équations pour trouver que : C g,j = C g,j 1 C g,j+1 4.35 C est-à-dire que chaque inverseur est dimensionné d un même facteur f. Le facteur f est obtenu selon : C f = N L = N F 4.36 C g,1 où F est la sortance effective totale : F = C L C g,1 4.37 Le délai minimum d une chaîne d inverseurs est donc : t p = Nt p0 1 + f γ 4.38 Résumé : Pour une chaîne d inverseurs où le nombre d inverseurs est donné N, pour minimiser le délai, on doit en premier calculer la sortance globale équation 4.37, puis calculer le facteur de dimensionnement f de chaque étage équation 4.36. Le premier inverseur sera de dimension 1, le deuxième inverseur est f fois plus gros, le troisième inverseur est f fois plus gros que le deuxième, ou f 2 fois plus gros que le premier, et ainsi de suite. 4.3.3 Choisir le nombre d étages Un problème un peu plus complexe maintenant, c est de choisir le nombre d étages qui permettra de minimiser le délai. L équation du délai en fonction du nombre d étages est : N F t p = Nt p0 1 + 4.39 γ On va dériver cette équation et mettre égale à zéro pour trouver un minimum : ou, si on réarrange l expression : t p0 N = γ + N F N F lnf N = 0 4.40 f = e 1+γ/f 4.41 ce qui est une équation non linéaire. Il n y a qu une solution exacte si γ = 0. Dans ce cas-là, le nombre optimal d étages est N = lnf, et la sortance de chaque étage est f = e 1 = 2.72. Gabriel Cormier 14 GELE5340

Si γ 0, il faut résoudre l équation de façon numérique, et on obtient un graphe de f opt en fonction de γ, montré à la figure 4.7. La valeur qui nous intéresse ici est lorsque γ = 1, ce qui donne f opt = 3.6. 5 4.5 f opt 4 3.5 3 2.5 0 0.5 1 1.5 2 2.5 3 γ Figure 4.7 f opt en fonction de γ Donc, si on connaît f opt, on peut calculer le nombre optimal d étages : N = lnf lnf opt 4.42 4.4 Consommation de puissance Il reste maintenant à calculer la consommation de puissance de l inverseur. L inverseur CMOS présente des caractéristiques très intéressantes en termes de consommation de puissance : en régime permanent, l inverseur CMOS ne consomme pratiquement pas de puissance. La puissance consommée par un inverseur provient de trois sources principales : a. Consommation dynamique b. Consommation de court-circuit c. Consommation statique 4.4.1 Consommation dynamique La puissance dynamique provient du fait qu on charge et qu on décharge la capacitance de sortie de l inverseur. Pendant un cycle où la sortie devient haute, la capacitance Gabriel Cormier 15 GELE5340

de sortie est chargée à une valeur de V DD. La charge totale accumulée sur la capacitance de sortie est : Q t = C L V DD 4.43 Pendant la deuxième partie du cycle, la charge accumulée est déplacée par le NMOS à GND. La puissance moyenne pendant un cycle est donc : dq P moy = V DD I DD = V DD dt = V Q t DD T 4.44 où T est la période du cycle de chargement et déchargement. La puissance dynamique consommée par l inverseur est : P dyn = P moy = V DD C L V DD T = C L V 2 DD f 4.45 où la fréquence f représente le nombre de fois que l inverseur se charge et se décharge par seconde. Il est plus commun d utiliser la substitution suivante : f = αf CLK 4.46 où α est le taux d activité entre 0 et 1 et f CLK est la fréquence d horloge du circuit. 4.4.2 Consommation de court-circuit Dans toutes les démonstrations effectuée jusqu à présent, on a supposé que le temps de montée et de descente des entrées est zéro. Ce n est évidemment pas le cas. À cause de ce temps de montée descente non nul des entrées, pour une brève période de temps le PMOS et le NMOS sont ON en même temps. Il existe alors un chemin direct entre l alimentation V DD et la mise à terre GND. On peut approximer la puissance consommée par l équation suivante : P cc = t cc V DD I peak f 4.47 où t cc est le temps pendant lequel les deux transistors sont ON, et I peak est le courant maximal obtenu, et f est la fréquence de commutation on utilise aussi la même substitution que l équation 4.46. Le temps t cc peut être approximé par : t cc = V DD 2V T V DD t r 0.8 4.48 où t r est le temps de montée ou descente du signal d entrée. De façon pratique, la puissance de court-circuit est minimisée lorsque le temps de montée descente de l entrée est le même que le temps de montée descente de la sortie. [Veendrick, 1984] Gabriel Cormier 16 GELE5340

4.4.3 Consommation statique La puissance statique est la puissance consommée lorsque l inverseur est en régime permanent. Bien que le NMOS ou le PMOS soit OFF, il existe quand même un faible courant sous-seuil de l ordre du pa habituellement. La puissance statique est : P stat = I stat V DD 4.49 Cependant, cette puissance perdue augmente avec la température. Par exemple, à 85 C, le courant de fuite est 60 fois plus élevé qu à la température de la pièce. 4.4.4 Puissante totale La puissance totale dissipée par un inverseur est : P tot = P dyn + P cc + P stat = C L V 2 DD + V DDI peak t s αf CLK + V DD I stat 4.50 Dans un circuit CMOS typique, la dissipation dynamique est dominante. La puissance de court-circuit peut être minimisée avec un bon design, et la puissance de fuite, pour le moment, est négligeable. On peut minimiser la puissance consommée en utilisant certaines méthodes : Pour minimiser la puissance dynamique, il faut réduire la tension d alimentation V DD par contre ceci augmente le délai ou réduire le nombre de transitions 0 1. On peut réduire le nombre de transitions en faisant un bon design des circuits. On peut réduire la puissance de court-circuit en s assurant que t phl = t plh : on a démontré que pour des circuits complexes, ceci minimise la puissance de courtcircuit. La puissance statique peut être réduite en diminuant V DD et en s assurant d enlever la tension aux parties non utilisées de la puce. Gabriel Cormier 17 GELE5340