Compteur/Décompteur Synchrone

Documents pareils
FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE

IFT1215 Introduction aux systèmes informatiques

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

Les fonctions logiques

Système binaire. Algèbre booléenne

Logique séquentielle

Recueil d'exercices de logique séquentielle

Manipulations du laboratoire

QUESTION 1 {2 points}

GPA770 Microélectronique appliquée Exercices série A

VIII- Circuits séquentiels. Mémoires

I- Définitions des signaux.

Logique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques.

TD Architecture des ordinateurs. Jean-Luc Dekeyser

Conversion d un entier. Méthode par soustraction

Les opérations binaires

Acquisition et conditionnement de l information Les capteurs

ELP 304 : Électronique Numérique. Cours 1 Introduction

RESUME DE COURS ET CAHIER D'EXERCICES

ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview.

Codage d information. Codage d information : -Définition-

Concevoir son microprocesseur

Modules d automatismes simples

DM 1 : Montre Autoquartz ETA

Université de La Rochelle. Réseaux TD n 6

L exclusion mutuelle distribuée

IFT2880 Organisation des ordinateurs et systèmes

- Instrumentation numérique -

2.4 Représentation graphique, tableau de Karnaugh

Algèbre binaire et Circuits logiques ( )

Transmissions série et parallèle

ProCod. Manuel d utilisation. Software de programmation pour codeurs absolus TWK modèles CRF et DAF CRF DF 08 / 10

MEMOIRES MAGNETIQUES A DISQUES RIGIDES

Proteus Design Suite V7 Instruments virtuels

USTL - Licence ST-A 1ère année Codage de l information TP 1 :

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:

Infos. Indicateurs analogiques encastrables pour installation à courants forts. Série M W/P/ LSP BWQ BGQ TP TG WQ /0S WQ /2S FQ /2 W BI BIW DFQ

Les portes logiques. Voici les symboles des trois fonctions de base. Portes AND. Portes OR. Porte NOT

Conception de circuits numériques et architecture des ordinateurs

SIN-FPGA DESCRIPTION PAR SCHEMA

T500 DUAlTACH. JAQUET T500 DualTach Instrument de mesure et de surveillance équipé de 2 entrées fréquence TACHYMETRE 2 CANAUX

CONFIGURATION ET UTILISATION

Le multiplexage. Sommaire

Calculons avec Albert!

La conversion de données : Convertisseur Analogique Numérique (CAN) Convertisseur Numérique Analogique (CNA)

Informatique Générale

Architecture : Circuits numériques et éléments d architecture

Electronique Numérique

Equipement. électronique

2. Couche physique (Couche 1 OSI et TCP/IP)

MICROCONTROLEURS PIC PROGRAMMATION EN C. V. Chollet - cours-pic-13b - 09/12/2012 Page 1 sur 44

TP Modulation Démodulation BPSK

Expérience 3 Formats de signalisation binaire

SUR MODULE CAMÉRA C38A (OV7620)

SYSTEME DE PALPAGE A TRANSMISSION RADIO ETUDE DU RECEPTEUR (MI16) DOSSIER DE PRESENTATION. Contenu du dossier :

REALISATION D UNE CALCULATRICE GRACE AU LOGICIEL CROCODILE CLIPS 3.

Chapitre 4 : Les mémoires

V- Manipulations de nombres en binaire

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE

Cours de Programmation en Langage Synchrone SIGNAL. Bernard HOUSSAIS IRISA. Équipe ESPRESSO

Organisation des Ordinateurs

Initiation au binaire

Atelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques

Cours Premier semestre

Patentamt JEuropaisches. European Patent Office Numéro de publication: Office européen des brevets DEMANDE DE BREVET EUROPEEN

CONVERTISSEURS NA ET AN

module Introduction aux réseaux DHCP et codage Polytech / 5

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne)

NOTIONS DE RESEAUX INFORMATIQUES

Fox 40 Whistle Watch GUIDE DE L UTILISATEUR

Systemesdigitaux. Cours 5

CHAPITRE V. Théorie de l échantillonnage et de la quantification

I.1- DÉFINITIONS ET NOTIONS DE BASE

TD 1 - Transmission en bande de passe

Le Collège de France crée une chaire pérenne d Informatique, Algorithmes, machines et langages, et nomme le Pr Gérard BERRY titulaire

Transmission de données. A) Principaux éléments intervenant dans la transmission

Formations spécifiques

Télécommunications. Plan

UE 503 L3 MIAGE. Initiation Réseau et Programmation Web La couche physique. A. Belaïd

Livret - 1. Informatique : le matériel. --- Ordinateur, circuits, codage, système, réseau. Cours informatique programmation.

Logiciel de Base. I. Représentation des nombres

C f tracée ci- contre est la représentation graphique d une

Le signal GPS. Les horloges atomiques à bord des satellites GPS produisent une fréquence fondamentale f o = Mhz

CONFIGURATION DE L AUTOMATE SIEMENS

ARDUINO DOSSIER RESSOURCE POUR LA CLASSE

Magnum vous présente ses nouvelles gammes d'armoires électriques. Gamme Auto de 125A à 400A

Lecteur de carte à puce LCPM1 SOMMAIRE

Fonctions de la couche physique

DETECTOR BICANAL FG2 1. DIMENSIONS ET CONNEXIONS ELECTRIQUES 2. GENERALITES. 24 VDC Alimentat. 24 Vcc. Contact Boucle Contact Boucle 1 6 7

ELEC2753 Electrotechnique examen du 11/06/2012

ASR1 TD7 : Un microprocesseur RISC 16 bits

Représentation d un nombre en machine, erreurs d arrondis

UEO11 COURS/TD 1. nombres entiers et réels codés en mémoire centrale. Caractères alphabétiques et caractères spéciaux.

NFC Near Field Communication

Conception Systèmes numériques VHDL et synthèse automatique des circuits

îundesdruokerei Berlin

Vous avez cliqué sur le lien disponible sur le Site Uniformation. Vous venez d arriver sur cette page.

Le langage VHDL. Eduardo Sanchez EPFL

Transcription:

Compteur/Décompteur Synchrone 1.2 Réalisation d un circuit compteur/décompteur synchrone modulo 4 dans le code GRAY. On veut concevoir un circuit séquentiel, qui grâce à une commande externe M, sélectionne une fonction parmi deux (Fig.2), telle que pour : Init - M = 1, le circuit compte à partir de l état initial (0) 10. - M = 0, le circuit décompte à partir de l état initial (3) 10 1 ) Donner la table, qui regroupe les états successifs du compteur/décompteur ainsi que les entrées T correspondantes. 2 ) Déterminer les équations des entrées des bascules T. 3 ) Donner la table de vérité correspondante aux fonctions d initialisation du circuit. 4 ) Dessiner le schéma complet du circuit. Solution : Réponse 1 : Un compteur/décompteur Gray Modulo 4 peut avoir 4 états successif qui sont : Compteur : 0-1-2-3 Décompteur : 3-2-1-0 En bascule T : T=Q(présent) Xor Q(future) ou la table de transition est : M H > Compt/Décompt GRAY «Bascules T» Q 1... Q N Fig.2.2 Compteur Décompteur Valeur en Etat Présent En GRAY Valeur en Etat Future En GRAY T M Q1 Q0 Q1 Q0 T1 T0 0 0 0 0 1 0 1 0 1 0 1 0 1 2 1 1 1 0 0 2 1 1 3 1 0 0 1 0 3 1 0 0 0 0 1 0 1 0 0 0 3 1 0 1 0 1 1 0 1 0 0 0 0 1 1 2 1 1 1 0 1 1 0 1 3 1 0 2 1 1 0 1 Réponse 2 : T1= M xor Q0 Réponse 2 : T0=(M xor Q0) =T1

Exercice N 1 : Concevoir un compteur synchrone binaire pur modulo 6 à l aide de bascules «JK». L état initial est (2)10 Réponse 1 : Un compteur binaire Modulo 6 (état initial (2)10) peut avoir 6 états successifs qui sont : En décimal : 2-3-4-5-6-7 Table de transition de bascule JK est : Valeur en Valeur en Etat Future En BINAIRE JK2 JK1 JK0 Etat Présent En BINAIRE Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 0 0 0 X X X X X X X X X X 1 0 0 1 X X X X X X X X X X 2 0 1 0 3 0 1 1 0 X X 0 1 X 3 0 1 1 4 1 0 0 1 X X 1 X 1 4 1 0 0 5 1 0 1 X 0 0 X 1 X 5 1 0 1 6 1 1 0 X 0 1 X X 1 6 1 1 0 2 0 1 0 X 1 X 0 0 X 7 1 1 1 X X X X X X X X X X Etape 2 : JK2 Etape 2 : JK1 Etape 2 : JK0

Schéma Complet du Circuit : Exercice N 2: Faire la synthèse d un compteur synchrone, modulo 5 dans le code excédent 3. Le système sera réalisé à l aide de bascules «D» Le compteur sélectionne l une des fonctions suivantes à l aide d une commande externe «P», telle que pour : - P = 0, le compteur affiche la succession des nombres pairs - P = 1, le compteur affiche la succession des nombres impairs Réponse 1 : Un compteur BCD+3 Modulo 5 peut avoir 5 états successifs qui sont En décimal : Si P=0: 0-2-4-6-8 Si P=1 : 1-3-5-7-9 Table de transition de bascule D est : D=Q(Future) On ne fera que la partie pair ou P=0 ; Valeur en Etat Présent En BCD+3 Valeur en Etat Future En BCD+3 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 D3 D2 D1 D0 0 0 0 1 1 2 0 1 0 1 0 1 0 1 1 0 1 0 0 X X X X X X X X X 2 0 1 0 1 4 0 1 1 1 0 1 1 1 3 0 1 1 0 X X X X X X X X X 4 0 1 1 1 6 1 0 0 1 1 0 0 1 5 1 0 0 0 X X X X X X X X X 6 1 0 0 1 8 1 0 1 1 1 0 1 1 7 1 0 1 0 X X X X X X X X X 8 1 0 1 1 0 0 0 1 1 0 0 1 1 9 1 1 0 0 X X X X X X X X X

Etape 2 : D3 Etape 2 : D1 Etape 2 : D2 Etape 2 : D0 Schéma Complet du Circuit :

Compteur/Décompteur Asynchrone 4.1 Synthèse de Compteur binaire asynchrone à cycle complet sur 3 bits. La synthèse consiste à déterminer le schéma logique du circuit en répondant aux questions suivantes : 1 ) Déterminer le nombre de bascules constituant le compteur à partir de son modulo et du code utilisé. 2 ) Donner la table des états successifs du compteur. 3 ) A partir de cette table, déterminer les horloges Hi correspondante à chaque état Qi, sachant que pour cet exemple, les bascules évoluent sur le front descendant de leur horloge. 4 ) Tracer le chronogramme du compteur à partir de l état initial (0) 10. 5 ) Calculer la fréquence de chaque signal en fonction de la fréquence de l horloge H. Exprimer les fréquences en puissance de deux. Quelles sont vos conclusions. 6 ) Réaliser le circuit à l aide de bascules JK (Fig1.b), sensibles aux fronts descendants de l horloge et possédants des entrées asynchrones prioritaire Clear ( CL ) et Preset ( PR ) validées en logique négative. 7 ) Réaliser le circuit à l aide de bascules D (Fig1.c). 8 ) Combien de bascules sont nécessaires pour réaliser un compteur Modulo 64? J K H > Q D H > Q Fig1.b Fig1.c Compteur binaire asynchrone à cycle complet sur 3 bits est un compteur à Modulo 8 et considère donc 3 bascules. Voici la table des états successifs du Compteur. Cycle d Horloge Q2 Q1 Q0 Etat en 1 0 0 0 0 2 0 0 1 1 3 0 1 0 2 4 0 1 1 3 5 1 0 0 4 6 1 0 1 5 7 1 1 0 6 8 1 1 1 7 On remarque que l état Q0 change chaque cycle de l horloge. On remarque aussi que l état Q1 change aussi à chaque fois que Q0 passe de 1 à 0. De même pour Q2, l état change quand Q1 passe de 1 à 0. Un passage de 1 à 0 signifie un front descendant. - Donc l horloge de Q0 est H, celle de Q1 est Q0 alors que celle de Q2 est Q1. - Pour les entrées J et K des bascules JK, ils seront fixés à 1 car les sorties Q2, Q1 et Q0 à chaque impulsion d horloge effectuent une seul opération qui est le complément. - Puisque ce compteur effectue un cycle complet, y aura pas besoin des entrées asynchrones prioritaire Clear ( CL ) et Preset ( PR )

Schéma Complet du Circuit : Bascule JK Chronogramme : Schéma Complet du Circuit : Bascule D Les entrées D seront reliés à Q pour transmettre le complément de Q. Compteur Binaire asynchrone cycle incomplet modulo 5 : Modulo 5 désigne 5 état donc : 0-1-2-3-4 Cycle Etat en Q2 Q1 Q0 d Horloge 1 0 0 0 0 2 0 0 1 1 3 0 1 0 2 4 0 1 1 3 5 1 0 0 4 6 1 0 1 0 A l état 5(101) 2 un retour à 0(000) 2 est en marche donc : Q2 doit passer de 1 à 0, ce qui implique appliquer la commande Clear pour mettre la bascule Q2 à 0. Q0 doit aussi passer de 1 à 0. En fin, on va appliquer R=Q2 +Q1+Q0 à l entrée CL des trois bascules.

4.4 Compteur-décompteur à cycle incomplet Ce sont les compteurs - décompteurs modulo M ne correspondant pas à une puissance de 2 (M < 2 N ). C'est le cas des compteurs BCD = décimal codé en binaire où M=10, soit 10 états de 0 à 9. 1 ) On vous demande de réaliser, à l aide de bascules JK, un compteur sensible aux fronts descendant de H et dont les caractéristiques sont les suivantes : - Sens de comptage : compteur - Code de sortie : binaire pur - Type de basculement : Asynchrone - Nombre de bits en sortie : 4 bits (Q 0 étant le LSB et Q 3 le MSB) - Mode de comptage : à cycle incomplet - Intervalle exact des valeurs de sorties: il compte de 3 à 12, puis recommence. 2 ) Tracer le chronogramme des états des bascules et des signaux d initialisation (init 0) et de redémarrage d un nouveau cycle (init 1). 3 ) Réaliser le circuit de commande des entrées asynchrones prioritaires ( CL et PR ) qui permet de sélectionner le signal init 0 pour initialiser ou init 1, pour le redémarrage d un nouveau cycle. 4 ) Représenter le schéma complet du compteur. 5 ) à quel code correspondent les états du compteur? Compteur BCD+3 asynchrone à cycle incomplet sur 4 bits est un compteur à Modulo 10 et considère donc 4 bascules. Voici la table des états successifs du Compteur. Cycle Etat en Q3 Q2 Q1 Q0 d Horloge 1 0 0 1 1 0 2 0 1 0 0 1 3 0 1 0 1 2 4 0 1 1 0 3 5 0 1 1 1 4 6 1 0 0 0 5 7 1 0 0 1 6 8 1 0 1 0 7 9 1 0 1 1 8 10 1 1 0 0 9 11 1/0 1/0 0/1 1 0

On remarque que l état Q0 change chaque cycle de l horloge. On remarque aussi que l état Q1 change aussi à chaque fois que Q0 passe de 1 à 0. De même pour Q2, l état change quand Q1 passe de 1 à 0. Q3 aussi change d état quand Q2 passe de 1 à 0. Un passage de 1 à 0 signifie un front descendant. - Donc l horloge de Q0 est H, celle de Q1 est Q0, celle de Q2 est Q1 alors que celle de Q3 est Q2. - Pour les entrées J et K des bascules JK, ils seront fixés à 1 car les sorties Q3, Q2, Q1 et Q0 à chaque impulsion d horloge effectuent une seul opération qui est le complément. - Puisque ce compteur effectue un cycle incomplet, on aura besoin des entrées asynchrones prioritaire Clear ( CL ) et le Preset ( PR ) pour l état initial 0(0011) BCD+3. - Le compteur commence à l état (0011) BCD+3 au lieu de (0001) donc : Init0 1- Q3 doit rester à 0. 2- Q2 doit rester à 0. 3- Q1 doit passer de 0 à 1. => Appliquer commande Preset= Q3+Q2+Q1+Q0 4- Q0 doit passer de 0 à 1. => Appliquer commande Preset= Q3+Q2+Q1+Q0 - Le compteur quand il arrive à l état (1101) BCD+3 doit passer vers l état initial (0011) BCD+3 donc : Init1 5- Q3 doit passer de 1 à 0. => Appliquer commande Clear=Q3 +Q2 +Q1+Q0 6- Q2 doit passer de 1 à 0. => Appliquer commande Clear= Q3 +Q2 +Q1+Q0 7- Q1 doit passer de 0 à 1. => Appliquer commande Preset= Q3 +Q2 +Q1+Q0 8- Q0 restera dans l état 1. Schéma Complet du Circuit : Bascule JK

Exercice N 3: Soit un compteur asynchrone modulo 5 dans le code excédent 3. 1/ Représenter le chronogramme des signaux Qi et de leur horloge correspondante Hi. Initialement le compteur est à zéro. 2/ Dessiner le logigramme à l aide de bascule JK avec J=K. Préciser le circuit combinatoire de redémarrage d un nouveau cycle. Compteur BCD+3 asynchrone à cycle incomplet sur 4 bits est un compteur à Modulo 5 et considère donc 4 bascules. Voici la table des états successifs du Compteur. Cycle d Horloge Q3 Q2 Q1 Q0 Etat en 1 0 0 1 1 0 2 0 1 0 0 1 3 0 1 0 1 2 4 0 1 1 0 3 5 0 1 1 1 4 6 1/0 0/0 0/1 0/1 0 On remarque que l état Q0 change chaque cycle de l horloge. On remarque aussi que l état Q1 change aussi à chaque fois que Q0 passe de 1 à 0. De même pour Q2, l état change quand Q1 passe de 1 à 0. Q3 aussi change d état quand Q2 passe de 1 à 0. Un passage de 1 à 0 signifie un front descendant. Chronogramme : - Donc l horloge de Q0 est H, celle de Q1 est Q0. - Pour l horloge de Q2 c est Q1 (Avec un changement d état Forcé) donc celle de Q3 est Q2. - Pour les entrées J et K des bascules JK, ils seront fixés à 1 car les sorties Q3, Q2, Q1 et Q0 à chaque impulsion d horloge effectuent une seul opération qui est le complément. - Puisque ce compteur effectue un cycle incomplet, on aura besoin des entrées asynchrones prioritaire Clear ( CL ) et le Preset ( PR ) pour l état initial 0(0011) BCD+3. - Le compteur commence à l état (0011) BCD+3 au lieu de (0001) donc : Init0

1- Q3 doit rester à 0. 2- Q2 doit rester à 0. 3- Q1 doit passer de 0 à 1. => Appliquer commande Preset= Q3+Q2+Q1+Q0 4- Q0 doit passer de 0 à 1. => Appliquer commande Preset= Q3+Q2+Q1+Q0 - Le compteur quand il arrive à l état (1000) BCD+3 doit passer vers l état initial (0011) BCD+3 donc : Init1 5- Q3 doit passer de 1 à 0. => Appliquer commande Clear=Q3 +Q2+Q1+Q0 6- Q2 doit rester à 0. 7- Q1 doit passer de 0 à 1. => Appliquer commande Preset= Q3 +Q2+Q1+Q0 8- Q0 doit passer de 0 à 1. => Appliquer commande Preset= Q3 +Q2+Q1+Q0 Exercice N 4: On désir réaliser un compteur asynchrone modulo 4, utilisant le code GRAY et des bascules sensibles aux fronts descendants de l horloge. 1/ Représenter le chronogramme des états Qi et de leur horloge Hi correspondante. 2/ Donner le logigramme à l aide de bascules «JK». A l aide de bascules «D». Compteur GRAY asynchrone à cycle incomplet sur 2 bits est un compteur à Modulo 4 et considère donc 2 bascules. Voici la table des états successifs du Compteur. Cycle Etat en Q1 Q0 d Horloge 1 0 0 0 2 0 1 1 3 1 1 2 4 1 0 3 5 0 0 0 Chronogramme : Du Chronogramme on remarque que le compteur retourne à l état initial automatiquement ; ce qui nous laisse une chose à faire est d identifier les horloges de chaque bascule :

On remarque ici que H0=(Q0 Q1 ). Clk et H1= (Q0 Q1). Clk Schéma Complet du Circuit : Bascule JK Référence et Outils : 1- http://www.electronics-tutorials.ws/counter/count_2.html 2- http://www.assignmenthelp.net/assignment-help/counters 3- https://www.circuitlab.com 4- http://www.falstad.com/circuit/ 5- http://www.docircuits.com/circuit-editor 6- Digital Electronics Education and Design Suite Deeds: http://www.esng.dibe.unige.it/deeds/