BRIS Laurent CARLIER Julien P. FOUILLAT, Y. DEVAL Electronique 1 ère Année (D1) Projet d'électronique intégrée Projet Conception ADC Flash 4bits Comparateur PMOS 1
Table des matières I. La fonction comparateur élémentaire 1. La paire différentielle 2. Le générateur de courant I 0 3. L'inverseur II. Analyse des simulations III. Annexes 1. Schéma global du comparateur PMOS 2. Courbes V out en fonction de V in 3. Graphes V out en fonction de V ref IV. Conclusion 2
Le but de ce projet est de réaliser un convertisseur Analogique-Numérique avec registre à 4 bits à l'aide de la technologie CMOS. On doit donc analyser en profondeur la fonction qui réalise cette conversion pour ainsi définir les différentes parties à développer. I. La fonction comparateur élémentaire 1. La paire différentielle La structure du comparateur PMOS découle de celle du comparateur NMOS. Chaque comparateur se compose d'une paire différentielle à grand gain polarisée à l'aide d'une source de courant. Contrairement au comparateur NMOS qui est formé d'une paire différentielle de transistors NMOS, celui-ci se caractérise par une paire de transistors PMOS (voir annexe 1 pour le schéma global). La paire de transistors PMOS se comporte comme un amplificateur différentiel. Cette paire différentielle est polarisé par un miroir de courant qui impose le même courant dans les drains des deux transistors PMOS (voir annexe 2) Donc, lorsque Vin atteint la valeur Vref, la sortie commute à Vdd. 2. Le générateur de courant I 0 Pour ce qui est de la source de courant I 0, on utilise un miroir de courant polarisé par une résistance R 0. Cette résistance nous permet d'obtenir un courant I 0 dans la branche du transistor PMOS de gauche, ce qui impose le même courant I 0 à la sortie de ce montage. 3
3. L'inverseur L'inverseur CMOS utilise un transistor PMOS dont la source est relié à Vdd et un transistor NMOS dont la source est relié à la masse. Si on envoie un niveau bas dans cet inverseur (i.e. < à 1,65 V), il commute à Vdd (i.e. 3,3 V dans ce cas). Alors que si on lui envoie un niveau haut (i.e. > à 1,65 V), il passe à 0 V. 4
II. Analyse des simulations La première simulation effectuée consiste en une représentation de la tension de sortie par rapport à la tension d entrée, et ce, pour une tension de référence (Vref) fixée. On n'utilise pas les inverseurs de sortie dans cette première simulation. Dans ce premier cas, nous fixons cette tension à 1,65 V, c est-à-dire à mi-chemin entre les tensions extrêmes de fonctionnement de chaque transistor. On fixe également le courant de polarisation à 50 µa. On constate qu en dessous de 1V, la tension de sortie est quasiment nulle. Elle est même inférieure à 0.2 V jusqu à 1,5 V. Lorsque la tension d entrée dépasse légèrement V ref (1,65 V), la tension de sortie passe de 0,2 V à 2,5 V. Cette tension de sortie s établit progressivement à 3,3 V. Dès que la tension d entrée dépasse 2,7 V, la tension de sortie se fixe à 3,3 V. Ce comparateur fonctionne donc efficacement pour une valeur de V ref appropriée. Il faut tester donc tester ce comparateur en modifiant les valeurs de V ref. La deuxième simulation s'intéresse aux effets de la variation du courant de polarisation I 0. Pour cela, on réalise une simulation paramétrique de V out en fonction de V in, et ce, pour différentes valeurs de I 0 comprises entre 50 µa et 500 µa. On constate que ce courant de polarisation influe très peu sur la caractéristique de ce comparateur. On choisit donc de prendre I 0 = 50 µa qui est la valeur la plus adaptée d'après le graphique. La troisième simulation étudie donc les effets de la variation de V ref sur le comparateur. On effectue pour cela une analyse paramétrique de la tension de sortie en fonction de la tension d entrée en faisant varier le paramètre V ref. On constate que pour une faible valeur de V ref, par exemple pour V ref = 412,5mV, la commutation s effectue correctement. Mais dès que la tension d entrée dépasse la valeur de référence, celle-ci n atteint pas immédiatement V dd. D'après nos résultats, nous constatons que le comparateur PMOS est beaucoup plus efficace pour des valeurs de V ref élevées. On l'utilisera donc dans le convertisseur pour les valeurs de V ref les plus élevées. Pour ce qui est de la quatrième simulation, on utilise les doubles inverseurs pour obtenir des commutations nettes. Malgré la présence de ces inverseurs, on conserve des problèmes pour les valeurs de V ref inférieurs 1,3 V environ. D'où l'utilisation des comparateurs PMOS pour des valeurs de V ref élevées. 5
III. Annexes Voir Annexes de 1 à 6. IV. Conclusion Nous avons eu la possibilité durant ce projet de nous confronter à la réalisation, sous le logiciel Cadence, d'un convertisseur à registre 4 bits. Cela nous a également permis d'explorer en profondeur toutes les étapes de l'élaboration d'une telle fonction. Nous avons également tenté de simuler la structure complète sans réel succès. Cela est probablement dû à une erreur interne à un symbole dont nous n'avons pas réussi à déterminer la source. Néanmoins, la plupart des simulations étaient en accord avec la théorie, ce qui nous confortait dans la justesse de nos montages. De notre point de vue, ce projet s'est déroulé dans une ambiance de travail assez agréable, même si les professeurs encadrant ce projet nous laissaient une trop grande liberté d'action. 6