Hardware dependant Software design

Dimension: px
Commencer à balayer dès la page:

Download "Hardware dependant Software design"

Transcription

1 Hardware dependant Software design Ahmed A. Jerraya CEA-LETI 1

2 Outline 2007 Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models Hardware dependent software design Long term trends: HW-SW codesign. 2

3 I. Multiprocessor System on Chip: HW-SW Architectures SoC Design Cost Traditional Model Trend Développment Product 2/3 Developpment Plateform Techno. 1/3 Cost X5 65 to 32nm [Henoff:HDTV ST] [MEDEA+Forum] SW HW Design CAD/Lab Si Fab +16% /an SW HW design CAD/Lab Si Fab Developpement Product 3/4 Developpement Plateform 1/4 3

4 I. Multiprocessor System on Chip: HW-SW Architectures Global optimization required Focus of this talk: HDS = Hardware Dependant Software Applications SW SW HW CAD/Lab Techno Plateform Si Fab SW -Méthods -MW -OS SW HDS Architecture HW IC Design Variability DFM CAD/Lab Techno Plateform Si Fab Performances costs Reliability Applications 4

5 I. Multiprocessor System on Chip: HW-SW Architectures Key Technology: HW/SW Interfaces Memory access protocols DMA, HW I/O Application Processor architecture OS architecture HW-SW Comm. Design [O Nils2001] SW Code / OS micro-processor Interrupt ADR Data IO HW A B C D Hardware 5

6 I. Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces design Challenges HW/SW interfaces design requires pluridisciplinary knowledge HW/SW interfaces are crucial for both cost and performances Cost issues: Hardware dependent Software is tedious to develop, difficult to debug and validate Non optimized software leads to larger footprint and consequently to larger embedded memory Performances : Non optimized HW/SW interface introduces non acceptable global latencies Processor + cache + embedded memory are responsible of the major power consumption part in a SoC A major challenge in MPSoC design is to efficiently design the HW/SW interfaces 6

7 II. HW/SW interfaces abstraction: Programming models Outline Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models Hardware dependent software design Long term trends: HW-SW codesign. 7

8 II. HW/SW interfaces abstraction: Programming models Application SW Designer: A set of system calls used to hide the underlying execution platform. Also Called Programming Model HW designer: A set of registers, control signals and more sophisticated adaptors to link CPU to HW subsystems. System SW designer: Low level SW implementation of the programming Model for a given HW architecture. CPU is the ultimate HW-SW Interface Sequential scheme assuming HW is ready to start low level SW design SoC Designer Abstracts both HW and SW in addition to CPU HW-SW interfaces tradeoff Defining HW-SW Interfaces Sequential SW program Call HW (x, y, z) API HW Dependant SW CPU (local Architecture) HW-SW CPU Interfaces CTRL HW-Adaptation Start done x HW function wait start data y z x y z 8

9 II. HW/SW interfaces abstraction: Programming models Programming Model The Classical Solution to Abstract HW-SW Interfaces Programming language with implicit primitives (e.g. module hierarchy & threads in SystemC) API: Application Programming Interface (MPI, Posix Threads) Simulation model (MPICH, Linux) Used by SW community to free the SW designer from knowing HW details. Facilitate porting of application SW over different architectures that support the same API. SW modules API HW dependent SW (HDS) HW architecture SW modules API SW modules API Implementation... SW 1 SW 2 SW n Execution Environment Simulation 9

10 II. HW/SW interfaces abstraction: Programming models Programming models, the GAP SoC Design Programming Model Distributed SW Design RTL (Verilog, BinSW) Virtual Prototype (RTL HW, BinSW, e.g. SystemC) Explicit concepts ALL CPU implementation ALL RTL HW CPU organization Mixed Abstract HW-SW Interfaces models MPI NONE RT-CORBA High Level Synchronisation Communication NONE CORBA SDL -Concurrency - Threading NONE 10

11 II. HW/SW interfaces abstraction: Programming models Programming Models for MPSoC SoC Design Programming Model Distributed SW Design RTL (Verilog, BinSW) Virtual Prototype (RTL HW, BinSW, e.g. SystemC) Transaction Accurate (TLM HW, TLM SW, e.g. SystemC++) Virtual Architecture (Abstract HW, Threads, e.g. SystemC, Simulink) MPI RT-CORBA CORBA SDL Explicit concepts ALL ALL -OS - Specific I/O Communication/ Computation Modules Synchronisation Communication -Concurrency - Threading CPU implementation RTL HW CPU organization CPU Subsystem - Explicit HW modules Abstract Interconnect NONE NONE NONE New HW-SW Abstraction levels 11

12 II. HW/SW interfaces abstraction: Programming models Virtual Prototype Model - Explicit SW (Binary) - Explicit HW - Implicit CPU Implementation (ISS) - Cycle accurate Model - Typical Model: Cosimulation, SystemC Binary SW execution on CPU Software Thread 1 Software Thread 2 HW Node SW Node Interconnect SW Node Mem I/O DMA HW Accel. CPU/ ISS Network interface HDS API Virtual Architecture OS Specific I/O HAL API HAL 12

13 II. HW/SW interfaces abstraction: Programming models - Explicit OS Transaction Accurate model - Explicit CPU Subsystem Architecture - Implicit CPU/HAL (TA_BFM) - Transaction cycle accurate HW - Typical Model : Native SW Execution [ST/TIMA] Software Thread 1 Software Thread 2 HW Node SW Node Interconnect SW Node Mem I/O DMA HW Accel. TA_BFM to abstract CPU & Hal Network interface HDS API Virtual Architecture OS Specific I/O HAL API Native SW execution on Host 13

14 II. HW/SW interfaces abstraction: Programming models SW code at Transaction Accurate level HdS responsible for task and HW resources management Task code integration with OS and HdS API implementation Communication (Explicit communication protocol ) Example of TA SW code main.c extern void task_t2 (void); void start (void){ create_task(task_t2); } task_t2.c channel ch_fifo,ch_reg; void task_t2(void ) { recv_data (ch_fifo,b, 10); recv_data (ch_reg,c,20); } Communication SW void recv_data (ch,dst,size) { switch (ch.protocol){ case FIFO: If (ch.state==empty) schedule(); case REG: dst = _io_read_reg (ch.addr,size); OS void schedule(void) { int old_tid=cur_tid; cur_tid=new_tid; cxt_switch(old_tid.cxt,cur_tid.cxt); } Abstract CPU1 Interface CPU-SS1 Memory Periph HW SS Interconnect T2 T3 HDS API Comm OS HAL API Abstract CPU2 Interface Memory Periph 14

15 II. HW/SW interfaces abstraction: Programming models Virtual Architecture model - Explicit SW communication API - Explicit System Interconnect - Implicit HDS (OS, Communication Implementation) - Typical Models: TTL, DSoC, Pthreads HW Node SW Node SW Node Explicit Interconnect VA_BFM to Abstract HDS & CPU Sub- System Model Software Thread 1 HDS API Software Thread 2 Native SW execution on Host 15

16 II. HW/SW interfaces abstraction: Programming models SW code at Virtual Architecture level Memory declaration Computation code Communication code using HdS API Specific mapping to platform channels T1 HDS API Abstract CPU SS1 HW SS Interconnect T2 HDS API T3 HDS API Abstract CPU SS2 Task code of T1 static int B[10], C[20], D[10]; void task_t1( ) { while(1) { recv_data (reg_ch, B, 10); F1(B,C); F2(C,D); send_data (gmem_ch, D, 10); } } Memory Communication API Computation code Communication API Communication primitive void recv_data (REG_Ch* ch, void* dst, int size) { dst = ch->read (ch->address,size); } class REG_Ch : public sc_prim_channel { word *buffer; public: word * read (unsigned int addr,int size) { for (i=0; i<size; i++) *(ret+i)=*(buffer + addr +i); return ret; } }; 16

17 II. HW/SW interfaces abstraction: Programming models System Architecture model - Explicit thread/subsystems & HW-SW partition - Implicit communication - Typical Models: MPI, Simulink, KPN HW Node SW Node SW Node Software Thread 1 Software Thread 2 Abstract Interconnect Implicit SW execution as a simulation module 17

18 II. HW/SW interfaces abstraction: Programming models System Architecture Modeling in Simulink Capture application and mapping to architecture Task (set of functions: Simulink blocks, S- functions) Subsystem (set of tasks) Abstract communication types (Intra-SS, Inter-SS) Communication protocol (Generic Simulink I/Os, Explicit annotation for implementation) Functions Subsystems SW-SS 1 T1 REG Comm. Inter-SS Tasks F 1 F 2 F 3 F 4 GMEM T2 FIFO SW-SS 2 T3 Comm. Intra-SS ParamName1 = Value1 ParamName2 = Value2 18

19 III. Hardware dependent software design Outline Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models Hardware dependent software design Long term trends: HW-SW codesign. 19

20 III. Hardware dependent software design Heterogeneous MPSoC Diopsis Tile [ESWEEK06] ARM9 SS DSP SS MEM SS POT SS (Periph. On Tile): I/O peripherals System peripherals MEM SS DXM Bridge Bridge Timer ARM9 SS SRAM Bridge ARM9 ROM AMBA AHB POT SS Bridge DMA DSP SS mailbox PIC mailbox PMEM Interconnect: AMBA bus AIC SPI REG DMEM DSP Local & global memories accessible by both processing units Different communication schemes between CPUs 20

21 MEM SS III. Hardware dependent software design ARM9 SS Multiple SW Stacks DXM Bridge SRAM Bridge ARM9 ROM HDS A (OS A, COM A) AMBA AHB Bridge Bridge DMA Timer AIC mailbox SPI PIC REG mailbox DMEM PMEM DSP HDS B (OS B, COM B) POT SS Reduce the design cost Small memory footprint Increase performances DSP SS Specific platform devices Efficient communication schemes ARM specific OS and COM DXM & DSP REG access DSP specific OS and COM PIC, Mailbox, DMA REG & DXM access 21

22 III. Hardware dependent software design SW Stack organization Layered SW Stack Application code SW code of tasks mapped on the CPU INIT HdS (Hardware dependent SW) OS + Communication + HAL (Hardware Abstraction Layer) Different SW components need to be validated incrementally Layers corresponds to Different SW abstraction levels SW development platforms at each abstraction level Tasks init. T1 Tn HDS API Comm. library HAL OS library HAL API Software Stack 22

23 III. Hardware dependent software design Classical SW design flow to interface HW Programming Model: Abstract HW at Different level Discontinuities: Compilation: Generally ignore the CPU environment (Interrupts, Complex I/O) Sys.lib: adapt for different HW MMAP: Adapt to different CPU-memory architecture User.lib: to make the flow efficient for the application Application Architecture Sys.lib Program + API Calls Compiler Code+Calls Linker Executable Code Programming Model (API) MMAP User.lib 23

24 III. Hardware dependent software design Code generation from a high level Model d High level description Contains the application behavior, partitioning and resources mapping Difficult to capture architecture specificities SW architecture exploration Application SW generation Multitask and multiprocessor Various operating systems and specific communications support Speed and/or size code optimizations Software stack composition Using existing or generated tasks Various operating systems and specific communications support Application SW generation Task codes High level description Final binary production Final binary SW stack composition HDS 24

25 III. Hardware dependent software design Software generation environment High level application model (function + mapping) T1 T2 T3 T4 Simulation, performances analysis Software architecture parameters Software Stack I T1 T4 HDS API COM OS HAL API HAL Tasks code Application software generation Tasks init. COM library Software stack composition OS library HAL library 25

26 IV. Long term trends: HW-SW codesign Outline Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models Hardware dependent software design Long term trends: HW-SW codesign. 26

27 IV. Long term trends: HW-SW codesign Challenges Affordable programming model for MPSoC end users Easy to port new application by end user Based on high level programming model Seamless HW-SW Integration Architecture exploration and Application SW mapping Quality Proven SW Modules Ensure better design success using proven IP 27

28 IV. Long term trends: HW-SW codesign Ideal Design Flow ARM7 Mem Local Bus interface Periph.... XTENSA Mem Local Bus Architecture interface Periph. Application Hardware Architecture Template Global Interconnect HW Lib 1 Mapping Architecture/Alogoritm Mapping (Simulink) SW Lib Simulink Model HW Gen. SW Gen. Virtual Prototype Interconnect VP Model 28

29 IV. Long term trends: HW-SW codesign Classical HW/SW Design : The GAPS Software Sub-System Software Thread 1 Software Thread 2 Fully implicit HW/SW Interface Hardware Software Sub-System Software Thread 1 Software Thread 1 Abstract GAP HW/SW Interface Hardware Binary SW Appli OS HAL ISS IT Ctrl Fully explicit HW/SW Interface MEM FIFO HW System Level Functional specification Partition ning Software design Hardware/Software Early HW/SW integration discontinuity Integration Virtual Prototype ISA/RTL Hardware design [Gerin ASPDAC 07] Correction cycle 29

30 IV. Long term trends: HW-SW codesign HW and SW Mixed Models Seamless refinement at four abstraction levels: Simulink Combined Algorithm and Architecture Model (Simulink CAAM) HW/SW Interfaces refinements Software Design Automatic Code Generation CPU SS2 Thread Thread Main 1 Main 2 Hardware Design App Hardware App HdS Target CPU HW-SW Codesign OS and HW codesign Design Platform based Generators port port port port Platform based Generators Abstract Channels Interconnect Interconnect System level model (Simulink CAAM) Virtual architecture Model (SystemC) Transaction accurate (SystemC) Virtual prototype (SystemC) 30

31 IV. Long term trends: HW-SW codesign Simulink CAAM of M-JPEG Decoder Three CPUs (ARM, Xtensa) Communication Units (GFIFO, HWFIFO, SWFIFO) [RSP2007 DAC07] 7 S-Functions 7 Delays 26 Links 4 IASs Architecture Layer Subsystem Layer 31

32 IV. Long term trends: HW-SW codesign Experiment Results of MJPEG 10-frame QVGA (320x240) JPEG stream RTW: sequential program on the host machine Simulink: Simulation in Simulink GUI VA: System C model without HW information TA: Abstract CPU + Other devices (SC TLM) VP: Cycle Accurate ISS + Other devices (SC TLM) CPU1 CPU2 CPU3 3ARM ARM7 ARM7 ARM7 2XT1AR M 1ARM2X T Xtensa Xtensa ARM ARM Xtensa Xtensa 3XT Xtensa Xtensa Xtensa The architecture models at different abstraction levels provide trade-off alternatives between simulation time and architecture detail. Three ARM7 Subsystems 32

33 IV. Long term trends: HW-SW codesign Performance Analysis of MJPEG percentage of total cycles ARM 2XT1ARM these performance analysis 10 results, 7, designers 2 task allocation to the 0 CPU1 processors CPU2so CPU3 CPU1 CPU2 CPU3 77 Using these can optimize task allocation that each processor has enough margins for future 1ARM2XT 3XT additional functions CPU1 CPU2 CPU3 57 percentage of total cycles CPU1 CPU2 CPU3 33

34 IV. Long term trends: HW-SW codesign HW-SW interfaces Conclusions Heterogeneous MPSoC require multiple SW stacks Application-specific hardware & software Programming models for SoC Abstract specific architectures for a better match between HW & SW Different abstraction levels for early application SW & HDS validation HDS design: Platform based SW development at different abstraction levels Future trends: Architecture Exploration HDS-CPU codesign HW-SW interfaces architecture exploration 34

35 Acknowledgement IV. Long term trends: HW-SW codesign Prof F. Pétrot, Prof. F. Rousseau from TIMA PhD Students K. Popovici, P. Gerin from TIMA JR Lequepeys, CEA LETI 35

36 Innovation for industry

37 2007 You will be welcome to the 10 th Leti Annual Review June 2008 at Minatec For more information : 37

Modélisation des interfaces matériel/logiciel

Modélisation des interfaces matériel/logiciel Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET

Plus en détail

MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level)

MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level) MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level) Atelier «outils pour l IDM» Mardi 27 janvier 2009 ENSEEIHT - Toulouse Moving from traditional flow to ESL (Electronic

Plus en détail

MPLS, GMPLS et NGN. Sécurité MPLS. Jacques BAUDRON ixtel octobre 2009 jacques.baudron@ixtel.fr. Ingénierie Conseils Services Télécommunications

MPLS, GMPLS et NGN. Sécurité MPLS. Jacques BAUDRON ixtel octobre 2009 jacques.baudron@ixtel.fr. Ingénierie Conseils Services Télécommunications MPLS, GMPLS et NGN Sécurité MPLS Jacques BAUDRON ixtel octobre 2009 jacques.baudron@ixtel.fr 1 Contents Treats Requirements VPN Attacks & defence 3 8 14 19 2 3 Threats Threats Denial of service Resources

Plus en détail

NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS

NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS Introduction Ce supplément vous informe de l utilisation de la fonction USB qui a été installée sur votre table de mixage. Disponible avec 2 ports USB

Plus en détail

Une approche modèle dans la conception de systèmes sur puce hétérogènes

Une approche modèle dans la conception de systèmes sur puce hétérogènes Une approche modèle dans la conception de systèmes sur puce hétérogènes Jean-Luc Dekeyser et Lossan Bondé FETCH 07 IP dans le SoC 100% Réutilisé 80% Spécifique 60% 40% 20% 0% 1999 2002 2005 2008 2011 2014

Plus en détail

THÈSE. présentée à TÉLÉCOM PARISTECH. pour obtenir le grade de. DOCTEUR de TÉLÉCOM PARISTECH. Mention Informatique et Réseaux. par.

THÈSE. présentée à TÉLÉCOM PARISTECH. pour obtenir le grade de. DOCTEUR de TÉLÉCOM PARISTECH. Mention Informatique et Réseaux. par. École Doctorale d Informatique, Télécommunications et Électronique de Paris THÈSE présentée à TÉLÉCOM PARISTECH pour obtenir le grade de DOCTEUR de TÉLÉCOM PARISTECH Mention Informatique et Réseaux par

Plus en détail

Simulation et estimation de performance des MPSoC au niveau PVT

Simulation et estimation de performance des MPSoC au niveau PVT Chapter 1 Simulation et estimation de performance des MPSoC au niveau PVT 1.1 Introduction Dans le chapitre précédent, la problématique du temps de simulation pour évaluer les performances des MPSoC au

Plus en détail

COMPILING SCALA FOR THE JAVA VIRTUAL MACHINE

COMPILING SCALA FOR THE JAVA VIRTUAL MACHINE COMPILING SCALA FOR THE JAVA VIRTUAL MACHINE THÈSE N O 3302 (2005) PRÉSENTÉE À LA FACULTÉ INFORMATIQUE ET COMMUNICATIONS Institut d'informatique fondamentale SECTION D'INFORMATIQUE ÉCOLE POLYTECHNIQUE

Plus en détail

Product Platform Development: A Functional Approach Considering Customer Preferences

Product Platform Development: A Functional Approach Considering Customer Preferences Product Platform Development: A Functional Approach Considering Customer Preferences THÈSE N O 4536 (2009) PRÉSENTÉE le 4 décembre 2009 À LA FACULTé SCIENCES ET TECHNIQUES DE L'INGÉNIEUR LABORATOIRE DES

Plus en détail

CONTRAT D ETUDES - LEARNING AGREEMENT

CONTRAT D ETUDES - LEARNING AGREEMENT CONTRAT D ETUDES - LEARNING AGREEMENT Règles générales La présence aux séances d enseignement des modules choisis est obligatoire. Chaque module comporte des séances de travail encadrées et non encadrées

Plus en détail

Optimizing Network Performance in Virtual Machines

Optimizing Network Performance in Virtual Machines Optimizing Network Performance in Virtual Machines THÈSE N O 4267 (2009) PRÉSENTÉE le 27 janvier 2009 À LA FACULTE INFORMATIQUE ET COMMUNICATIONS Laboratoire de systèmes d'exploitation SECTION D'INFORMATIQUE

Plus en détail

A partir de ces différents matériels, l administrateur a déterminé huit configurations différentes. Il vous demande de les compléter.

A partir de ces différents matériels, l administrateur a déterminé huit configurations différentes. Il vous demande de les compléter. Exonet - Ressources mutualisées en réseau Description du thème Propriétés Intitulé long Formation concernée Présentation Modules Activités Compétences ; Savoir-faire Description Ressources mutualisées

Plus en détail

Rational Team Concert

Rational Team Concert Une gestion de projet agile avec Rational Team Concert Samira Bataouche Consultante, IBM Rational France 1 SCRUM en Bref Events Artifacts Development Team Source: Scrum Handbook 06 Décembre 2012 Agilité?

Plus en détail

Génération de code binaire pour application multimedia : une approche au vol

Génération de code binaire pour application multimedia : une approche au vol Génération de binaire pour application multimedia : une approche au vol http://hpbcg.org/ Henri-Pierre Charles Université de Versailles Saint-Quentin en Yvelines 3 Octobre 2009 Présentation Présentation

Plus en détail

Gestion de la configuration et contrôle du code source

Gestion de la configuration et contrôle du code source MGL7460 Automne 2015 Gestion de la configuration et contrôle du code source Guy Tremblay Professeur Département d informatique UQAM http://www.labunix.uqam.ca/~tremblay 10 septembre 2015 Parmi les premières

Plus en détail

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)

Plus en détail

Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00

Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00 Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00 HFFv2 1. OBJET L accroissement de la taille de code sur la version 2.0.00 a nécessité une évolution du mapping de la flash. La conséquence de ce

Plus en détail

Rappels. Génie logiciel. Implemented tactics. Oldest architecture: Batch-Sequential

Rappels. Génie logiciel. Implemented tactics. Oldest architecture: Batch-Sequential Rappels Génie logiciel Philippe Dugerdil Composants, packages Couches & dépendances Principes de structuration Réutilisation / responsabilité Réutilisation & composants 09.12.2010 Oldest architecture:

Plus en détail

Software Design Description

Software Design Description Software Design Description ABSTRACT: KEYWORDS: APPROVED: AUTHOR PROJECT MANAGER PRODUCT OWNER General information/recommendations A SDD provides a representation of a software system created to facilitate

Plus en détail

Prototypage virtuel de système sur puce pour une simulation rapide et fidèle

Prototypage virtuel de système sur puce pour une simulation rapide et fidèle Prototypage virtuel de système sur puce pour une simulation rapide et fidèle Séminaire Collège de France, 29 Janvier 2014 Laurent Maillet-Contoz STMicroelectronics Laurent.Maillet-Contoz@st.com Matthieu

Plus en détail

Architecture 68332 06/06/02 LE 68332

Architecture 68332 06/06/02 LE 68332 LE 68332 LE 68332...1 ELÉMENTS SUR LE MICROCONTRÔLEUR 68332...2 SYSTEM INTEGRATION MODULE (SIM)...2 QUEUED SERIAL MODULE (QSM)...3 TIME PROCESSOR UNIT (TPU)...3 IMPLANTATION MÉMOIRE :...4 MODULE SIM :

Plus en détail

Date: 09/11/15 www.crmconsult.com Version: 2.0

Date: 09/11/15 www.crmconsult.com Version: 2.0 Date: 9/11/2015 contact@crmconsult.fr Page 1 / 10 Table des matières 1 SUGARPSHOP : SCHEMA... 3 2 PRESENTATION... 4 3 SHOPFORCE WITH SCREENSHOTS... 5 3.1 CLIENTS... 5 3.2 ORDERS... 6 4 INSTALLATION...

Plus en détail

EUDAT and CINES data preservation services. Workshop PREDON Stéphane Coutin 05 nov 2014

EUDAT and CINES data preservation services. Workshop PREDON Stéphane Coutin 05 nov 2014 EUDAT and CINES data preservation services Workshop PREDON Stéphane Coutin 05 nov 2014 Le CINES Basé à Montpellier (Hérault, France) EPA créé en 1999, succédant au CNUSC (Centre National Universitaire

Plus en détail

Reqtify@PSA Reqtify in support of Embeded Systems Development at PSA

Reqtify@PSA Reqtify in support of Embeded Systems Development at PSA Reqtify@PSA Reqtify in support of Embeded Systems Development at PSA Mathieu DUTHOIT April 2011 2 Content Use of Reqtify in its primary role : Requirements traceability & coverage analysis : Use of Reqtify

Plus en détail

Les Fablabs et l émergence de nouveaux modèles Economiques et Sociaux. Regards Croisés sur L entreprise 2015

Les Fablabs et l émergence de nouveaux modèles Economiques et Sociaux. Regards Croisés sur L entreprise 2015 Les Fablabs et l émergence de nouveaux modèles Economiques et Sociaux Regards Croisés sur L entreprise 2015 The collaborative economy is defined as initiatives based on horizontal networks and participation

Plus en détail

Installation et compilation de gnurbs sous Windows

Installation et compilation de gnurbs sous Windows Installation et compilation de gnurbs sous Windows Installation de l environnement de développement Code::Blocks (Environnement de développement) 1. Télécharger l installateur de Code::Blocks (version

Plus en détail

Audio and Web Conferencing services. Orange Business Services. Web Conferencing

Audio and Web Conferencing services. Orange Business Services. Web Conferencing Audio and Web Conferencing services Orange Business Services Web Conferencing web conferencing completely integrated audio and web services conference availability 24hrs/7days up to 100 participants complete

Plus en détail

Extraction de motifs dans des traces système bas-niveau

Extraction de motifs dans des traces système bas-niveau Extraction de motifs dans des traces système bas-niveau Etienne Dublé, Alexandre Termier HADAS / LIG Séminaire PIMLIG, 2014/01/22 Introduction Recent embedded systems: MultiProcessor System-on-Chip (MPSoC)

Plus en détail

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999 Méthodes et outils de génération de code pour les plateformes multi-cœurs fondés sur la représentation de haut niveau des applications et des architectures A. Elmrabti To cite this version: A. Elmrabti.

Plus en détail

La place des logiciels Open Source à ASTRIUM Philippe DAVID/Jean-Paul BLANQUART- 14 Décembre 2000. astrium

La place des logiciels Open Source à ASTRIUM Philippe DAVID/Jean-Paul BLANQUART- 14 Décembre 2000. astrium La place des logiciels Open Source à ASTRIUM Philippe DAVID/Jean-Paul BLANQUART- 14 Décembre 2000 astrium Expérience à ASTRIUM-F! Open Source Software : Peu d utilisation explicite dans les sytèmes spatiaux

Plus en détail

(Programme de formation pour les parents ~ Training program for parents)

(Programme de formation pour les parents ~ Training program for parents) PODUM-INFO-ACTION (PIA) La «carte routière» pour les parents, sur l éducation en langue française en Ontario A «road map» for parents, on French-language education in Ontario (Programme de formation pour

Plus en détail

GREDOR Gestion des Réseaux Electriques de Distribution Ouverts aux Renouvelables

GREDOR Gestion des Réseaux Electriques de Distribution Ouverts aux Renouvelables GREDOR Gestion des Réseaux Electriques de Distribution Ouverts aux Renouvelables Can operational planning decrease distribution costs? - La gestion prévisionnelle pour diminuer les coûts de distribution?

Plus en détail

Remote Control Library Librairie Remote Control

Remote Control Library Librairie Remote Control Remote Control Library Librairie Remote Control Installation File, Fichier : REMOTEVPU.EXE After installation Après installation In the toolbox : Dans la boite à outils : Files Added, Files Ajoutés : C:\API32\Modules\

Plus en détail

Les infrastructures des municipalités s effondrent partout au Canada. Canada s cities and towns are crumbling around us

Les infrastructures des municipalités s effondrent partout au Canada. Canada s cities and towns are crumbling around us SKILLED TRADES PLATFORM 2015 PLATEFORME DES MÉTIERS SPÉCIALISÉS 2015 Canada s cities and towns are crumbling around us Canada needs a comprehensive integrated infrastructure program that will eliminate

Plus en détail

DAQ Caméra Compton Carte AMC et acquisition μtca

DAQ Caméra Compton Carte AMC et acquisition μtca DAQ Caméra Compton Carte AMC et acquisition μtca J.P. Cachemiche F. Cassol, M. Rodo, C. Morel Centre de Physique des Particules de Marseille Lyon - 126 Octobre 2014 DAQ Caméra Compton CPPM 1 Plan Architecture

Plus en détail

Quick Start Guide This guide is intended to get you started with Rational ClearCase or Rational ClearCase MultiSite.

Quick Start Guide This guide is intended to get you started with Rational ClearCase or Rational ClearCase MultiSite. Rational ClearCase or ClearCase MultiSite Version 7.0.1 Quick Start Guide This guide is intended to get you started with Rational ClearCase or Rational ClearCase MultiSite. Product Overview IBM Rational

Plus en détail

Optimized Protocol Stack for Virtualized Converged Enhanced Ethernet

Optimized Protocol Stack for Virtualized Converged Enhanced Ethernet Diss. ETH No. 22127 Optimized Protocol Stack for Virtualized Converged Enhanced Ethernet A thesis submitted to attain the degree of DOCTOR OF SCIENCES of ETH ZURICH (Dr. sc. ETH Zurich) presented by Daniel

Plus en détail

Forthcoming Database

Forthcoming Database DISS.ETH NO. 15802 Forthcoming Database A Framework Approach for Data Visualization Applications A dissertation submitted to the SWISS FEDERAL INSTITUTE OF TECHNOLOGY ZURICH for the degree of Doctor of

Plus en détail

Modélisation: outillage et intégration

Modélisation: outillage et intégration Modélisation: outillage et intégration Emmanuel Gaudin emmanuel.gaudin@pragmadev.com Un réel besoin Le logiciel double tous les deux ans. Le volume final rend extrêmement difficile de garantir le niveau

Plus en détail

Micro-réseaux intégrés sur puce. Norme VCI/OCP

Micro-réseaux intégrés sur puce. Norme VCI/OCP Micro-réseaux intégrés sur puce Norme VCI/OCP version 1.0 Plan Le goulot d étranglement des communications La norme VCI/OCP Le micro-réseau DSPIN 2 Communication : espace mémoire partagé T0 T1 T2 T3 T

Plus en détail

Quick start. Pulsar ellipse 300/500/650/800/1200. Pulsar ellipse premium 500/650/800/1200

Quick start. Pulsar ellipse 300/500/650/800/1200. Pulsar ellipse premium 500/650/800/1200 Quick start Pulsar ellipse 300/500/650/800/1200 Pulsar ellipse premium 500/650/800/1200 Using the additional functions available on your Pulsar ellipse Utilisation des fonctions additionnelles de votre

Plus en détail

état et perspectives

état et perspectives La Normalisation de l informatique en Nuage «Cloud Computing» état et perspectives Séminaire Aristote: L'interopérabilit rabilité dans le Cloud Ecole Polytechnique 23/03/2011 Jamil CHAWKI Orange Labs Networks

Plus en détail

Cedric Dumoulin (C) The Java EE 7 Tutorial http://docs.oracle.com/javaee/7/tutorial/doc/

Cedric Dumoulin (C) The Java EE 7 Tutorial http://docs.oracle.com/javaee/7/tutorial/doc/ Cedric Dumoulin (C) The Java EE 7 Tutorial http://docs.oracle.com/javaee/7/tutorial/doc/ Webographie The Java EE 7 Tutorial http://docs.oracle.com/javaee/7/tutorial/doc/ Les slides de cette présentation

Plus en détail

Konstantin Avrachenkov, Urtzi Ayesta, Patrick Brown and Eeva Nyberg

Konstantin Avrachenkov, Urtzi Ayesta, Patrick Brown and Eeva Nyberg Konstantin Avrachenkov, Urtzi Ayesta, Patrick Brown and Eeva Nyberg Le présent document contient des informations qui sont la propriété de France Télécom. L'acceptation de ce document par son destinataire

Plus en détail

HAUTE DISPONIBILITÉ DE MACHINE VIRTUELLE AVEC HYPER-V 2012 R2 PARTIE CONFIGURATION OPENVPN SUR PFSENSE

HAUTE DISPONIBILITÉ DE MACHINE VIRTUELLE AVEC HYPER-V 2012 R2 PARTIE CONFIGURATION OPENVPN SUR PFSENSE HAUTE DISPONIBILITÉ DE MACHINE VIRTUELLE AVEC HYPER-V 2012 R2 PARTIE CONFIGURATION OPENVPN SUR PFSENSE Projet de semestre ITI soir 4ème année Résumé configuration OpenVpn sur pfsense 2.1 Etudiant :Tarek

Plus en détail

Testing : A Roadmap. Mary Jean Harrold. Présentation de Olivier Tissot

Testing : A Roadmap. Mary Jean Harrold. Présentation de Olivier Tissot Testing : A Roadmap Mary Jean Harrold Présentation de Olivier Tissot Testing : A Roadmap I. L auteur II. Introduction sur les test : les enjeux, la problématique III. Les tests : roadmap IV. Conclusion

Plus en détail

M a c h i n e V i r t u e l l e R a d i o

M a c h i n e V i r t u e l l e R a d i o M a c h i n e V i r t u e l l e R a d i o Riadh Ben Abdallah riadh.ben-abdallah@inria.fr Laboratoire CITI, Équipe Systèmes Embarqués Séminaire des thésards, 20 Mars 2008 1 Le Contexte radio logicielle

Plus en détail

Thème 3 Conception et vérification d architectures de systèmes sur puce

Thème 3 Conception et vérification d architectures de systèmes sur puce Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur

Plus en détail

EU CATRENE / ENIAC EDA Roadmap Working Group DESIGN METHODS & TOOLS Under Leadership of Livio Baldi, Numonyx

EU CATRENE / ENIAC EDA Roadmap Working Group DESIGN METHODS & TOOLS Under Leadership of Livio Baldi, Numonyx 2010 EU CATRENE / ENIAC EDA Roadmap Working Group DESIGN METHODS & TOOLS Under Leadership of Livio Baldi, Numonyx Ahmed A. Jerraya CEA-LETI Ahmed.jerraya@cea.fr 1 Working Group DESIGN METHODS & TOOLS STMicroelectronics

Plus en détail

Tagging and tracking mobile transactions

Tagging and tracking mobile transactions Tagging and tracking mobile transactions Chez IBM SWG un arrangement financier s appelle un play Pour cette présentation ce sera le «play mobile» ;O) Régis David regis_david@fr.ibm.com 13 Tagging and Tracking

Plus en détail

Editing and managing Systems engineering processes at Snecma

Editing and managing Systems engineering processes at Snecma Editing and managing Systems engineering processes at Snecma Atego workshop 2014-04-03 Ce document et les informations qu il contient sont la propriété de Ils ne doivent pas être copiés ni communiqués

Plus en détail

Quick Start Guide This guide will help you install a base configuration of IBM Tivoli Key Lifecycle Manager.

Quick Start Guide This guide will help you install a base configuration of IBM Tivoli Key Lifecycle Manager. IBM Tivoli Key Lifecycle Manager Version 2.0.1 Quick Start Guide This guide will help you install a base configuration of IBM Tivoli Key Lifecycle Manager. National Language Version: To obtain the Quick

Plus en détail

The managing Information system (S.I.D.) of the Civil Servants Health Insurance. Mutualité Fonction Publique - Direction des Systèmes d Information

The managing Information system (S.I.D.) of the Civil Servants Health Insurance. Mutualité Fonction Publique - Direction des Systèmes d Information The managing Information system (S.I.D.) of the Civil Servants Health Insurance Mutualité Fonction Publique - Direction des Systèmes d Information Joseph GARACOITS - Isabelle RICHARD France Intervention

Plus en détail

DevOps / SmartCloud Orchestrator. Dominique Lacassagne Cloud Architect

DevOps / SmartCloud Orchestrator. Dominique Lacassagne Cloud Architect DevOps / SmartCloud Orchestrator Dominique Lacassagne Cloud Architect DevOps / SmartCloud Orchestrator ( SCO ) Introduction: where does SCO fit in the DevOps story? A quick review of SCO main features

Plus en détail

Capture the value of your IT

Capture the value of your IT Trader s S.A.S www.quick-software-line.com 01 53 10 27 50 Capture the value of your IT Think Data! En 2014 En 2015 Trader s puts your Data in Motion with Quick-SmartData!!! Quick-SmartData à l intérieur

Plus en détail

Read Me First: Guide to Sun HPC ClusterTools 3.1 Documentation

Read Me First: Guide to Sun HPC ClusterTools 3.1 Documentation Read Me First: Guide to Sun HPC ClusterTools 3.1 Documentation Sun Microsystems, Inc. 901 San Antonio Road Palo Alto, CA 94303-4900 USA 650 960-1300 Fax 650 969-9131 Part No. 806-3729-10 March 2000, Revision

Plus en détail

Tier 1 / Tier 2 relations: Are the roles changing?

Tier 1 / Tier 2 relations: Are the roles changing? Tier 1 / Tier 2 relations: Are the roles changing? Alexandre Loire A.L.F.A Project Manager July, 5th 2007 1. Changes to roles in customer/supplier relations a - Distribution Channels Activities End customer

Plus en détail

INSTRUMENTS DE MESURE SOFTWARE. Management software for remote and/or local monitoring networks

INSTRUMENTS DE MESURE SOFTWARE. Management software for remote and/or local monitoring networks INSTRUMENTS DE MESURE SOFTWARE SOFTWARE Logiciel de supervision des réseaux locaux et/ou distants Management software for remote and/or local monitoring networks MIDAs EVO 4 niveaux de fonctionnalités

Plus en détail

BESOINS ET TENDANCES POUR L ANALYSE EN LIGNE FOCUS SUR L ANALYSE DE GAZ INNOVAL : UN PROJET INNOVANT POUR LE DEVELOPPEMENT DES MICRO-TECHNOLOGIES

BESOINS ET TENDANCES POUR L ANALYSE EN LIGNE FOCUS SUR L ANALYSE DE GAZ INNOVAL : UN PROJET INNOVANT POUR LE DEVELOPPEMENT DES MICRO-TECHNOLOGIES Renewable energies Eco-friendly production Innovative transport Eco-efficient processes Sustainable resources BESOINS ET TENDANCES POUR L ANALYSE EN LIGNE FOCUS SUR L ANALYSE DE GAZ INNOVAL : UN PROJET

Plus en détail

Association des Doctorants du campus STIC. Séminaires doctorants 11

Association des Doctorants du campus STIC. Séminaires doctorants 11 Association des Doctorants du campus STIC Séminaires doctorants 11 07 mars 2007 Actes édités par l association des doctorants du campus STIC. Les travaux individuels publiés restent l unique propriété

Plus en détail

PACK VIDEO SURVEILLANCE SUPER HAD

PACK VIDEO SURVEILLANCE SUPER HAD 4 Cameras HAD SONY CCTV / 1 DVR Numérique professionnel Infrarouge Antivandalisme Waterproof 1 4 Système de vidéo surveillance idéal pour les particuliers et professionnels ayant un petit budget pour une

Plus en détail

Completed Projects / Projets terminés

Completed Projects / Projets terminés Completed Projects / Projets terminés Nouvelles normes Nouvelles éditions Publications spéciales publiées en français CAN/CSA-ISO/CEI 7498-1-95 (C2004), 1 re édition Technologies de l'information Interconnexion

Plus en détail

Stratégie DataCenters Société Générale Enjeux, objectifs et rôle d un partenaire comme Data4

Stratégie DataCenters Société Générale Enjeux, objectifs et rôle d un partenaire comme Data4 Stratégie DataCenters Société Générale Enjeux, objectifs et rôle d un partenaire comme Data4 Stéphane MARCHINI Responsable Global des services DataCenters Espace Grande Arche Paris La Défense SG figures

Plus en détail

Modèles et simulation des systèmes sur puce multiprocesseurs - Estimation des performances et de la consommation d énergie

Modèles et simulation des systèmes sur puce multiprocesseurs - Estimation des performances et de la consommation d énergie Université des sciences et technologies de lille THÈSE présentée et soutenue publiquement le Mars 2008 pour obtenir le titre de Docteur en informatique par Rabie Ben Atitallah Modèles et simulation des

Plus en détail

Gestion Mémoire. Informatique Embarquée M2 / 2014. Gestion Mémoire

Gestion Mémoire. Informatique Embarquée M2 / 2014. Gestion Mémoire Informatique Embarquée M2 / 24 24 Interaction CPU / mémoire Bus d'adresses CPU Bus de Données Bus de Contrôle 24 Architecture Von Neumann CPU contient: Instructions et Données CPU charge les instructions

Plus en détail

physicien diplômé EPFZ originaire de France présentée acceptée sur proposition Thèse no. 7178

physicien diplômé EPFZ originaire de France présentée acceptée sur proposition Thèse no. 7178 Thèse no. 7178 PROBLEMES D'OPTIMISATION DANS LES SYSTEMES DE CHAUFFAGE A DISTANCE présentée à l'ecole POLYTECHNIQUE FEDERALE DE ZURICH pour l'obtention du titre de Docteur es sciences naturelles par Alain

Plus en détail

Paxton. ins-20605. Net2 desktop reader USB

Paxton. ins-20605. Net2 desktop reader USB Paxton ins-20605 Net2 desktop reader USB 1 3 2 4 1 2 Desktop Reader The desktop reader is designed to sit next to the PC. It is used for adding tokens to a Net2 system and also for identifying lost cards.

Plus en détail

Étalonnage de la sûreté de fonctionnement de systèmes d'exploitation

Étalonnage de la sûreté de fonctionnement de systèmes d'exploitation Étalonnage de la sûreté de fonctionnement de systèmes d'exploitation Karama KANOUN LAAS-CNRS Club SEE Systèmes Informatiques de Confiance Atelier du 20 octobre 2005 Logiciels sur étagère (libres ou commerciaux)

Plus en détail

Information and Communication Networks. NGN VoIP

Information and Communication Networks. NGN VoIP Information and Communication Networks NGN VoIP Agenda VoIP: les motivations VoIP dans le Backbone voix et données Evolution du RTC en NGN VoIP VoIP dans les réseaux d accès Résumé, Conclusions 8/19/2010

Plus en détail

Guide à l usage des conférenciers (-ières) et des président(e)s de séance de TCPM2013 1

Guide à l usage des conférenciers (-ières) et des président(e)s de séance de TCPM2013 1 [AN ENGLISH VERSION FOLLOWS] Guide à l usage des conférenciers (-ières) et des président(e)s de séance de TCPM2013 1 Conférenciers (- ières) 1) Les communications en séances régulières ont une durée de

Plus en détail

CONSULTATION PUBLIQUE DE L'IBPT CONCERNANT LA MISE EN ŒUVRE D'UN MODELE COLLECTING POUR LES SERVICES A VALEUR AJOUTEE ET INTERNET

CONSULTATION PUBLIQUE DE L'IBPT CONCERNANT LA MISE EN ŒUVRE D'UN MODELE COLLECTING POUR LES SERVICES A VALEUR AJOUTEE ET INTERNET CONSULTATION PUBLIQUE DE L'IBPT CONCERNANT LA MISE EN ŒUVRE D'UN MODELE COLLECTING POUR LES SERVICES A VALEUR AJOUTEE ET INTERNET INSTITUT BELGE DES SERVICES POSTAUX ET DES TELECOMMUNICATIONS 14 MARS 2001

Plus en détail

Solution universelle de développement de produit FPGA

Solution universelle de développement de produit FPGA Solution universelle de développement de produit FPGA FPGA, tendances et retour d expérience utilisateur 4 Décembre 2008 Toulouse Christian Tichet (ENSEIRB) Areospace Account Manager - Altium France Francis

Plus en détail

[Résumé: Intégration d un contrôle automatisé dans une station de test électrique]

[Résumé: Intégration d un contrôle automatisé dans une station de test électrique] SEPTEMBRE 2013 INSA de Strasbourg Génie électrique : Option énergie Par : Adnane BOUKHEFFA Tuteur Institutionnel : M. Guy STURTZER Réalisé au sein du Groupe Legrand 290 Avenue de Colmar, Strasbourg 67100

Plus en détail

Enjeux de la conception des systèmes critiques automobiles

Enjeux de la conception des systèmes critiques automobiles Enjeux de la conception des systèmes critiques automobiles Systèmes actuels et à venir Comparaison à d autres secteurs Processus du projet SETTA Limitations Conclusion Systèmes actuels et à venir ABS Direction

Plus en détail

Data Carrier System (code 5641090)

Data Carrier System (code 5641090) Instructions for Use Instructions d utilisation 2 5 Data Carrier System (code 5641090) 5009756-E 05/2011 2 ENGLISH PARTS OF THE DATA CARRIER READ/WRITE HARDWARE The Data Carrier consists of three parts:

Plus en détail

Embedded Domain-Specific Languages using Libraries and Dynamic Metaprogramming

Embedded Domain-Specific Languages using Libraries and Dynamic Metaprogramming Embedded Domain-Specific Languages using Libraries and Dynamic Metaprogramming THÈSE N O 5007 (2011) PRÉSENTÉE le 20 mai 2011 À LA FACULTÉ INFORMATIQUE ET COMMUNICATIONS LABORATOIRE DE MÉTHODES DE PROGRAMMATION

Plus en détail

Raising the efficiency gains of industry by ICT means

Raising the efficiency gains of industry by ICT means Raising the efficiency gains of industry by ICT means 1/44 E-Government Consortium Thales IS ATG 2/44 ICT gains are similar for governments Industry Gains Government Gains Revenue Growth Expand government

Plus en détail

Génie Logiciel et Gestion de Projets

Génie Logiciel et Gestion de Projets Génie Logiciel et Gestion de Projets INFO-F-407 Ragnhild Van Der Straeten 2008-2009 ULB 1 Génie Logiciel et Gestion de Projets Organisation 2 Ragnhild Van Der Straeten VUB, 4K209 Campus Etterbeek rvdstrae@vub.ac.be

Plus en détail

Conception et microprocesseurs

Conception et microprocesseurs Electronique embarquée Conception et microprocesseurs Richard Grisel Professeur des Universités Université de Rouen Conception et microprocesseurs Architectures et composants: Logiciel; Matériel. Test

Plus en détail

XtremWeb-HEP 8.0.0. Interconnecting jobs over DG. Virtualization over DG. Oleg Lodygensky Laboratoire de l Accélérateur Linéaire

XtremWeb-HEP 8.0.0. Interconnecting jobs over DG. Virtualization over DG. Oleg Lodygensky Laboratoire de l Accélérateur Linéaire XtremWeb-HEP 8.0.0 Interconnecting jobs over DG Virtualization over DG Oleg Lodygensky Objectives 1.Deploy Virtual Machines in XtremWeb-HEP desktop grid to: protect volunteer resources generalize «pilot

Plus en détail

EBTC / Clean Tuesday A bridge between Europe and India

EBTC / Clean Tuesday A bridge between Europe and India EBTC / Clean Tuesday A bridge between Europe and India Thomas SAMUEL, Founder & CEO SUNNA DESIGN SA 2013 Toute SUNNA reproduction, DESIGN même SA 2013 partielle, - Document est subordonnée strictement

Plus en détail

Press release... More products at www.giga-concept.fr

Press release... More products at www.giga-concept.fr Modules GPS Press release... Le plus petit module GPRS jamais vu sur le marché. Sagem vient d introduire ce qu il considère comme le plus petit module GPRS jamais commercialisé dans le monde. Aussi petit

Plus en détail

RESEAUX INDUSTRIELS et SUPERVISION Cours du 25 janvier 2006 - ENSPS salle C301

RESEAUX INDUSTRIELS et SUPERVISION Cours du 25 janvier 2006 - ENSPS salle C301 RESEAUX INDUSTRIELS et SUPERVISION Cours du 25 janvier 2006 - ENSPS salle C301 Serge RULEWSKI Directeur de Région Division Automation & Drives SIEMENS France - Région EST Page 1 RESEAUX INDUSTRIELS et

Plus en détail

MAT 2377 Solutions to the Mi-term

MAT 2377 Solutions to the Mi-term MAT 2377 Solutions to the Mi-term Tuesday June 16 15 Time: 70 minutes Student Number: Name: Professor M. Alvo This is an open book exam. Standard calculators are permitted. Answer all questions. Place

Plus en détail

Face Recognition Performance: Man vs. Machine

Face Recognition Performance: Man vs. Machine 1 Face Recognition Performance: Man vs. Machine Andy Adler Systems and Computer Engineering Carleton University, Ottawa, Canada Are these the same person? 2 3 Same person? Yes I have just demonstrated

Plus en détail

Le projet Modistarc : un outil de test de conformité de composants OSEK/VDX pour l l automobile

Le projet Modistarc : un outil de test de conformité de composants OSEK/VDX pour l l automobile : un outil de test de conformité de composants OSEK/VDX pour l l automobile Benoît Caillaud, IRISA/INRIA Rennes MODISTARC = Methods and tools for the validation of OSEK/VDX DIStributed ARChitectures Projet

Plus en détail

The potential of the building sector in sustainable and lowcarbon

The potential of the building sector in sustainable and lowcarbon The potential of the building sector in sustainable and lowcarbon strategies Arab Hoballah, UNEP SUSTAINABLE AND COMPETITIVE HOTELS THROUGH ENERGY INNOVATION - NEZEH 2015 L'INNOVATION ÉNERGÉTIQUE AU SERVICE

Plus en détail

Systèmes distribués Introduction

Systèmes distribués Introduction Systèmes distribués Introduction Nabil Abdennadher nabil.abdennadher@hesge.ch http://lsds.hesge.ch/distributed-systems/ 2015/2016 Semestre d Automne 1 Aujourd hui les réseaux et les SDI sont partout! Réseaux

Plus en détail

European Union Union Europeenne. African Union Union Africaine

European Union Union Europeenne. African Union Union Africaine European Union Union Europeenne African Union Union Africaine WHY LAUNCH a Virtual Campus in AFRICA? UNESCO and the African Union: In the response to the request from the African Union (AU) Heads of State

Plus en détail

Classification. Session organisée par Charles Bouveyron et Francois Caron et Marie Chavent

Classification. Session organisée par Charles Bouveyron et Francois Caron et Marie Chavent Classification Session organisée par Charles Bouveyron et Francois Caron et Marie Chavent La classification a pour objet de regrouper des données en classes possédant des caractéristiques similaires. La

Plus en détail

Quelle nouvelle génération de protection contre les intrusions dans le data center. IBM Proventia Network pour Crossbeam.

Quelle nouvelle génération de protection contre les intrusions dans le data center. IBM Proventia Network pour Crossbeam. Quelle nouvelle génération de protection contre les intrusions dans le data center. IBM Proventia Network pour Crossbeam. Loic Guézo, Senior Managing Consultant, IBM ISS. agenda 1 Le partenariat IBM Crossbeam

Plus en détail

Plan. Department of Informatics

Plan. Department of Informatics Plan 1. Application Servers 2. Servlets, JSP, JDBC 3. J2EE: Vue d ensemble 4. Distributed Programming 5. Enterprise JavaBeans 6. Enterprise JavaBeans: Special Topics 7. Prise de recul critique Enterprise

Plus en détail

Mise en place d un système de cabotage maritime au sud ouest de l Ocean Indien. 10 Septembre 2012

Mise en place d un système de cabotage maritime au sud ouest de l Ocean Indien. 10 Septembre 2012 Mise en place d un système de cabotage maritime au sud ouest de l Ocean Indien 10 Septembre 2012 Les défis de la chaine de la logistique du transport maritime Danielle T.Y WONG Director Logistics Performance

Plus en détail

ADQ IR Implementation

ADQ IR Implementation ADQ IR Implementation DSNA experience Direction Générale de l Aviation Civile CONTENTS DSNA considerations ADQ objectives The context : a coordinated approach DSNA approach to ADQ implementation The pillars

Plus en détail

Lions Club de Beaune 2013-2014. Des outils de communication pour les

Lions Club de Beaune 2013-2014. Des outils de communication pour les Des outils de communication pour les jeunes Autistes Une année orientée Jeunesse Rencontre de l association des Papillons Blancs de Beaune qui nous a présenté le projet développé en interne et consistant

Plus en détail

Un ACTIF InConToURnABLE PoUR DEs PARTEnARIATs significatifs. social. An ASSeT To meaningful PARTneRSHIPS

Un ACTIF InConToURnABLE PoUR DEs PARTEnARIATs significatifs. social. An ASSeT To meaningful PARTneRSHIPS Le capital Un ACTIF InConToURnABLE PoUR DEs PARTEnARIATs significatifs social capital An ASSeT To meaningful PARTneRSHIPS Présentation des participants participants presentation Fondation Dufresne et Gauthier

Plus en détail

CONTEC CO., LTD. Novembre 2010

CONTEC CO., LTD. Novembre 2010 La gamme CONTEC CONTEC CO., LTD. Novembre 2010 1 Agenda Introduction Data acquisition and control Data Communication Expansion chassis and accessory Distributed I/O and media converter Stainless steel

Plus en détail

Excellence dedicated to nuclear medicine, public health and environment

Excellence dedicated to nuclear medicine, public health and environment Excellence dedicated to nuclear medicine, public health and environment TOC 1. Introduction 2. Quick win 3. External events not in the original design basis 3. Costs 4. Perspectives Excellence dedicated

Plus en détail

Guide d exploitation User s manual. Adaptateur USB, USB Adapter

Guide d exploitation User s manual. Adaptateur USB, USB Adapter Guide d exploitation User s manual Adaptateur USB, USB Adapter 88 970 110 15000336 Bluetooth Adaptateur USB Bluetooth Page 2 Configuration matérielle 2 Configuration logicielle 3 Remarques 8 USB Bluetooth

Plus en détail

1 ère mondiale. Carol PTAK "Roughly Right is better than precisely wrong"

1 ère mondiale. Carol PTAK Roughly Right is better than precisely wrong 1 ère mondiale Carol PTAK "Roughly Right is better than precisely wrong" All material and content copyright 2015 Institute. All rights reserved. 1 http://demanddriveninstitute.com/ Carol PTAK est actuellement

Plus en détail