Hardware dependant Software design

Dimension: px
Commencer à balayer dès la page:

Download "Hardware dependant Software design"

Transcription

1 Hardware dependant Software design Ahmed A. Jerraya CEA-LETI 1

2 Outline 2007 Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models Hardware dependent software design Long term trends: HW-SW codesign. 2

3 I. Multiprocessor System on Chip: HW-SW Architectures SoC Design Cost Traditional Model Trend Développment Product 2/3 Developpment Plateform Techno. 1/3 Cost X5 65 to 32nm [Henoff:HDTV ST] [MEDEA+Forum] SW HW Design CAD/Lab Si Fab +16% /an SW HW design CAD/Lab Si Fab Developpement Product 3/4 Developpement Plateform 1/4 3

4 I. Multiprocessor System on Chip: HW-SW Architectures Global optimization required Focus of this talk: HDS = Hardware Dependant Software Applications SW SW HW CAD/Lab Techno Plateform Si Fab SW -Méthods -MW -OS SW HDS Architecture HW IC Design Variability DFM CAD/Lab Techno Plateform Si Fab Performances costs Reliability Applications 4

5 I. Multiprocessor System on Chip: HW-SW Architectures Key Technology: HW/SW Interfaces Memory access protocols DMA, HW I/O Application Processor architecture OS architecture HW-SW Comm. Design [O Nils2001] SW Code / OS micro-processor Interrupt ADR Data IO HW A B C D Hardware 5

6 I. Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces design Challenges HW/SW interfaces design requires pluridisciplinary knowledge HW/SW interfaces are crucial for both cost and performances Cost issues: Hardware dependent Software is tedious to develop, difficult to debug and validate Non optimized software leads to larger footprint and consequently to larger embedded memory Performances : Non optimized HW/SW interface introduces non acceptable global latencies Processor + cache + embedded memory are responsible of the major power consumption part in a SoC A major challenge in MPSoC design is to efficiently design the HW/SW interfaces 6

7 II. HW/SW interfaces abstraction: Programming models Outline Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models Hardware dependent software design Long term trends: HW-SW codesign. 7

8 II. HW/SW interfaces abstraction: Programming models Application SW Designer: A set of system calls used to hide the underlying execution platform. Also Called Programming Model HW designer: A set of registers, control signals and more sophisticated adaptors to link CPU to HW subsystems. System SW designer: Low level SW implementation of the programming Model for a given HW architecture. CPU is the ultimate HW-SW Interface Sequential scheme assuming HW is ready to start low level SW design SoC Designer Abstracts both HW and SW in addition to CPU HW-SW interfaces tradeoff Defining HW-SW Interfaces Sequential SW program Call HW (x, y, z) API HW Dependant SW CPU (local Architecture) HW-SW CPU Interfaces CTRL HW-Adaptation Start done x HW function wait start data y z x y z 8

9 II. HW/SW interfaces abstraction: Programming models Programming Model The Classical Solution to Abstract HW-SW Interfaces Programming language with implicit primitives (e.g. module hierarchy & threads in SystemC) API: Application Programming Interface (MPI, Posix Threads) Simulation model (MPICH, Linux) Used by SW community to free the SW designer from knowing HW details. Facilitate porting of application SW over different architectures that support the same API. SW modules API HW dependent SW (HDS) HW architecture SW modules API SW modules API Implementation... SW 1 SW 2 SW n Execution Environment Simulation 9

10 II. HW/SW interfaces abstraction: Programming models Programming models, the GAP SoC Design Programming Model Distributed SW Design RTL (Verilog, BinSW) Virtual Prototype (RTL HW, BinSW, e.g. SystemC) Explicit concepts ALL CPU implementation ALL RTL HW CPU organization Mixed Abstract HW-SW Interfaces models MPI NONE RT-CORBA High Level Synchronisation Communication NONE CORBA SDL -Concurrency - Threading NONE 10

11 II. HW/SW interfaces abstraction: Programming models Programming Models for MPSoC SoC Design Programming Model Distributed SW Design RTL (Verilog, BinSW) Virtual Prototype (RTL HW, BinSW, e.g. SystemC) Transaction Accurate (TLM HW, TLM SW, e.g. SystemC++) Virtual Architecture (Abstract HW, Threads, e.g. SystemC, Simulink) MPI RT-CORBA CORBA SDL Explicit concepts ALL ALL -OS - Specific I/O Communication/ Computation Modules Synchronisation Communication -Concurrency - Threading CPU implementation RTL HW CPU organization CPU Subsystem - Explicit HW modules Abstract Interconnect NONE NONE NONE New HW-SW Abstraction levels 11

12 II. HW/SW interfaces abstraction: Programming models Virtual Prototype Model - Explicit SW (Binary) - Explicit HW - Implicit CPU Implementation (ISS) - Cycle accurate Model - Typical Model: Cosimulation, SystemC Binary SW execution on CPU Software Thread 1 Software Thread 2 HW Node SW Node Interconnect SW Node Mem I/O DMA HW Accel. CPU/ ISS Network interface HDS API Virtual Architecture OS Specific I/O HAL API HAL 12

13 II. HW/SW interfaces abstraction: Programming models - Explicit OS Transaction Accurate model - Explicit CPU Subsystem Architecture - Implicit CPU/HAL (TA_BFM) - Transaction cycle accurate HW - Typical Model : Native SW Execution [ST/TIMA] Software Thread 1 Software Thread 2 HW Node SW Node Interconnect SW Node Mem I/O DMA HW Accel. TA_BFM to abstract CPU & Hal Network interface HDS API Virtual Architecture OS Specific I/O HAL API Native SW execution on Host 13

14 II. HW/SW interfaces abstraction: Programming models SW code at Transaction Accurate level HdS responsible for task and HW resources management Task code integration with OS and HdS API implementation Communication (Explicit communication protocol ) Example of TA SW code main.c extern void task_t2 (void); void start (void){ create_task(task_t2); } task_t2.c channel ch_fifo,ch_reg; void task_t2(void ) { recv_data (ch_fifo,b, 10); recv_data (ch_reg,c,20); } Communication SW void recv_data (ch,dst,size) { switch (ch.protocol){ case FIFO: If (ch.state==empty) schedule(); case REG: dst = _io_read_reg (ch.addr,size); OS void schedule(void) { int old_tid=cur_tid; cur_tid=new_tid; cxt_switch(old_tid.cxt,cur_tid.cxt); } Abstract CPU1 Interface CPU-SS1 Memory Periph HW SS Interconnect T2 T3 HDS API Comm OS HAL API Abstract CPU2 Interface Memory Periph 14

15 II. HW/SW interfaces abstraction: Programming models Virtual Architecture model - Explicit SW communication API - Explicit System Interconnect - Implicit HDS (OS, Communication Implementation) - Typical Models: TTL, DSoC, Pthreads HW Node SW Node SW Node Explicit Interconnect VA_BFM to Abstract HDS & CPU Sub- System Model Software Thread 1 HDS API Software Thread 2 Native SW execution on Host 15

16 II. HW/SW interfaces abstraction: Programming models SW code at Virtual Architecture level Memory declaration Computation code Communication code using HdS API Specific mapping to platform channels T1 HDS API Abstract CPU SS1 HW SS Interconnect T2 HDS API T3 HDS API Abstract CPU SS2 Task code of T1 static int B[10], C[20], D[10]; void task_t1( ) { while(1) { recv_data (reg_ch, B, 10); F1(B,C); F2(C,D); send_data (gmem_ch, D, 10); } } Memory Communication API Computation code Communication API Communication primitive void recv_data (REG_Ch* ch, void* dst, int size) { dst = ch->read (ch->address,size); } class REG_Ch : public sc_prim_channel { word *buffer; public: word * read (unsigned int addr,int size) { for (i=0; i<size; i++) *(ret+i)=*(buffer + addr +i); return ret; } }; 16

17 II. HW/SW interfaces abstraction: Programming models System Architecture model - Explicit thread/subsystems & HW-SW partition - Implicit communication - Typical Models: MPI, Simulink, KPN HW Node SW Node SW Node Software Thread 1 Software Thread 2 Abstract Interconnect Implicit SW execution as a simulation module 17

18 II. HW/SW interfaces abstraction: Programming models System Architecture Modeling in Simulink Capture application and mapping to architecture Task (set of functions: Simulink blocks, S- functions) Subsystem (set of tasks) Abstract communication types (Intra-SS, Inter-SS) Communication protocol (Generic Simulink I/Os, Explicit annotation for implementation) Functions Subsystems SW-SS 1 T1 REG Comm. Inter-SS Tasks F 1 F 2 F 3 F 4 GMEM T2 FIFO SW-SS 2 T3 Comm. Intra-SS ParamName1 = Value1 ParamName2 = Value2 18

19 III. Hardware dependent software design Outline Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models Hardware dependent software design Long term trends: HW-SW codesign. 19

20 III. Hardware dependent software design Heterogeneous MPSoC Diopsis Tile [ESWEEK06] ARM9 SS DSP SS MEM SS POT SS (Periph. On Tile): I/O peripherals System peripherals MEM SS DXM Bridge Bridge Timer ARM9 SS SRAM Bridge ARM9 ROM AMBA AHB POT SS Bridge DMA DSP SS mailbox PIC mailbox PMEM Interconnect: AMBA bus AIC SPI REG DMEM DSP Local & global memories accessible by both processing units Different communication schemes between CPUs 20

21 MEM SS III. Hardware dependent software design ARM9 SS Multiple SW Stacks DXM Bridge SRAM Bridge ARM9 ROM HDS A (OS A, COM A) AMBA AHB Bridge Bridge DMA Timer AIC mailbox SPI PIC REG mailbox DMEM PMEM DSP HDS B (OS B, COM B) POT SS Reduce the design cost Small memory footprint Increase performances DSP SS Specific platform devices Efficient communication schemes ARM specific OS and COM DXM & DSP REG access DSP specific OS and COM PIC, Mailbox, DMA REG & DXM access 21

22 III. Hardware dependent software design SW Stack organization Layered SW Stack Application code SW code of tasks mapped on the CPU INIT HdS (Hardware dependent SW) OS + Communication + HAL (Hardware Abstraction Layer) Different SW components need to be validated incrementally Layers corresponds to Different SW abstraction levels SW development platforms at each abstraction level Tasks init. T1 Tn HDS API Comm. library HAL OS library HAL API Software Stack 22

23 III. Hardware dependent software design Classical SW design flow to interface HW Programming Model: Abstract HW at Different level Discontinuities: Compilation: Generally ignore the CPU environment (Interrupts, Complex I/O) Sys.lib: adapt for different HW MMAP: Adapt to different CPU-memory architecture User.lib: to make the flow efficient for the application Application Architecture Sys.lib Program + API Calls Compiler Code+Calls Linker Executable Code Programming Model (API) MMAP User.lib 23

24 III. Hardware dependent software design Code generation from a high level Model d High level description Contains the application behavior, partitioning and resources mapping Difficult to capture architecture specificities SW architecture exploration Application SW generation Multitask and multiprocessor Various operating systems and specific communications support Speed and/or size code optimizations Software stack composition Using existing or generated tasks Various operating systems and specific communications support Application SW generation Task codes High level description Final binary production Final binary SW stack composition HDS 24

25 III. Hardware dependent software design Software generation environment High level application model (function + mapping) T1 T2 T3 T4 Simulation, performances analysis Software architecture parameters Software Stack I T1 T4 HDS API COM OS HAL API HAL Tasks code Application software generation Tasks init. COM library Software stack composition OS library HAL library 25

26 IV. Long term trends: HW-SW codesign Outline Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models Hardware dependent software design Long term trends: HW-SW codesign. 26

27 IV. Long term trends: HW-SW codesign Challenges Affordable programming model for MPSoC end users Easy to port new application by end user Based on high level programming model Seamless HW-SW Integration Architecture exploration and Application SW mapping Quality Proven SW Modules Ensure better design success using proven IP 27

28 IV. Long term trends: HW-SW codesign Ideal Design Flow ARM7 Mem Local Bus interface Periph.... XTENSA Mem Local Bus Architecture interface Periph. Application Hardware Architecture Template Global Interconnect HW Lib 1 Mapping Architecture/Alogoritm Mapping (Simulink) SW Lib Simulink Model HW Gen. SW Gen. Virtual Prototype Interconnect VP Model 28

29 IV. Long term trends: HW-SW codesign Classical HW/SW Design : The GAPS Software Sub-System Software Thread 1 Software Thread 2 Fully implicit HW/SW Interface Hardware Software Sub-System Software Thread 1 Software Thread 1 Abstract GAP HW/SW Interface Hardware Binary SW Appli OS HAL ISS IT Ctrl Fully explicit HW/SW Interface MEM FIFO HW System Level Functional specification Partition ning Software design Hardware/Software Early HW/SW integration discontinuity Integration Virtual Prototype ISA/RTL Hardware design [Gerin ASPDAC 07] Correction cycle 29

30 IV. Long term trends: HW-SW codesign HW and SW Mixed Models Seamless refinement at four abstraction levels: Simulink Combined Algorithm and Architecture Model (Simulink CAAM) HW/SW Interfaces refinements Software Design Automatic Code Generation CPU SS2 Thread Thread Main 1 Main 2 Hardware Design App Hardware App HdS Target CPU HW-SW Codesign OS and HW codesign Design Platform based Generators port port port port Platform based Generators Abstract Channels Interconnect Interconnect System level model (Simulink CAAM) Virtual architecture Model (SystemC) Transaction accurate (SystemC) Virtual prototype (SystemC) 30

31 IV. Long term trends: HW-SW codesign Simulink CAAM of M-JPEG Decoder Three CPUs (ARM, Xtensa) Communication Units (GFIFO, HWFIFO, SWFIFO) [RSP2007 DAC07] 7 S-Functions 7 Delays 26 Links 4 IASs Architecture Layer Subsystem Layer 31

32 IV. Long term trends: HW-SW codesign Experiment Results of MJPEG 10-frame QVGA (320x240) JPEG stream RTW: sequential program on the host machine Simulink: Simulation in Simulink GUI VA: System C model without HW information TA: Abstract CPU + Other devices (SC TLM) VP: Cycle Accurate ISS + Other devices (SC TLM) CPU1 CPU2 CPU3 3ARM ARM7 ARM7 ARM7 2XT1AR M 1ARM2X T Xtensa Xtensa ARM ARM Xtensa Xtensa 3XT Xtensa Xtensa Xtensa The architecture models at different abstraction levels provide trade-off alternatives between simulation time and architecture detail. Three ARM7 Subsystems 32

33 IV. Long term trends: HW-SW codesign Performance Analysis of MJPEG percentage of total cycles ARM 2XT1ARM these performance analysis 10 results, 7, designers 2 task allocation to the 0 CPU1 processors CPU2so CPU3 CPU1 CPU2 CPU3 77 Using these can optimize task allocation that each processor has enough margins for future 1ARM2XT 3XT additional functions CPU1 CPU2 CPU3 57 percentage of total cycles CPU1 CPU2 CPU3 33

34 IV. Long term trends: HW-SW codesign HW-SW interfaces Conclusions Heterogeneous MPSoC require multiple SW stacks Application-specific hardware & software Programming models for SoC Abstract specific architectures for a better match between HW & SW Different abstraction levels for early application SW & HDS validation HDS design: Platform based SW development at different abstraction levels Future trends: Architecture Exploration HDS-CPU codesign HW-SW interfaces architecture exploration 34

35 Acknowledgement IV. Long term trends: HW-SW codesign Prof F. Pétrot, Prof. F. Rousseau from TIMA PhD Students K. Popovici, P. Gerin from TIMA JR Lequepeys, CEA LETI 35

36 Innovation for industry

37 2007 You will be welcome to the 10 th Leti Annual Review June 2008 at Minatec For more information : 37

Modélisation des interfaces matériel/logiciel

Modélisation des interfaces matériel/logiciel Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET

Plus en détail

Software Development. and Programming of Multicore SOC

Software Development. and Programming of Multicore SOC 2009 Software Development and Programming of Multicore SOC Ahmed A. Jerraya CEA-LETI Ahmed.jerraya@cea.fr 1 MPSoC: HW and SW Architecture MPSoC Focus of this talk: Hardware nodes for performance Software

Plus en détail

MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level)

MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level) MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level) Atelier «outils pour l IDM» Mardi 27 janvier 2009 ENSEEIHT - Toulouse Moving from traditional flow to ESL (Electronic

Plus en détail

Une approche modèle dans la conception de systèmes sur puce hétérogènes

Une approche modèle dans la conception de systèmes sur puce hétérogènes Une approche modèle dans la conception de systèmes sur puce hétérogènes Jean-Luc Dekeyser et Lossan Bondé FETCH 07 IP dans le SoC 100% Réutilisé 80% Spécifique 60% 40% 20% 0% 1999 2002 2005 2008 2011 2014

Plus en détail

NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS

NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS Introduction Ce supplément vous informe de l utilisation de la fonction USB qui a été installée sur votre table de mixage. Disponible avec 2 ports USB

Plus en détail

COMPILING SCALA FOR THE JAVA VIRTUAL MACHINE

COMPILING SCALA FOR THE JAVA VIRTUAL MACHINE COMPILING SCALA FOR THE JAVA VIRTUAL MACHINE THÈSE N O 3302 (2005) PRÉSENTÉE À LA FACULTÉ INFORMATIQUE ET COMMUNICATIONS Institut d'informatique fondamentale SECTION D'INFORMATIQUE ÉCOLE POLYTECHNIQUE

Plus en détail

Simulation et estimation de performance des MPSoC au niveau PVT

Simulation et estimation de performance des MPSoC au niveau PVT Chapter 1 Simulation et estimation de performance des MPSoC au niveau PVT 1.1 Introduction Dans le chapitre précédent, la problématique du temps de simulation pour évaluer les performances des MPSoC au

Plus en détail

UE CoDesign C1 : Présentation du NIOS II

UE CoDesign C1 : Présentation du NIOS II UE CoDesign C1 : Présentation du NIOS II Yann DOUZE Polytech Paris UPMC E2i3 Qu est ce qu un «Soft» processeur? Un processeur décrit dans un langage HDL (VHDL, Verilog) et qui peut être implémenter dans

Plus en détail

Gestion de la configuration et contrôle du code source

Gestion de la configuration et contrôle du code source MGL7460 Automne 2015 Gestion de la configuration et contrôle du code source Guy Tremblay Professeur Département d informatique UQAM http://www.labunix.uqam.ca/~tremblay 10 septembre 2015 Parmi les premières

Plus en détail

MPLS, GMPLS et NGN. Sécurité MPLS. Jacques BAUDRON ixtel octobre 2009 jacques.baudron@ixtel.fr. Ingénierie Conseils Services Télécommunications

MPLS, GMPLS et NGN. Sécurité MPLS. Jacques BAUDRON ixtel octobre 2009 jacques.baudron@ixtel.fr. Ingénierie Conseils Services Télécommunications MPLS, GMPLS et NGN Sécurité MPLS Jacques BAUDRON ixtel octobre 2009 jacques.baudron@ixtel.fr 1 Contents Treats Requirements VPN Attacks & defence 3 8 14 19 2 3 Threats Threats Denial of service Resources

Plus en détail

Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00

Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00 Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00 HFFv2 1. OBJET L accroissement de la taille de code sur la version 2.0.00 a nécessité une évolution du mapping de la flash. La conséquence de ce

Plus en détail

Prototypage virtuel de système sur puce pour une simulation rapide et fidèle

Prototypage virtuel de système sur puce pour une simulation rapide et fidèle Prototypage virtuel de système sur puce pour une simulation rapide et fidèle Séminaire Collège de France, 29 Janvier 2014 Laurent Maillet-Contoz STMicroelectronics Laurent.Maillet-Contoz@st.com Matthieu

Plus en détail

Génération de code binaire pour application multimedia : une approche au vol

Génération de code binaire pour application multimedia : une approche au vol Génération de binaire pour application multimedia : une approche au vol http://hpbcg.org/ Henri-Pierre Charles Université de Versailles Saint-Quentin en Yvelines 3 Octobre 2009 Présentation Présentation

Plus en détail

GROUND COMPUTER NETWORK PRINCIPLES APPLIED TO SPACE AVIONICS: THE CNES EXPERIMENT

GROUND COMPUTER NETWORK PRINCIPLES APPLIED TO SPACE AVIONICS: THE CNES EXPERIMENT Centres de Compétence Technique Informatique & Réseaux Embarqués CCT IRE WORKSHOP GROUND COMPUTER NETWORK PRINCIPLES APPLIED TO SPACE AVIONICS: THE CNES EXPERIMENT 24th of April 2014. 9AM to 12AM. Toulouse

Plus en détail

THÈSE. présentée à TÉLÉCOM PARISTECH. pour obtenir le grade de. DOCTEUR de TÉLÉCOM PARISTECH. Mention Informatique et Réseaux. par.

THÈSE. présentée à TÉLÉCOM PARISTECH. pour obtenir le grade de. DOCTEUR de TÉLÉCOM PARISTECH. Mention Informatique et Réseaux. par. École Doctorale d Informatique, Télécommunications et Électronique de Paris THÈSE présentée à TÉLÉCOM PARISTECH pour obtenir le grade de DOCTEUR de TÉLÉCOM PARISTECH Mention Informatique et Réseaux par

Plus en détail

GREDOR Gestion des Réseaux Electriques de Distribution Ouverts aux Renouvelables

GREDOR Gestion des Réseaux Electriques de Distribution Ouverts aux Renouvelables GREDOR Gestion des Réseaux Electriques de Distribution Ouverts aux Renouvelables Can operational planning decrease distribution costs? - La gestion prévisionnelle pour diminuer les coûts de distribution?

Plus en détail

Product Platform Development: A Functional Approach Considering Customer Preferences

Product Platform Development: A Functional Approach Considering Customer Preferences Product Platform Development: A Functional Approach Considering Customer Preferences THÈSE N O 4536 (2009) PRÉSENTÉE le 4 décembre 2009 À LA FACULTé SCIENCES ET TECHNIQUES DE L'INGÉNIEUR LABORATOIRE DES

Plus en détail

Date: 09/11/15 www.crmconsult.com Version: 2.0

Date: 09/11/15 www.crmconsult.com Version: 2.0 Date: 9/11/2015 contact@crmconsult.fr Page 1 / 10 Table des matières 1 SUGARPSHOP : SCHEMA... 3 2 PRESENTATION... 4 3 SHOPFORCE WITH SCREENSHOTS... 5 3.1 CLIENTS... 5 3.2 ORDERS... 6 4 INSTALLATION...

Plus en détail

Rappels. Génie logiciel. Implemented tactics. Oldest architecture: Batch-Sequential

Rappels. Génie logiciel. Implemented tactics. Oldest architecture: Batch-Sequential Rappels Génie logiciel Philippe Dugerdil Composants, packages Couches & dépendances Principes de structuration Réutilisation / responsabilité Réutilisation & composants 09.12.2010 Oldest architecture:

Plus en détail

Konstantin Avrachenkov, Urtzi Ayesta, Patrick Brown and Eeva Nyberg

Konstantin Avrachenkov, Urtzi Ayesta, Patrick Brown and Eeva Nyberg Konstantin Avrachenkov, Urtzi Ayesta, Patrick Brown and Eeva Nyberg Le présent document contient des informations qui sont la propriété de France Télécom. L'acceptation de ce document par son destinataire

Plus en détail

Extraction de motifs dans des traces système bas-niveau

Extraction de motifs dans des traces système bas-niveau Extraction de motifs dans des traces système bas-niveau Etienne Dublé, Alexandre Termier HADAS / LIG Séminaire PIMLIG, 2014/01/22 Introduction Recent embedded systems: MultiProcessor System-on-Chip (MPSoC)

Plus en détail

Rational Team Concert

Rational Team Concert Une gestion de projet agile avec Rational Team Concert Samira Bataouche Consultante, IBM Rational France 1 SCRUM en Bref Events Artifacts Development Team Source: Scrum Handbook 06 Décembre 2012 Agilité?

Plus en détail

UMTS 22.05 Services and Service capabilities version 3.2.0

UMTS 22.05 Services and Service capabilities version 3.2.0 3GPP TSG SA WG1-01/05-02/99 S1-99056 Agenda: 6.2.3 UMTS 22.05 Services and Service capabilities version 3.2.0 Le présent document contient des informations qui sont la propriété de France Télécom. L'acceptation

Plus en détail

Audio and Web Conferencing services. Orange Business Services. Web Conferencing

Audio and Web Conferencing services. Orange Business Services. Web Conferencing Audio and Web Conferencing services Orange Business Services Web Conferencing web conferencing completely integrated audio and web services conference availability 24hrs/7days up to 100 participants complete

Plus en détail

Étalonnage de la sûreté de fonctionnement de systèmes d'exploitation

Étalonnage de la sûreté de fonctionnement de systèmes d'exploitation Étalonnage de la sûreté de fonctionnement de systèmes d'exploitation Karama KANOUN LAAS-CNRS Club SEE Systèmes Informatiques de Confiance Atelier du 20 octobre 2005 Logiciels sur étagère (libres ou commerciaux)

Plus en détail

DAQ Caméra Compton Carte AMC et acquisition μtca

DAQ Caméra Compton Carte AMC et acquisition μtca DAQ Caméra Compton Carte AMC et acquisition μtca J.P. Cachemiche F. Cassol, M. Rodo, C. Morel Centre de Physique des Particules de Marseille Lyon - 126 Octobre 2014 DAQ Caméra Compton CPPM 1 Plan Architecture

Plus en détail

TP N 1. 2. Pour créer un nouveau projet, cliquez sur File new Project. La fenêtre New Project s'ouvre.

TP N 1. 2. Pour créer un nouveau projet, cliquez sur File new Project. La fenêtre New Project s'ouvre. ISET DE GABES ENSEIGNANT CLASSE : LAII51 LAII 5 : M. TAYARI LASSAAD Création des projets avec PSoC designers 1. Mon premier projet PSoC 1 Il s'agit d'un simple projet PSoC 1 qui utilise un module PWM programmée

Plus en détail

CONTRAT D ETUDES - LEARNING AGREEMENT

CONTRAT D ETUDES - LEARNING AGREEMENT CONTRAT D ETUDES - LEARNING AGREEMENT Règles générales La présence aux séances d enseignement des modules choisis est obligatoire. Chaque module comporte des séances de travail encadrées et non encadrées

Plus en détail

Quick start. Pulsar ellipse 300/500/650/800/1200. Pulsar ellipse premium 500/650/800/1200

Quick start. Pulsar ellipse 300/500/650/800/1200. Pulsar ellipse premium 500/650/800/1200 Quick start Pulsar ellipse 300/500/650/800/1200 Pulsar ellipse premium 500/650/800/1200 Using the additional functions available on your Pulsar ellipse Utilisation des fonctions additionnelles de votre

Plus en détail

Modélisation: outillage et intégration

Modélisation: outillage et intégration Modélisation: outillage et intégration Emmanuel Gaudin emmanuel.gaudin@pragmadev.com Un réel besoin Le logiciel double tous les deux ans. Le volume final rend extrêmement difficile de garantir le niveau

Plus en détail

Rappels. Génie logiciel. Broker. Problem: service location. Patterns. Philippe Dugerdil. Layer Batch sequential Publish subscribe MVC Proxy.

Rappels. Génie logiciel. Broker. Problem: service location. Patterns. Philippe Dugerdil. Layer Batch sequential Publish subscribe MVC Proxy. Rappels Génie logiciel Philippe Dugerdil 24..20 Patterns Layer Batch sequential Publish subscribe MVC Proxy Problem: service location Broker network Broker Implemented tactics Modifiability tactics Use

Plus en détail

Quick Start Guide This guide will help you install a base configuration of IBM Tivoli Key Lifecycle Manager.

Quick Start Guide This guide will help you install a base configuration of IBM Tivoli Key Lifecycle Manager. IBM Tivoli Key Lifecycle Manager Version 2.0.1 Quick Start Guide This guide will help you install a base configuration of IBM Tivoli Key Lifecycle Manager. National Language Version: To obtain the Quick

Plus en détail

Optimizing Network Performance in Virtual Machines

Optimizing Network Performance in Virtual Machines Optimizing Network Performance in Virtual Machines THÈSE N O 4267 (2009) PRÉSENTÉE le 27 janvier 2009 À LA FACULTE INFORMATIQUE ET COMMUNICATIONS Laboratoire de systèmes d'exploitation SECTION D'INFORMATIQUE

Plus en détail

EUDAT and CINES data preservation services. Workshop PREDON Stéphane Coutin 05 nov 2014

EUDAT and CINES data preservation services. Workshop PREDON Stéphane Coutin 05 nov 2014 EUDAT and CINES data preservation services Workshop PREDON Stéphane Coutin 05 nov 2014 Le CINES Basé à Montpellier (Hérault, France) EPA créé en 1999, succédant au CNUSC (Centre National Universitaire

Plus en détail

Les Fablabs et l émergence de nouveaux modèles Economiques et Sociaux. Regards Croisés sur L entreprise 2015

Les Fablabs et l émergence de nouveaux modèles Economiques et Sociaux. Regards Croisés sur L entreprise 2015 Les Fablabs et l émergence de nouveaux modèles Economiques et Sociaux Regards Croisés sur L entreprise 2015 The collaborative economy is defined as initiatives based on horizontal networks and participation

Plus en détail

Architecture 68332 06/06/02 LE 68332

Architecture 68332 06/06/02 LE 68332 LE 68332 LE 68332...1 ELÉMENTS SUR LE MICROCONTRÔLEUR 68332...2 SYSTEM INTEGRATION MODULE (SIM)...2 QUEUED SERIAL MODULE (QSM)...3 TIME PROCESSOR UNIT (TPU)...3 IMPLANTATION MÉMOIRE :...4 MODULE SIM :

Plus en détail

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)

Plus en détail

M a c h i n e V i r t u e l l e R a d i o

M a c h i n e V i r t u e l l e R a d i o M a c h i n e V i r t u e l l e R a d i o Riadh Ben Abdallah riadh.ben-abdallah@inria.fr Laboratoire CITI, Équipe Systèmes Embarqués Séminaire des thésards, 20 Mars 2008 1 Le Contexte radio logicielle

Plus en détail

A partir de ces différents matériels, l administrateur a déterminé huit configurations différentes. Il vous demande de les compléter.

A partir de ces différents matériels, l administrateur a déterminé huit configurations différentes. Il vous demande de les compléter. Exonet - Ressources mutualisées en réseau Description du thème Propriétés Intitulé long Formation concernée Présentation Modules Activités Compétences ; Savoir-faire Description Ressources mutualisées

Plus en détail

Quick Start Guide This guide is intended to get you started with Rational ClearCase or Rational ClearCase MultiSite.

Quick Start Guide This guide is intended to get you started with Rational ClearCase or Rational ClearCase MultiSite. Rational ClearCase or ClearCase MultiSite Version 7.0.1 Quick Start Guide This guide is intended to get you started with Rational ClearCase or Rational ClearCase MultiSite. Product Overview IBM Rational

Plus en détail

Capture the value of your IT

Capture the value of your IT Trader s S.A.S www.quick-software-line.com 01 53 10 27 50 Capture the value of your IT Think Data! En 2014 En 2015 Trader s puts your Data in Motion with Quick-SmartData!!! Quick-SmartData à l intérieur

Plus en détail

état et perspectives

état et perspectives La Normalisation de l informatique en Nuage «Cloud Computing» état et perspectives Séminaire Aristote: L'interopérabilit rabilité dans le Cloud Ecole Polytechnique 23/03/2011 Jamil CHAWKI Orange Labs Networks

Plus en détail

Press release... More products at www.giga-concept.fr

Press release... More products at www.giga-concept.fr Modules GPS Press release... Le plus petit module GPRS jamais vu sur le marché. Sagem vient d introduire ce qu il considère comme le plus petit module GPRS jamais commercialisé dans le monde. Aussi petit

Plus en détail

Rappels. Génie logiciel. Implemented tactics. Pattern: Facade. Tactiques de performance Tactiques de disponibilité. Patterns

Rappels. Génie logiciel. Implemented tactics. Pattern: Facade. Tactiques de performance Tactiques de disponibilité. Patterns Rappels Génie logiciel Philippe Dugerdil 04.2.2008 2008 Tactiques de performance Tactiques de disponibilité Patterns Layer Publish/subscribe MVC Value object Proxy Pattern: Facade Implemented tactics Client

Plus en détail

Example towards a nze Hotel: the step-by-step deep retrofitting approach

Example towards a nze Hotel: the step-by-step deep retrofitting approach Thank you for your attention SUSTAINABLE AND COMPETITIVE HOTELS THROUGH ENERGY INNOVATION - NEZEH 2015 24 Juin 2015 Nice ACROPOLIS Example towards a nze Hotel: the step-by-step deep retrofitting approach

Plus en détail

Forthcoming Database

Forthcoming Database DISS.ETH NO. 15802 Forthcoming Database A Framework Approach for Data Visualization Applications A dissertation submitted to the SWISS FEDERAL INSTITUTE OF TECHNOLOGY ZURICH for the degree of Doctor of

Plus en détail

Reqtify@PSA Reqtify in support of Embeded Systems Development at PSA

Reqtify@PSA Reqtify in support of Embeded Systems Development at PSA Reqtify@PSA Reqtify in support of Embeded Systems Development at PSA Mathieu DUTHOIT April 2011 2 Content Use of Reqtify in its primary role : Requirements traceability & coverage analysis : Use of Reqtify

Plus en détail

MIGRATION & TESTING REAL APPLICATION TESTING. Consultant Avant Vente, Oracle France

MIGRATION & TESTING REAL APPLICATION TESTING. Consultant Avant Vente, Oracle France MIGRATION & TESTING REAL APPLICATION TESTING Cécile NAUD cecile.naud@oracle.com Consultant Avant Vente, Oracle France 1 Applications Management Enterprise Ready Framework Cloud Management Middleware Management

Plus en détail

(Programme de formation pour les parents ~ Training program for parents)

(Programme de formation pour les parents ~ Training program for parents) PODUM-INFO-ACTION (PIA) La «carte routière» pour les parents, sur l éducation en langue française en Ontario A «road map» for parents, on French-language education in Ontario (Programme de formation pour

Plus en détail

Editing and managing Systems engineering processes at Snecma

Editing and managing Systems engineering processes at Snecma Editing and managing Systems engineering processes at Snecma Atego workshop 2014-04-03 Ce document et les informations qu il contient sont la propriété de Ils ne doivent pas être copiés ni communiqués

Plus en détail

REMOTE DATA ACQUISITION OF EMBEDDED SYSTEMS USING INTERNET TECHNOLOGIES: A ROLE-BASED GENERIC SYSTEM SPECIFICATION

REMOTE DATA ACQUISITION OF EMBEDDED SYSTEMS USING INTERNET TECHNOLOGIES: A ROLE-BASED GENERIC SYSTEM SPECIFICATION REMOTE DATA ACQUISITION OF EMBEDDED SYSTEMS USING INTERNET TECHNOLOGIES: A ROLE-BASED GENERIC SYSTEM SPECIFICATION THÈSE N O 2388 (2001) PRÉSENTÉE AU DÉPARTEMENT D'INFORMATIQUE ÉCOLE POLYTECHNIQUE FÉDÉRALE

Plus en détail

Installation Instructions

Installation Instructions Installation Instructions (Cat. No. 1794-IA16) This module mounts on a 1794 terminal base unit. 1. Rotate keyswitch (1) on terminal base unit (2) clockwise to position 8 as required for this type of module.

Plus en détail

Enjeux de la conception des systèmes critiques automobiles

Enjeux de la conception des systèmes critiques automobiles Enjeux de la conception des systèmes critiques automobiles Systèmes actuels et à venir Comparaison à d autres secteurs Processus du projet SETTA Limitations Conclusion Systèmes actuels et à venir ABS Direction

Plus en détail

Remote Control Library Librairie Remote Control

Remote Control Library Librairie Remote Control Remote Control Library Librairie Remote Control Installation File, Fichier : REMOTEVPU.EXE After installation Après installation In the toolbox : Dans la boite à outils : Files Added, Files Ajoutés : C:\API32\Modules\

Plus en détail

Software Design Description

Software Design Description Software Design Description ABSTRACT: KEYWORDS: APPROVED: AUTHOR PROJECT MANAGER PRODUCT OWNER General information/recommendations A SDD provides a representation of a software system created to facilitate

Plus en détail

Association des Doctorants du campus STIC. Séminaires doctorants 11

Association des Doctorants du campus STIC. Séminaires doctorants 11 Association des Doctorants du campus STIC Séminaires doctorants 11 07 mars 2007 Actes édités par l association des doctorants du campus STIC. Les travaux individuels publiés restent l unique propriété

Plus en détail

HAUTE DISPONIBILITÉ DE MACHINE VIRTUELLE AVEC HYPER-V 2012 R2 PARTIE CONFIGURATION OPENVPN SUR PFSENSE

HAUTE DISPONIBILITÉ DE MACHINE VIRTUELLE AVEC HYPER-V 2012 R2 PARTIE CONFIGURATION OPENVPN SUR PFSENSE HAUTE DISPONIBILITÉ DE MACHINE VIRTUELLE AVEC HYPER-V 2012 R2 PARTIE CONFIGURATION OPENVPN SUR PFSENSE Projet de semestre ITI soir 4ème année Résumé configuration OpenVpn sur pfsense 2.1 Etudiant :Tarek

Plus en détail

Guide d exploitation User s manual. Adaptateur USB, USB Adapter

Guide d exploitation User s manual. Adaptateur USB, USB Adapter Guide d exploitation User s manual Adaptateur USB, USB Adapter 88 970 110 15000336 Bluetooth Adaptateur USB Bluetooth Page 2 Configuration matérielle 2 Configuration logicielle 3 Remarques 8 USB Bluetooth

Plus en détail

Synergies entre Artisan Studio et outils PLM

Synergies entre Artisan Studio et outils PLM SysML France 13 Novembre 2012 William Boyer-Vidal Regional Sales Manager Southern Europe Synergies entre Artisan Studio et outils PLM 2012 2012 Atego. Atego. 1 Challenges & Tendances Complexité des produits

Plus en détail

Red Hat Enterprise Linux OpenStack

Red Hat Enterprise Linux OpenStack Red Hat Enterprise Linux OpenStack RHEL OSP Bruno Gillet Sr. Solution Architect Cloud specialist bgillet@redhat.com RED HAT ET LE CLOUD COMPUTING Red Hat : Contributeur et «pure player» OpenStack, RDO,

Plus en détail

EU CATRENE / ENIAC EDA Roadmap Working Group DESIGN METHODS & TOOLS Under Leadership of Livio Baldi, Numonyx

EU CATRENE / ENIAC EDA Roadmap Working Group DESIGN METHODS & TOOLS Under Leadership of Livio Baldi, Numonyx 2010 EU CATRENE / ENIAC EDA Roadmap Working Group DESIGN METHODS & TOOLS Under Leadership of Livio Baldi, Numonyx Ahmed A. Jerraya CEA-LETI Ahmed.jerraya@cea.fr 1 Working Group DESIGN METHODS & TOOLS STMicroelectronics

Plus en détail

Testing : A Roadmap. Mary Jean Harrold. Présentation de Olivier Tissot

Testing : A Roadmap. Mary Jean Harrold. Présentation de Olivier Tissot Testing : A Roadmap Mary Jean Harrold Présentation de Olivier Tissot Testing : A Roadmap I. L auteur II. Introduction sur les test : les enjeux, la problématique III. Les tests : roadmap IV. Conclusion

Plus en détail

Information and Communication Networks. NGN VoIP

Information and Communication Networks. NGN VoIP Information and Communication Networks NGN VoIP Agenda VoIP: les motivations VoIP dans le Backbone voix et données Evolution du RTC en NGN VoIP VoIP dans les réseaux d accès Résumé, Conclusions 8/19/2010

Plus en détail

A joint institute between LIRMM and NXP. Un laboratoire commun LIRMM-NXP

A joint institute between LIRMM and NXP. Un laboratoire commun LIRMM-NXP A joint institute between LIRMM and NXP Un laboratoire commun LIRMM-NXP ISyTest, Institute for System Testing In the fast-moving world of integrated systems, test solutions are faced with two major issues:

Plus en détail

The managing Information system (S.I.D.) of the Civil Servants Health Insurance. Mutualité Fonction Publique - Direction des Systèmes d Information

The managing Information system (S.I.D.) of the Civil Servants Health Insurance. Mutualité Fonction Publique - Direction des Systèmes d Information The managing Information system (S.I.D.) of the Civil Servants Health Insurance Mutualité Fonction Publique - Direction des Systèmes d Information Joseph GARACOITS - Isabelle RICHARD France Intervention

Plus en détail

Aspects pour l'adaptabilité des applications à base de composants

Aspects pour l'adaptabilité des applications à base de composants Plan Aspects pour l'adaptabilité des applications à base de composants 2. Fractal 3. AOKell 4. Conclusion L. Seinturier JTE AOP-Systèmes 16 septembre 2005 - Lille S2-21/11/2003 Ingénierie du système/intergiciel

Plus en détail

XtremWeb-HEP 8.0.0. Interconnecting jobs over DG. Virtualization over DG. Oleg Lodygensky Laboratoire de l Accélérateur Linéaire

XtremWeb-HEP 8.0.0. Interconnecting jobs over DG. Virtualization over DG. Oleg Lodygensky Laboratoire de l Accélérateur Linéaire XtremWeb-HEP 8.0.0 Interconnecting jobs over DG Virtualization over DG Oleg Lodygensky Objectives 1.Deploy Virtual Machines in XtremWeb-HEP desktop grid to: protect volunteer resources generalize «pilot

Plus en détail

Présentation de la Boîte à Outiles du IOMC pour la Prise de Décisions sur la Gestion de produits Chimiques

Présentation de la Boîte à Outiles du IOMC pour la Prise de Décisions sur la Gestion de produits Chimiques Le projet est Présentation de la Boîte à Outiles du IOMC pour la Prise de Décisions sur la Gestion de produits Chimiques Mars 2015 Programme inter-organisations pour la gestion rationnelle des produits

Plus en détail

Optima Log Collect Procedure. Patrick Largilliere

Optima Log Collect Procedure. Patrick Largilliere Optima Log Collect Procedure Patrick Largilliere LOGS 3 méthodes d acquisition de logs Clef USB ism CLI ism Client 1 Par clef USB La clef USB doit être : en FAT 32 ou 16 non protégée en écriture 1,2 Gb

Plus en détail

Completed Projects / Projets terminés

Completed Projects / Projets terminés Completed Projects / Projets terminés Nouvelles normes Nouvelles éditions Publications spéciales publiées en français CAN/CSA-ISO/CEI 7498-1-95 (C2004), 1 re édition Technologies de l'information Interconnexion

Plus en détail

Présentation générale du projet

Présentation générale du projet http://convergence.ipsl.fr Présentation générale du projet J-L Dufresne Centre de Modélisation du Climat de l IPSL Réunion de lancement, 7 novembre 2013, Paris Plan Contexte Objectifs Tâches Organisation

Plus en détail

Paxton. ins-20605. Net2 desktop reader USB

Paxton. ins-20605. Net2 desktop reader USB Paxton ins-20605 Net2 desktop reader USB 1 3 2 4 1 2 Desktop Reader The desktop reader is designed to sit next to the PC. It is used for adding tokens to a Net2 system and also for identifying lost cards.

Plus en détail

Principes. 2A-SI 3 Prog. réseau et systèmes distribués 3. 3 Programmation en CORBA. Programmation en Corba. Stéphane Vialle

Principes. 2A-SI 3 Prog. réseau et systèmes distribués 3. 3 Programmation en CORBA. Programmation en Corba. Stéphane Vialle 2A-SI 3 Prog. réseau et systèmes distribués 3. 3 Programmation en CORBA Stéphane Vialle Stephane.Vialle@supelec.fr http://www.metz.supelec.fr/~vialle 1 Principes 2 Architecture 3 4 Aperçu d utilisation

Plus en détail

making the world a smarter place.

making the world a smarter place. Simpler,, more secure and more enjoyable, making the world a smarter place. At the Crossroad of Information Age Communication Computers Personal Light Easy-to-use Connected Wireless Digital Interactive

Plus en détail

TP N 3. 1. Mon premier projet PSoC 3 ou PSOC 5. Guide pratique d initiation a PSOC Creator. Création des projets avec PSoC designers

TP N 3. 1. Mon premier projet PSoC 3 ou PSOC 5. Guide pratique d initiation a PSOC Creator. Création des projets avec PSoC designers ISET DE GABES ENSEIGNANT CLASSE : LAII51 LAII 5 : M. TAYARI LASSAAD Création des projets avec PSoC designers 1. Mon premier projet PSoC 3 ou PSOC 5 Ce projet témoigne de matériel de base et les fonctionnalités

Plus en détail

BESOINS ET TENDANCES POUR L ANALYSE EN LIGNE FOCUS SUR L ANALYSE DE GAZ INNOVAL : UN PROJET INNOVANT POUR LE DEVELOPPEMENT DES MICRO-TECHNOLOGIES

BESOINS ET TENDANCES POUR L ANALYSE EN LIGNE FOCUS SUR L ANALYSE DE GAZ INNOVAL : UN PROJET INNOVANT POUR LE DEVELOPPEMENT DES MICRO-TECHNOLOGIES Renewable energies Eco-friendly production Innovative transport Eco-efficient processes Sustainable resources BESOINS ET TENDANCES POUR L ANALYSE EN LIGNE FOCUS SUR L ANALYSE DE GAZ INNOVAL : UN PROJET

Plus en détail

Optimized Protocol Stack for Virtualized Converged Enhanced Ethernet

Optimized Protocol Stack for Virtualized Converged Enhanced Ethernet Diss. ETH No. 22127 Optimized Protocol Stack for Virtualized Converged Enhanced Ethernet A thesis submitted to attain the degree of DOCTOR OF SCIENCES of ETH ZURICH (Dr. sc. ETH Zurich) presented by Daniel

Plus en détail

Guide d'installation et Présentation de l'application Collecteur de données du «ColloidGen II» http://www.colloidgen.com

Guide d'installation et Présentation de l'application Collecteur de données du «ColloidGen II» http://www.colloidgen.com Guide d'installation et Présentation de l'application Collecteur de données du «ColloidGen II» http://www.colloidgen.com Installation and Overview Guide of Collector data Application for the "ColloidGen

Plus en détail

Micro-réseaux intégrés sur puce. Norme VCI/OCP

Micro-réseaux intégrés sur puce. Norme VCI/OCP Micro-réseaux intégrés sur puce Norme VCI/OCP version 1.0 Plan Le goulot d étranglement des communications La norme VCI/OCP Le micro-réseau DSPIN 2 Communication : espace mémoire partagé T0 T1 T2 T3 T

Plus en détail

PACK VIDEO SURVEILLANCE SUPER HAD

PACK VIDEO SURVEILLANCE SUPER HAD 4 Cameras HAD SONY CCTV / 1 DVR Numérique professionnel Infrarouge Antivandalisme Waterproof 1 4 Système de vidéo surveillance idéal pour les particuliers et professionnels ayant un petit budget pour une

Plus en détail

Introduction. http://www-public.it-sudparis.eu/~gibson/teaching/designpatterns/designpatterns-intro.pdf

Introduction. http://www-public.it-sudparis.eu/~gibson/teaching/designpatterns/designpatterns-intro.pdf Introduction http://www-public.it-sudparis.eu/~gibson/teaching/designpatterns/designpatterns-intro.pdf Also in moodle: http://moodle.tem-tsp.eu/course/view.php?id=408 Intro.1 http://www-public.it-sudparis.eu/~gibson/teaching/designpatterns/

Plus en détail

Les infrastructures des municipalités s effondrent partout au Canada. Canada s cities and towns are crumbling around us

Les infrastructures des municipalités s effondrent partout au Canada. Canada s cities and towns are crumbling around us SKILLED TRADES PLATFORM 2015 PLATEFORME DES MÉTIERS SPÉCIALISÉS 2015 Canada s cities and towns are crumbling around us Canada needs a comprehensive integrated infrastructure program that will eliminate

Plus en détail

Vidéo haute définition sur votre Mac. schweizerm@me.com

Vidéo haute définition sur votre Mac. schweizerm@me.com Vidéo haute définition sur votre Mac schweizerm@me.com De quoi parlerons-nous? Norme Matériels Logiciels Que faire de son film? Norme 1 920 x 1 080 = 2 073 600 pixels soit près de 5 fois le nombre de pixels

Plus en détail

Cedric Dumoulin (C) The Java EE 7 Tutorial http://docs.oracle.com/javaee/7/tutorial/doc/

Cedric Dumoulin (C) The Java EE 7 Tutorial http://docs.oracle.com/javaee/7/tutorial/doc/ Cedric Dumoulin (C) The Java EE 7 Tutorial http://docs.oracle.com/javaee/7/tutorial/doc/ Webographie The Java EE 7 Tutorial http://docs.oracle.com/javaee/7/tutorial/doc/ Les slides de cette présentation

Plus en détail

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999 Méthodes et outils de génération de code pour les plateformes multi-cœurs fondés sur la représentation de haut niveau des applications et des architectures A. Elmrabti To cite this version: A. Elmrabti.

Plus en détail

Séminaire Cloud Computing

Séminaire Cloud Computing Séminaire Cloud Computing Stéphane Mouton SST Department manager Faculté Polytechnique / UMons Mons, 15/03/2016 Centre d Excellence en Technologies de l Information et de la Communication Plan Une définition?

Plus en détail

Quelle nouvelle génération de protection contre les intrusions dans le data center. IBM Proventia Network pour Crossbeam.

Quelle nouvelle génération de protection contre les intrusions dans le data center. IBM Proventia Network pour Crossbeam. Quelle nouvelle génération de protection contre les intrusions dans le data center. IBM Proventia Network pour Crossbeam. Loic Guézo, Senior Managing Consultant, IBM ISS. agenda 1 Le partenariat IBM Crossbeam

Plus en détail

Deadlock Immunity: Enabling General-Purpose Software to Defend Itself against Deadlocks

Deadlock Immunity: Enabling General-Purpose Software to Defend Itself against Deadlocks Deadlock Immunity: Enabling General-Purpose Software to Defend Itself against Deadlocks THÈSE N O 5146 (2011) PRÉSENTÉE le 18 Août 2011 À LA FACULTÉ INFORMATIQUE ET COMMUNICATIONS LABORATOIRE DES SYSTEMES

Plus en détail

Langage de nouvelle génération pour la modélisation et la vérification formelle de systèmes parallèles asynchrones

Langage de nouvelle génération pour la modélisation et la vérification formelle de systèmes parallèles asynchrones Langage de nouvelle génération pour la modélisation et la vérification formelle de systèmes parallèles asynchrones Frédéric Lang LIG et Inria/CONVECS CADP (Construction and Analysis of Distributed Processes)

Plus en détail

Raising the efficiency gains of industry by ICT means

Raising the efficiency gains of industry by ICT means Raising the efficiency gains of industry by ICT means 1/44 E-Government Consortium Thales IS ATG 2/44 ICT gains are similar for governments Industry Gains Government Gains Revenue Growth Expand government

Plus en détail

Analysing chip- seq data using Galaxy

Analysing chip- seq data using Galaxy Analysing chip- seq data using Galaxy PhD programme 2013 Stéphanie Le Gras Overview Top menu Analyze your data Log in/out HISTORY PANEL keep track of each jobs that have been run Grey: job is waikng to

Plus en détail

Développement logiciel pour le Cloud (TLC)

Développement logiciel pour le Cloud (TLC) Table of Contents Développement logiciel pour le Cloud (TLC) 6. Infrastructure-as-a-Service Guillaume Pierre 1 Introduction 2 OpenStack Université de Rennes 1 Fall 2012 http://www.globule.org/~gpierre/

Plus en détail

Application Control technique Aymen Barhoumi, Pre-sales specialist 23/01/2015

Application Control technique Aymen Barhoumi, Pre-sales specialist 23/01/2015 Bienvenue Application Control technique Aymen Barhoumi, Pre-sales specialist 23/01/2015 Contexte 2 Agenda 1 Présentation de la Blade Application Control: catégorisation, Appwiki 2 Interfaçage avec la Blade

Plus en détail

Génie Logiciel et Gestion de Projets

Génie Logiciel et Gestion de Projets Génie Logiciel et Gestion de Projets INFO-F-407 Ragnhild Van Der Straeten 2008-2009 ULB 1 Génie Logiciel et Gestion de Projets Organisation 2 Ragnhild Van Der Straeten VUB, 4K209 Campus Etterbeek rvdstrae@vub.ac.be

Plus en détail

Hyperconvergence et VDI apport pour l'infrastructure IT? Housna HAMADET Housna.hamadet@ilemgroup.com MED-IT Novembre 2015

Hyperconvergence et VDI apport pour l'infrastructure IT? Housna HAMADET Housna.hamadet@ilemgroup.com MED-IT Novembre 2015 Hyperconvergence et VDI apport pour l'infrastructure IT? Housna HAMADET Housna.hamadet@ilemgroup.com MED-IT Novembre 2015 Les attentes utilisateurs et top management du SI Pourquoi le VDI? Améliorer la

Plus en détail

M622 Add-On Module. Module complémentaire M622. Installation Instructions. Directives d installation

M622 Add-On Module. Module complémentaire M622. Installation Instructions. Directives d installation M622 Add-On Module Installation Instructions Module complémentaire M622 Directives d installation The M622 Add-On Module can be attached to the M6310 or M6320 Meridian Business Set to provide extra feature/line

Plus en détail

physicien diplômé EPFZ originaire de France présentée acceptée sur proposition Thèse no. 7178

physicien diplômé EPFZ originaire de France présentée acceptée sur proposition Thèse no. 7178 Thèse no. 7178 PROBLEMES D'OPTIMISATION DANS LES SYSTEMES DE CHAUFFAGE A DISTANCE présentée à l'ecole POLYTECHNIQUE FEDERALE DE ZURICH pour l'obtention du titre de Docteur es sciences naturelles par Alain

Plus en détail

LE CATALOGUE DES PRODUITS ET SERVICES DE L ACMAD

LE CATALOGUE DES PRODUITS ET SERVICES DE L ACMAD LE CATALOGUE DES PRODUITS ET SERVICES DE L ACMAD ACMAD PRODUCTS AND SERVICES CATALOG Mars 2011 Direction Générale ACMAD : 85, Avenue des Ministères/ BP : 13184 Niamey- Niger Tél. (227) 20 73 49 92/ Fax

Plus en détail

Installation et compilation de gnurbs sous Windows

Installation et compilation de gnurbs sous Windows Installation et compilation de gnurbs sous Windows Installation de l environnement de développement Code::Blocks (Environnement de développement) 1. Télécharger l installateur de Code::Blocks (version

Plus en détail

Tagging and tracking mobile transactions

Tagging and tracking mobile transactions Tagging and tracking mobile transactions Chez IBM SWG un arrangement financier s appelle un play Pour cette présentation ce sera le «play mobile» ;O) Régis David regis_david@fr.ibm.com 13 Tagging and Tracking

Plus en détail