Modélisation des interfaces matériel/logiciel

Dimension: px
Commencer à balayer dès la page:

Download "Modélisation des interfaces matériel/logiciel"

Transcription

1 Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET Grenoble Cedex France

2 Définition : Interface Matériel/Logiciel pour les MPSoC 2/28 MPSoC composé de: Nœuds Matériels Nœuds Logiciels Réseau de communication Nœud Logiciel : Sous système CPU spécifique GPP, DSP, ASIP I/O, architecture mémoire Architecture logicielle en couche Code applicatif haut niveau. Hardware Dependent Software (HDS) Interfaces HW/SW pour la conception des SOC Abstraire le HDS et le matériel spécifique Fournir une API logicielle applicative Disponible à différents niveaux d abstraction Hardware node Interface Software node Interface Communication Network Operating System CPU bridge Multi-Thread application SW interface Specific I/O HW/SW HAL Interface MEM Model Network interface DMA Hardware Co-processor HW PROTOCOL

3 Interfaces Matériel/Logiciel classiques Modèles d abstraction : le grand écart Software Sub-System Software Thread 1 System Level Functional specification Software Thread 2 Fully implicit HW/SW Interface Hardware Partition ning Software Sub-System Software Thread 1 GAP Software Thread 1 Abstract HW/SW Interface Hardware Software design Hardware/Software Early HW/SW integration discontinuity Binary SW Appli OS HAL Integration ISS IT Ctrl Fully explicit HW/SW Interface MEM FIFO HW Virtual Prototype ISA/RTL 3/28 Hardware design Correction cycle

4 Interface Matériel/Logiciel abstraite État de l art Modélisation des interfaces Matériel/Logiciel Approches logicielles: matériel complètement implicite Validation de l OS sans interaction avec le matériel Pas d estimation de performances précise Approches matérielles : Logiciel binaire Debug de l OS fastidieux Temps de simulation exagérément long Méthodes de conception au niveau système Modèle d architecture fixe Application/architecture restreinte (TTL, DSOC,...) Besoins : Modèle d interface Matériel/Logiciel permettant le debug de l OS tôt et l estimation de performance précise 4/28

5 Sommaire Introduction Modélisation des interfaces Matériel/Logiciel Transaction Accurate Level Modèles exécutables en SystemC Expérimentations Perspectives 5/28

6 Sommaire Introduction Modélisation des interfaces Matériel/Logiciel Transaction Accurate Level Modèles exécutables en SystemC Expérimentations Perspectives 6/28

7 Modélisation de l interface au niveau «Transaction Accurate» Abstraire La couche logicielle HAL Détails du sous système CPU Interface Logicielle : API HAL Context switch Spin lock IO Read/Write Interface Matériel: protocole VCI, AMBA, Interface matérielle spécifique (FIFO) Operating System bridge Multi-Thread application HAL HAL API Network interface Hardware Specific I/O HW/SW Interface CPU MEM DMA At Transaction Accurate Level Hardware Co-processor HW PROTOCOL 7/28

8 Modélisation de l interface au niveau «Transaction Accurate» 8/28 Execution Unit : modélisation du parallélisme au niveau processeur Access Unit : modélisation des communication dans le sous système CPU Data Unit : encapsulation des périphériques Synchronization Unit : modélisation du mécanisme de gestion et de contrôle d interruptions Cet ensemble d éléments implémente l adaptation entre l interface logicielle et matérielle Execution Unit bridge HAL_API Multi-Thread application Operating System Access Unit Device HAL HAL API Network interface Specific I/O HW/SW Interface CPU MEM DMA At Transaction Accurate Level Device Hardware Co-processor Data Unit HW PROTOCOL HW PROTOCOL Hardware Synchro Unit

9 Software Sub-System Services pour l adaptation d interfaces Matériel/Logiciel Software Thread 1 Software Thread 2 Les interfaces matérielle et logicielle sont modélisées par un ensemble de services (fournis/requis) Adaptation d interface par composants Éléments logiciels Éléments matériels Éléments Hybrides SW Hyb HW 9/28 Hardware

10 Implémentation de l interface SW interface Concept d élément d interface Les éléments requièrent et/ou fournissent des services Un service représente une fonctionnalité S1 S3 Une interface Matériel/Logiciel consiste en un assemblage d élément logiciels, hybrides et matériels Process S1 Approche déjà utilisée en modélisation logicielle et matérielle Process Process 10/28 HW interface

11 Sommaire Introduction Modélisation des interfaces Matériel/Logiciel Transaction Accurate Level Modèles exécutables en SystemC Expérimentations Personnels 11/28

12 Services logiciels en SystemC Mécanisme des «sc_interface» en SystemC Équivalence entre objets SystemC et concept de service sc_interface sc_export sc_port sc_module Service Service fournis Service requis Élément Module 1 Module 2 sc_port sc_export 12/28 Process fct Appel de fonction Implémentation

13 Élément logiciels LOCK SEM class LOCK : public sc_interface { virtual int lock() = 0; }; 13/28 UNLOCK lock Mutex unlock Seulement des méthodes C++ exportées pour implémenter des services logiciels Pas de SC_THREAD, SC_CTHREAD ou SC_METHOD Pas de wait() SystemC SC_MODULE(Mutex), public LOCK, public UNLOCK { sc_export<lock> plock; sc_export<unlock> punlock; sc_port<sem> psem; int lock(){...}; int unlock(){...}; SC_CTOR(Mutex) : plock("plock"), punlock("punlock"), psem("psem") { plock(*this); punlock(*this); } };

14 Élément matériel Service matériel Les services sont implémentés par les SC_THREAD et accessible à travers les ports SystemC Pas de méthode C++ exportés Implémentation SystemC Standard S1 S2 Process Process S3 14/28

15 Éléments Hybrides Combine éléments logiciels et matériels : Méthodes C++ exportées pour l implémentation des services logiciels Thread(s) SystemC pour l implémentation des services matériels Appels à la fonction wait() pour introduire le temps dans le modèle S1 S1 Process S3 S2 15/28

16 Éléments hybrides et modèle d exécution logiciel Les éléments hybrides sont les éléments clé pour modéliser l exécution séquentielle du logiciel Utilisés pour implémenter l unité d exécution(cpu) Un thread SystemC représente un processeur Ce thread implémente les initialisations bas niveau Un appel au service logiciel OS_INIT fourni par l application permet de «booter» l OS Tout le logiciel est alors exécuté séquentiellement Software Application (Appli + OS + COM) Le temps d exécution du logiciel est introduit par annotation de l application Des appels au service consume modélisent le temps consommé par le software dans le contexte du processeur CONSUME OS_INIT hw_thread 16/28 EXEC_UNIT

17 Détails : simulation logicielle L élément EXEC_UNIT modélise les initialisations bas niveau et boote l OS L OS et l application sont exécutés séquentiellement Des appels à CONSUME permettent à SystemC de gérer la simulation concurrente du matériel Des appels a CONSUME peuvent se faire à partir des élément du modèle TA afin d augmenter la précision Simulation start EXEC_UNIT OS Appli 17/28

18 Sommaire Introduction Modélisation des interfaces Matériel/Logiciel Transaction Accurate Level Modèles exécutables en SystemC Expérimentations Perspectives 18/28

19 Application Motion JPEG : Modèle au niveau Système 6 tâches logicielles et 2 matérielles Modèle d exécution synchronisé par les communications SOFTWARE VLD IQ ZZ DEMUX LIBU IDCT 19/28 Vitesse de simulation élevée Validation fonctionnelle simple Pas de détails sur l OS Pas de détails sur les communications TRAFFIC GENERATOR HARDWARE Communication channel VIDEO OUT thread

20 Application Motion JPEG : Modèle Prototype Virtuel 20/28 Les tâches logicielles sont exécutées sur un OS POSIX : MUTEK Le binaire est interprété par le simulateur du processeur cible Le reste du système est au niveau RTL Communications détaillées Précision des performances Validation fastidieuse du système d exploitation Simulation très lente Binary SW Appli Mutek OS HAL ISS MEM HAL API TG IT Ctrl HW/SW Interface At Transaction VCI Cross bar Accurate Level FIFO HW PROTOCOL VIDEO

21 Simulation de l application 3 simulations Utilisation du même code logiciel pour les 3 niveaux Utilisation du même code de l OS au niveau TA et VP MJpeg Appli POSIX API Host OS (LINUX) MJpeg Appli POSIX API MUTEK OS HAL API T.A. Model MJpeg Appli POSIX API MUTEK OS HAL API HAL (sparc) ISS + Sub-System POSIX API SW view of HW HW PROTOCOL Hardware HW PROTOCOL Hardware 21/28 System Level 0.017s/image (No CPU) Transaction Accurate 1.2s/image (2 Execution Unit) Virtual Prototype 235s/image (2 Sparc ISS)

22 Application Motion JPEG : Modèle Transaction Accurate 22/28 Éléments logiciels CONTEXT INTERRUPT Éléments matériels VCI FIFO Éléments hybrides CROSSBAR VCI WRAPPER EXEC_UNIT HAL API SPIN SPIN LOCK UNLOCK MEM HW PROTOCOL CXT INIT SWITCH CONTEXT XBAR DIAGNOSTIC CONSUME VCI_WRAPPER FIFO OS INIT HS_READ REQ ACK DATA SMP THIS COUNT EXEC_UNIT IO_ACCESS READ WRITE REQ ACK DATA IT MASK UNMASK INTERRUPT IT_CTRL HS_WRITE

23 Résultats de simulation au niveau Transaction Accurate Traces de simulation plus détaillées qu au niveau Système Debug de l OS (synchronisations, comportement temporel, debugger standard) gain en vitesse de 200 par rapport au niveau prototype virtuel pour cette implémentation blocking communication 23/28

24 Modification du modèle de l interface Matériel/Logiciel Ajout d un élément DMA Hybride Modification de l application pour l utilisation du DMA Paralléliser communications et traitement HAL API SPIN SPIN LOCK UNLOCK MEM CXT INIT SWITCH CONTEXT XBAR DIAGNOSTIC CONSUME VCI_WRAPPER OS INIT SMP THIS COUNT EXEC_UNIT DMA IO_ACCESS READ WRITE IT MASK UNMASK INTERRUPT IT_CTRL FIFO 24/28 HW PROTOCOL HS_READ REQ ACK DATA REQ ACK DATA HS_WRITE

25 Modification du modèle de l interface Matériel/Logiciel La simulation permet de valider les communication DMA et de vérifier l effet sur l exécution des threads de l application. 25/28

26 Sommaire Introduction Modélisation des interfaces Matériel/Logiciel Transaction Accurate Level Modèles exécutables en SystemC Expérimentations Perspectives 26/28

27 Perspectives Appliquer l approche proposée à d autres niveaux d abstraction : Architecture Virtuelle, permettant d abstraire le Système d Exploitation et les communication spécifiques Automatiser la conception des interface Matériel/Logiciel pour permettre : L exploration d architecture. Le raffinement Operating System bridge Multi-Thread application SW interface Network interface Hardware Specific I/O HW/SW interface HAL Interface At Virtual HW/SW Interface CPU Architecture MEM DMA At Transaction Level Accurate Level HW interface Hardware Co-processor 27/28

28 Résumé Modèle exécutable de l interface Matériel/Logiciel Résultats : Intégration du matériel et du logiciel anticipé Simulation rapide et précise de l'application Motion-JPEG Modèle exécutable dans un environnement standard (SystemC) Bénéfices : Validation du Système d exploitation Estimation de performance 28/28

29 Merci Questions? 29/28

Hardware dependant Software design

Hardware dependant Software design 2008 2007 Hardware dependant Software design Ahmed A. Jerraya CEA-LETI Ahmed.jerraya@cea.fr 1 Outline 2007 Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models

Plus en détail

Simulation et estimation de performance des MPSoC au niveau PVT

Simulation et estimation de performance des MPSoC au niveau PVT Chapter 1 Simulation et estimation de performance des MPSoC au niveau PVT 1.1 Introduction Dans le chapitre précédent, la problématique du temps de simulation pour évaluer les performances des MPSoC au

Plus en détail

Une méthode de conception de systèmes sur puce

Une méthode de conception de systèmes sur puce École thématique ARCHI 05 Une méthode de conception de systèmes sur puce (de l intégration d applications) Frédéric PÉTROT Laboratoire TIMA Institut National Polytechnique de Grenoble Frédéric Pétrot/TIMA/INPG

Plus en détail

Thème 3 Conception et vérification d architectures de systèmes sur puce

Thème 3 Conception et vérification d architectures de systèmes sur puce Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur

Plus en détail

Prototypage virtuel de système sur puce pour une simulation rapide et fidèle

Prototypage virtuel de système sur puce pour une simulation rapide et fidèle Prototypage virtuel de système sur puce pour une simulation rapide et fidèle Séminaire Collège de France, 29 Janvier 2014 Laurent Maillet-Contoz STMicroelectronics Laurent.Maillet-Contoz@st.com Matthieu

Plus en détail

Systèmes intégrés multiprocesseur

Systèmes intégrés multiprocesseur Systèmes intégrés multiprocesseur Applications, architectures et logiciels embarqués Frédéric Pétrot Département ASIM/LIP6 Université Pierre et Marie Curie Frédéric Pétrot 1 Plan de la présentation Problématique

Plus en détail

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999 Méthodes et outils de génération de code pour les plateformes multi-cœurs fondés sur la représentation de haut niveau des applications et des architectures A. Elmrabti To cite this version: A. Elmrabti.

Plus en détail

Université Joseph Fourier, Informatique et Mathématiques Appliquées T H E S E

Université Joseph Fourier, Informatique et Mathématiques Appliquées T H E S E Université Joseph Fourier, Informatique et Mathématiques Appliquées N attribué par la bibliothèque / / / / / / / / / T H E S E pour obtenir le grade de DOCTEUR DE l UNIVERSITÉ JOSEPH FOURIER Spécialité

Plus en détail

Une approche modèle dans la conception de systèmes sur puce hétérogènes

Une approche modèle dans la conception de systèmes sur puce hétérogènes Une approche modèle dans la conception de systèmes sur puce hétérogènes Jean-Luc Dekeyser et Lossan Bondé FETCH 07 IP dans le SoC 100% Réutilisé 80% Spécifique 60% 40% 20% 0% 1999 2002 2005 2008 2011 2014

Plus en détail

NOTIONS SUR WINDOWS NT

NOTIONS SUR WINDOWS NT Chapitre 10 NOTIONS SUR WINDOWS NT Le système d'exploitation WINDOWS NT (New Technology) a été conçu par Microsoft entre 1988 et 1993. Cinq objectifs étaient poursuivis en créant ce nouveau SE : - offrir

Plus en détail

Soutenance de Thèse. Analyses statistiques des communications sur puce

Soutenance de Thèse. Analyses statistiques des communications sur puce Soutenance de Thèse Analyses statistiques des communications sur puce Antoine Scherrer LIP - ENS Lyon Equipe Compsys 11 décembre 26 A. Scherrer - Analyses statistiques des communications sur puce 1 / 4

Plus en détail

Systèmes d exploitation. Introduction. (Operating Systems) http://www.sir.blois.univ-tours.fr/ mirian/

Systèmes d exploitation. Introduction. (Operating Systems) http://www.sir.blois.univ-tours.fr/ mirian/ Systèmes d exploitation (Operating Systems) Introduction SITE : http://www.sir.blois.univ-tours.fr/ mirian/ Systèmes d exploitation - Mírian Halfeld-Ferrari p. 1/2 Qu est-ce qu un SE? Ensemble de logiciels

Plus en détail

Conception et microprocesseurs

Conception et microprocesseurs Electronique embarquée Conception et microprocesseurs Richard Grisel Professeur des Universités Université de Rouen Conception et microprocesseurs Architectures et composants: Logiciel; Matériel. Test

Plus en détail

École Polytechnique de Montréal Département de Génie Informatique

École Polytechnique de Montréal Département de Génie Informatique École Polytechnique de Montréal Département de Génie Informatique INF8500 Automne 2012 Laboratoire #2, Partie 1 Transformation des couleurs dans le MJPEG 1. Objectif L objectif de ce laboratoire est de

Plus en détail

Architecture distribuée

Architecture distribuée Architecture distribuée Conception et développement d algorithmes distribués pour le moteur Baboukweb Jean-Christophe DALLEAU Département de Mathématiques et Informatique Université de La Réunion 26 juin

Plus en détail

Virtualisation? http://fr.wikipedia.org/wiki/virtualisation. Colloque IPhT 2010 - Informatique

Virtualisation? http://fr.wikipedia.org/wiki/virtualisation. Colloque IPhT 2010 - Informatique Virtualisation? «La virtualisation consiste à faire fonctionner sur un seul ordinateur plusieurs systèmes d'exploitation comme s'ils fonctionnaient sur des ordinateurs distincts.» http://fr.wikipedia.org/wiki/virtualisation

Plus en détail

Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d

Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d Architecture Doctorant: Directeurs de thèse: Bechir ZALILA

Plus en détail

M a c h i n e V i r t u e l l e R a d i o

M a c h i n e V i r t u e l l e R a d i o M a c h i n e V i r t u e l l e R a d i o Riadh Ben Abdallah riadh.ben-abdallah@inria.fr Laboratoire CITI, Équipe Systèmes Embarqués Séminaire des thésards, 20 Mars 2008 1 Le Contexte radio logicielle

Plus en détail

Définition de portabilité en termes de modèle d exécution pour la simulation des systèmes sur puces

Définition de portabilité en termes de modèle d exécution pour la simulation des systèmes sur puces Définition de portabilité en termes de modèle d exécution pour la simulation des systèmes sur puces Giani Velasquez 1, Giovanni Funchal 2,3, and Matthieu Moy 2 1 UJF M1-INFO Stage TER 2 Verimag, 2, avenue

Plus en détail

EX4C Systèmes d exploitation. Séance 6 Synchronisation

EX4C Systèmes d exploitation. Séance 6 Synchronisation EX4C Systèmes d exploitation Séance 6 Synchronisation Sébastien Combéfis vendredi 21 novembre 2014 Ce(tte) œuvre est mise à disposition selon les termes de la Licence Creative Commons Attribution Pas d

Plus en détail

Analyse de performance et optimisation. David Geldreich (DREAM)

Analyse de performance et optimisation. David Geldreich (DREAM) Analyse de performance et optimisation David Geldreich (DREAM) Plan de l exposé Analyse de performance Outils Optimisation Démonstrations Analyse de performance Pas d optimisation sans analyse de performance

Plus en détail

ARCHITECTURES A PASSAGE DE MESSAGES

ARCHITECTURES A PASSAGE DE MESSAGES ARCHITECTURES A PASSAGE DE MESSAGES Daniel Etiemble LRI, Université Paris Sud de@lri.fr D. Etiemble 1 Architecture parallèle à passage de messages RESEAU D INTERCONNEXION réseau réseau réseau réseau CPU

Plus en détail

Développer des systèmes sûrs à partir de composants COTS non sûrs: mythe ou réalité?

Développer des systèmes sûrs à partir de composants COTS non sûrs: mythe ou réalité? Atelier Composants commerciaux pour l informatique embarquée CNES, Toulouse 12 juin 2002 Développer des systèmes sûrs à partir de composants COTS non sûrs: mythe ou réalité? Jean Arlat et Jean-Charles

Plus en détail

RTDS G3. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com

RTDS G3. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com RTDS G3 Emmanuel Gaudin emmanuel.gaudin@pragmadev.com PragmaDev Dédiée au développement d un AGL pour le développement des applications temps réel et embarquées. Réseau de partenaires: Formations, Service,

Plus en détail

Modèles et simulation des systèmes sur puce multiprocesseurs - Estimation des performances et de la consommation d énergie

Modèles et simulation des systèmes sur puce multiprocesseurs - Estimation des performances et de la consommation d énergie Université des sciences et technologies de lille THÈSE présentée et soutenue publiquement le Mars 2008 pour obtenir le titre de Docteur en informatique par Rabie Ben Atitallah Modèles et simulation des

Plus en détail

Solaris pour la base de donnés Oracle

<Insert Picture Here> Solaris pour la base de donnés Oracle Solaris pour la base de donnés Oracle Alain Chéreau Oracle Solution Center Agenda Compilateurs Mémoire pour la SGA Parallélisme RAC Flash Cache Compilateurs

Plus en détail

Architecture Logicielle

Architecture Logicielle Architecture Logicielle Chapitre 3: UML pour la description et la documentation d une architecture logicielle Année universitaire 2013/2014 Semestre 1 Rappel L architecture d un programme ou d un système

Plus en détail

Micro-réseaux intégrés sur puce. Norme VCI/OCP

Micro-réseaux intégrés sur puce. Norme VCI/OCP Micro-réseaux intégrés sur puce Norme VCI/OCP version 1.0 Plan Le goulot d étranglement des communications La norme VCI/OCP Le micro-réseau DSPIN 2 Communication : espace mémoire partagé T0 T1 T2 T3 T

Plus en détail

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

Systèmes d'exploitation Gestion des processus

Systèmes d'exploitation Gestion des processus Systèmes d'exploitation Gestion des processus Cours SYE Prof. Daniel Rossier Version 2.3 (2009-2010) 1 Plan Processus Changement de contexte Threads IPC (Inter-Process Communication) Algorithmes d'ordonnancement

Plus en détail

Configuration de l environnement de travail

Configuration de l environnement de travail Configuration de l environnement de travail Préambule Windows Java Afin d utiliser l environnement de développement Android, vous devez installer au préalable JDK (Java Development Kit) sur votre système.

Plus en détail

Real Time Developer Studio. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com

Real Time Developer Studio. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com Real Time Developer Studio Emmanuel Gaudin emmanuel.gaudin@pragmadev.com TPE Française PragmaDev Dédiée au développement d un outil de modélisation pour le développement des systèmes communicants. Bénéficiaire

Plus en détail

Vulgarisation Java EE Java EE, c est quoi?

Vulgarisation Java EE Java EE, c est quoi? Paris, le 1 Février 2012 Vulgarisation Java EE Java EE, c est quoi? Sommaire Qu est ce que Java? Types d applications Java Environnements Java Versions de Java Java EE, c est quoi finalement? Standards

Plus en détail

TP10 Modélisation, simulation et vérification du «Priority Inheritance Protocol» en Kind2

TP10 Modélisation, simulation et vérification du «Priority Inheritance Protocol» en Kind2 École normale supérieure Année 2014-2015 Systèmes et réseaux TP10 Modélisation, simulation et vérification du «Priority Inheritance Protocol» en Kind2 1 Plan En suivant l exemple de Jahier, Halbwachs et

Plus en détail

VMware vsphere 5 Préparation à la certification VMware Certified Professional 5 Data Center Virtualization (VCP5-DCV) - Examen VCP510

VMware vsphere 5 Préparation à la certification VMware Certified Professional 5 Data Center Virtualization (VCP5-DCV) - Examen VCP510 Introduction A. Au sujet du livre 10 B. Au sujet de l'examen 10 Chapitre 1 Les nouveautés de vsphere A. Présentation 14 B. En quoi vsphere 5 diffère de vsphere 4? 14 1. Un Service Console abandonné 14

Plus en détail

Temps Réel. Jérôme Pouiller Septembre 2011

Temps Réel. Jérôme Pouiller <j.pouiller@sysmic.org> Septembre 2011 Temps Réel Jérôme Pouiller Septembre 2011 Sixième partie VI Architectures des OS temps réels J. Pouiller Temps Réel 172 / 197 18 Problématique des OS RT 19 Systèmes Symétriques

Plus en détail

Architectures des OS temps réels

Architectures des OS temps réels Temps Réel Jérôme Pouiller Sixième partie VI Architectures des OS temps réels Sysmic - J. Pouiller Temps Réel 171 / 1 Sysmic - J. Pouiller Temps Réel 172 / 1 Architectures multi-coeurs

Plus en détail

Temps Réel. Jérôme Pouiller

Temps Réel. Jérôme Pouiller <j.pouiller@sysmic.org> Temps Réel Jérôme Pouiller Sixième partie VI Architectures des OS temps réels Sysmic - J. Pouiller Temps Réel 171 / 1 Sysmic - J. Pouiller Temps Réel 172 / 1 Architectures multi-coeurs

Plus en détail

INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE

INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE N attribué par la bibliothèque THESE pour obtenir le grade de DOCTEUR DE L INPG Spécialité : Informatique Option : Systèmes et communication préparée au laboratoire

Plus en détail

Real Time Developer Studio. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com

Real Time Developer Studio. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com Real Time Developer Studio Emmanuel Gaudin emmanuel.gaudin@pragmadev.com PragmaDev Dédiée au développement d un outil de modélisation pour le développement des systèmes communicants. TPE Française Bénéficiaire

Plus en détail

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 ENSEIRB-MATMECA Rapport de projet avancé 3 ème année électronique Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 Etudiants : Alexandre Braconnier Axel Chevalier Jean-Marc

Plus en détail

AADL. un langage pour la modélisation et la génération d applications. Thomas Vergnaud, thomas.vergnaud@enst.fr

AADL. un langage pour la modélisation et la génération d applications. Thomas Vergnaud, thomas.vergnaud@enst.fr AADL un langage pour la modélisation et la génération d applications, thomas.vergnaud@enst.fr Les langages de description d architecture la conception des systèmes devient complexe difficulté de compréhension

Plus en détail

Concept de machine virtuelle

Concept de machine virtuelle Concept de machine virtuelle Chap. 5: Machine virtuelle Alain Sandoz Semestre été 2007 1 Introduction: Java Virtual Machine Machine Virtuelle Java: qu est-ce que c est? c est la spécification d une machine

Plus en détail

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 - Evénements et architectures - Spécifications de performances

Plus en détail

SDL: 20 ans de programmation basée modèle

SDL: 20 ans de programmation basée modèle SDL: 20 ans de programmation basée modèle Emmanuel Gaudin emmanuel.gaudin @ pragmadev.com Principes MDE, MDA et MDD: Approche orienté modèle PIM: Platform Independant Model PDM: Platform Definition Model

Plus en détail

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan Introduction Le système Windows Yves Denneulin Windows a 25 ans Au début basé sur MS/DOS Multi-tâches coopératifs Pas de réelle protection entre applications Famille 1.0 -> 386 -> 95 -> 98 -> Me Version

Plus en détail

11 Février 2014 Paris nidays.fr. ni.com

11 Février 2014 Paris nidays.fr. ni.com 11 Février 2014 Paris nidays.fr 1 Choisir la bonne architecture logicielle pour automatiser les systèmes de test Jérémy Charavet Ingénieur d Applications, National Instruments France Une architecture logicielle

Plus en détail

Gestion des opérateurs reconfigurables au sein des circuits. Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr

Gestion des opérateurs reconfigurables au sein des circuits. Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr Gestion des opérateurs reconfigurables au sein des circuits Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr Plan de la présentation Contexte Rappel sur les architectures reconfigurables

Plus en détail

Vi V r i tua t lils i ati t o i n Haute ut e di d s i ponibi ni l bi ilt i é t Antoine Souques corum r @v @ ia. a ecp. p fr

Vi V r i tua t lils i ati t o i n Haute ut e di d s i ponibi ni l bi ilt i é t Antoine Souques corum r @v @ ia. a ecp. p fr Virtualisation Haute disponibilité Antoine Souques corum@via.ecp.fr Virtualisation Haute disponiblité Haute disponibilité : rendre un service disponible le plus longtemps possible Virtualisation : abstraction

Plus en détail

Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce

Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce Joël Porquet Présenté par Franck Wajsbürt Université Pierre et Marie Curie - Paris VI 30 mai 2012 Introduction Résultat

Plus en détail

La programmation concurrente

La programmation concurrente La programmation concurrente Jean-Ferdy Susini Maître de Conférences - CNAM Département Informatique Sources : Android Developpers, Wikipedia Paris, 06/05/2015 Architecture matérielle 2 Considérons l architecture

Plus en détail

Potentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés

Potentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés Potentiels de la technologie FPGA dans la conception des systèmes Avantages des FPGAs pour la conception de systèmes optimisés Gérard FLORENCE Lotfi Guedria Agenda 1. Le CETIC en quelques mots 2. Générateur

Plus en détail

QUELQUES CONCEPTS INTRODUCTIFS

QUELQUES CONCEPTS INTRODUCTIFS ESIEE Unité d'informatique IN101 Albin Morelle (et Denis Bureau) QUELQUES CONCEPTS INTRODUCTIFS 1- ARCHITECTURE ET FONCTIONNEMENT D UN ORDINATEUR Processeur Mémoire centrale Clavier Unité d échange BUS

Plus en détail

4. Outils pour la synchronisation F. Boyer, Laboratoire Lig Fabienne.Boyer@imag.fr

4. Outils pour la synchronisation F. Boyer, Laboratoire Lig Fabienne.Boyer@imag.fr 4. Outils pour la synchronisation F. Boyer, Laboratoire Lig Fabienne.Boyer@imag.fr Le problème Insuffisance des solutions de base (verrous) Les solutions de plus haut niveau Les Sémaphores Les Moniteurs

Plus en détail

Le Ro le Hyper V Troisie me Partie Haute disponibilite des machines virtuelles

Le Ro le Hyper V Troisie me Partie Haute disponibilite des machines virtuelles Le Ro le Hyper V Troisie me Partie Haute disponibilite des machines virtuelles Microsoft France Division DPE Table des matières Présentation... 2 Objectifs... 2 Pré requis... 2 Quelles sont les principales

Plus en détail

INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1

INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1 INF6500 : Structures des ordinateurs Sylvain Martel - INF6500 1 Cours 4 : Multiprocesseurs Sylvain Martel - INF6500 2 Multiprocesseurs Type SISD SIMD MIMD Communication Shared memory Message-passing Groupe

Plus en détail

Ajout du support du MicroBlaze dans DNA-OS Stage d excellence Juin-Juillet 2012. Guiroux Hugo Laboratoire SLS - TIMA

Ajout du support du MicroBlaze dans DNA-OS Stage d excellence Juin-Juillet 2012. Guiroux Hugo Laboratoire SLS - TIMA Ajout du support du MicroBlaze dans DNA-OS Stage d excellence Juin-Juillet 2012 Guiroux Hugo Laboratoire SLS - TIMA 24 juillet 2012 Table des matières 1 Introduction 3 2 Présentation 4 2.1 Précédents travaux..........................

Plus en détail

Le projet Modistarc : un outil de test de conformité de composants OSEK/VDX pour l l automobile

Le projet Modistarc : un outil de test de conformité de composants OSEK/VDX pour l l automobile : un outil de test de conformité de composants OSEK/VDX pour l l automobile Benoît Caillaud, IRISA/INRIA Rennes MODISTARC = Methods and tools for the validation of OSEK/VDX DIStributed ARChitectures Projet

Plus en détail

CATALOGUE DE FORMATIONS OPTIMISATION DE PERFORMANCE ET ARCHITECTURES PARALLÈLES

CATALOGUE DE FORMATIONS OPTIMISATION DE PERFORMANCE ET ARCHITECTURES PARALLÈLES CATALOGUE DE FORMATIONS OPTIMISATION DE PERFORMANCE ET ARCHITECTURES PARALLÈLES Trois types de formation LES FORMATEURS Les experts techniques AS+ Groupe EOLEN disposent d une réelle expérience pratique

Plus en détail

VMware ESX/ESXi. 1. Les composants d ESX. VMware ESX4 est le cœur de l infrastructure vsphere 4.

VMware ESX/ESXi. 1. Les composants d ESX. VMware ESX4 est le cœur de l infrastructure vsphere 4. VMware ESX/ESXi 1. Les composants d ESX VMware ESX4 est le cœur de l infrastructure vsphere 4. C est un hyperviseur, c est à dire une couche de virtualisation qui permet de faire tourner plusieurs systèmes

Plus en détail

Évaluation de Performances par Simulation : introduction générale et présentation du logiciel QNAP2

Évaluation de Performances par Simulation : introduction générale et présentation du logiciel QNAP2 Évaluation de Performances par Simulation : introduction générale et présentation du logiciel QNAP2 Nicolas NAVET INRIA/TRIO http://www.loria.fr/~nnavet La simulation? Simuler, c est expérimenter sur un

Plus en détail

Evolutions des Systèmes d'exploitation

Evolutions des Systèmes d'exploitation Evolutions des Systèmes d'exploitation Qu'est ce qu'un Système d'exploitation?? Histoire des Systèmes Architectures Tâches que les Systèmes d'exploitations réalisent Nouveautés Qu'est ce qu'un Système

Plus en détail

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau Supports d exécution matériels pour l embarqué Jean-Philippe Babau Département Informatique, INSA Lyon Les contraintes Coût de quelques euros à quelques centaines d'euros Contraintes d énergie (mobilité,

Plus en détail

VIRTUALISATION ET CLOUD COMPUTING. Année Universitaire : 2015-2016

VIRTUALISATION ET CLOUD COMPUTING. Année Universitaire : 2015-2016 VIRTUALISATION ET CLOUD COMPUTING Enseignant : Mohamed MANAA Année Universitaire : 2015-2016 Plan La virtualisation Qu'est-ce que la virtualisation? Pourquoi virtualiser? Terminologies Techniques de virtualisation

Plus en détail

EXALOGIC ELASTIC CLOUD MANAGEMENT

EXALOGIC ELASTIC CLOUD MANAGEMENT EXALOGIC ELASTIC CLOUD MANAGEMENT Jean-Marc Digne Ingénieur Avant Vente Oracle France 1 The following is intended to outline our general product direction. It is intended for information purposes only,

Plus en détail

Chapitre 1 : Introduction aux Systèmes d Exploitation (SE)

Chapitre 1 : Introduction aux Systèmes d Exploitation (SE) 1. Introduction Chapitre 1 : Introduction aux Systèmes d Exploitation (SE). 1 système informatique est un ensemble constitué de matériels et de logiciels et qui assure le traitement des données.. Les pgms

Plus en détail

Systèmes multi-processeurs intégrés sur puce

Systèmes multi-processeurs intégrés sur puce Systèmes multi-processeurs intégrés sur puce version 1.0 PHY 568 Alain Greiner Pla n Architectures multi-processeurs à mémoire partagée Applications parallèles embarquées Bus système / exemple du PIBUS

Plus en détail

Architectures logicielles pour les systèmes embarqués temps réel

Architectures logicielles pour les systèmes embarqués temps réel ETR 07 4 septembre 2007 Architectures logicielles pour les systèmes embarqués temps réel Jean-Philippe Babau, Julien DeAntoni jean-philippe.babau@insa-lyon.fr 1/31 Plan Architectures logicielles pour les

Plus en détail

Table des matières PRESENTATION DU LANGAGE DS2 ET DE SES APPLICATIONS. Introduction

Table des matières PRESENTATION DU LANGAGE DS2 ET DE SES APPLICATIONS. Introduction PRESENTATION DU LANGAGE DS2 ET DE SES APPLICATIONS Depuis SAS 9.2 TS2M3, SAS propose un nouveau langage de programmation permettant de créer et gérer des tables SAS : le DS2 («Data Step 2»). Ces nouveautés

Plus en détail

Proposition d un plan d étude pour l option «informatique embarquée»

Proposition d un plan d étude pour l option «informatique embarquée» Proposition d un plan d étude pour l option «informatique embarquée» Motivation : L informatique embarquée est un sous ensemble de l informatique qui est en pleine croissance. Elle intègre plusieurs aspects

Plus en détail

Communication Visuelle par Composition de Flux Vidéo

Communication Visuelle par Composition de Flux Vidéo Communication Visuelle par Composition de Flux Vidéo Phuong Hoang Nguyen, Jozef Hatala, Gilles Privat, Pascal Sicard² FT R&D DIH/OCF - LSR-IMAG² Le présent document contient des informations qui sont la

Plus en détail

les Design Patterns 11/02/2013 labsticc.univ-brest.fr/pages_perso/babau/ Département Informatique, UFR Sciences, UBO Laboratoire Lab-STICC

les Design Patterns 11/02/2013 labsticc.univ-brest.fr/pages_perso/babau/ Département Informatique, UFR Sciences, UBO Laboratoire Lab-STICC labsticc.univ-brest.fr/pages_perso/babau/ les Design Patterns Jean-Philippe Babau Département Informatique, UFR Sciences, Laboratoire Lab-STICC 2 1 Plan Introduction aux Design patterns Quelques Design

Plus en détail

Profil UML pour TLM: contribution à la formalisation et à l automatisation du flot de conception et vérification des systèmes-sur-puce.

Profil UML pour TLM: contribution à la formalisation et à l automatisation du flot de conception et vérification des systèmes-sur-puce. INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE N attribué par la bibliothèque T H È S E pour obtenir le grade de DOCTEUR DE L INPG Spécialité : «Micro et Nano Électronique» préparée au laboratoire CEA LIST/DTSI/SOL/LISE

Plus en détail

POSIX threads (programmation concurrente) Les threads. Les fils d exécution : threads ou processus légers. Introduction

POSIX threads (programmation concurrente) Les threads. Les fils d exécution : threads ou processus légers. Introduction POSIX threads (programmation concurrente) François Broquedis, Grégory Mounié, Matthieu Ospici, Vivien Quéma d après les œuvres de Jacques Mossière et Yves Denneulin Introduction Moniteur Exclusion mutuelle

Plus en détail

Analyse et développement de protocoles de communication pour un réseau social mobile

Analyse et développement de protocoles de communication pour un réseau social mobile Analyse et développement de protocoles de communication pour un réseau social mobile Christophe Berger - EPITA Promotion 2007 - Spécialisation CSI Stage effectué sous la direction de Naceur Malouch LIP6

Plus en détail

Utilisation de SystemC pour la conception des SoC

Utilisation de SystemC pour la conception des SoC Utilisation de SystemC pour la conception des SoC aniela ragomirescu 1,2, Roberto Reyna 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil Toulouse cedex 4 2-LAAS-CNRS ; Université de Toulouse,

Plus en détail

Une plate-forme d expérimentation multiprocesseur pour les réseaux sans fil

Une plate-forme d expérimentation multiprocesseur pour les réseaux sans fil Une plate-forme d expérimentation multiprocesseur pour les réseaux sans fil Damien Hedde, Pierre-Henri Horrein, Frédéric Pétrot, Robin Rolland et Franck Rousseau CNRS/Grenoble INP/UJF CIME-Nanotech Parvis

Plus en détail

Noyau RTLinux. Noyau RTLinux

Noyau RTLinux. Noyau RTLinux Noyau RTLinux Noyau RTLinux 1 Principes de programmation RTLinux est implémenté sur la base du Minimal Real-time System Profile (POSIX 1003.13 draft 9) ou «système d'exploitation temps réel minimal», et

Plus en détail

Systèmes & Réseaux. Georges Arhodakis Université Paris 8

Systèmes & Réseaux. Georges Arhodakis Université Paris 8 Systèmes & Réseaux Georges Arhodakis Université Paris 8 Sommaire Introduction Historique Service du noyau Appel Système Trappes & Interruptions Horloge & Gestion du Temps Ordonnancement Contrôle & Gestion

Plus en détail

Bus de terrain. Thèmes abordés 25.03.2015

Bus de terrain. Thèmes abordés 25.03.2015 Bus de terrain Un protocole répandu et facile à implémenter 1 Thèmes abordés Présentation Historique caractéristique de MODBUS MODBUS Implantation dans le marché Exemples d appareils, exemples de logiciels

Plus en détail

Gestion Mémoire. Informatique Embarquée M2 / 2014. Gestion Mémoire

Gestion Mémoire. Informatique Embarquée M2 / 2014. Gestion Mémoire Informatique Embarquée M2 / 24 24 Interaction CPU / mémoire Bus d'adresses CPU Bus de Données Bus de Contrôle 24 Architecture Von Neumann CPU contient: Instructions et Données CPU charge les instructions

Plus en détail

Les méthodes formelles dans le cycle de vie. Virginie Wiels ONERA/DTIM Virginie.Wiels@onera.fr

Les méthodes formelles dans le cycle de vie. Virginie Wiels ONERA/DTIM Virginie.Wiels@onera.fr Les méthodes formelles dans le cycle de vie Virginie Wiels ONERA/DTIM Virginie.Wiels@onera.fr Plan Introduction Différentes utilisations possibles Différentes techniques pour différentes propriétés à différents

Plus en détail

Optimizing Network Performance in Virtual Machines

Optimizing Network Performance in Virtual Machines Optimizing Network Performance in Virtual Machines THÈSE N O 4267 (2009) PRÉSENTÉE le 27 janvier 2009 À LA FACULTE INFORMATIQUE ET COMMUNICATIONS Laboratoire de systèmes d'exploitation SECTION D'INFORMATIQUE

Plus en détail

Systèmes d exploitation et Programmation Concurrente. L équipe «SEPC» L organisation de l année 14/09/2014

Systèmes d exploitation et Programmation Concurrente. L équipe «SEPC» L organisation de l année 14/09/2014 Systèmes d exploitation et Programmation Concurrente Yves Denneulin Yves.Denneulin@imag.fr Jacques Mossière Sebastien Viardot Le cours L équipe «SEPC» Yves Denneulin : ISI, Telecom et SLE Les TD/TP Vincent

Plus en détail

[Résumé: Intégration d un contrôle automatisé dans une station de test électrique]

[Résumé: Intégration d un contrôle automatisé dans une station de test électrique] SEPTEMBRE 2013 INSA de Strasbourg Génie électrique : Option énergie Par : Adnane BOUKHEFFA Tuteur Institutionnel : M. Guy STURTZER Réalisé au sein du Groupe Legrand 290 Avenue de Colmar, Strasbourg 67100

Plus en détail

HAUTE DISPONIBILITE & CONTINUITÉ DE SERVICE MULTI PLATES FORMES. Simple & Performant. www.quick software line.com

HAUTE DISPONIBILITE & CONTINUITÉ DE SERVICE MULTI PLATES FORMES. Simple & Performant. www.quick software line.com HAUTE DISPONIBILITE & CONTINUITÉ DE SERVICE MULTI PLATES FORMES Haute disponibilité pour Serveurs Ouverts (Windows, UNIX, AIX, Linux, VMware (Windows, UNIX, AIX, Linux, VMware ) Généralités Quelques définitions

Plus en détail

LES APPROCHES CONCRÈTES POUR LE DÉPLOIEMENT D INFRASTRUCTURES CLOUD AVEC HDS & VMWARE

LES APPROCHES CONCRÈTES POUR LE DÉPLOIEMENT D INFRASTRUCTURES CLOUD AVEC HDS & VMWARE LES APPROCHES CONCRÈTES POUR LE DÉPLOIEMENT D INFRASTRUCTURES CLOUD AVEC HDS & VMWARE Sylvain SIOU VMware Laurent DELAISSE Hitachi Data Systems 1 Hitachi Data Systems Corporation 2012. All Rights Reserved

Plus en détail

Le rôle futur des outils de management. Jean-Pierre Garbani Vice President, Principal Analyst Forrester Research

Le rôle futur des outils de management. Jean-Pierre Garbani Vice President, Principal Analyst Forrester Research Le rôle futur des outils de management Jean-Pierre Garbani Vice President, Principal Analyst Forrester Research Agenda Les problèmes actuels L évolution des services métiers Le rôle des outils de management

Plus en détail

Informatique pour scientifiques hiver 2003-2004. Plan général Systèmes d exploitation

Informatique pour scientifiques hiver 2003-2004. Plan général Systèmes d exploitation Informatique pour scientifiques hiver 2003-2004 27 Janvier 2004 Systèmes d exploitation - partie 3 (=OS= Operating Systems) Dr. Dijana Petrovska-Delacrétaz DIVA group, DIUF 1 Plan général Systèmes d exploitation

Plus en détail

Cours 13. RAID et SAN. 2004, Marc-André Léger

Cours 13. RAID et SAN. 2004, Marc-André Léger Cours 13 RAID et SAN Plan Mise en contexte Storage Area Networks Architecture Fibre Channel Network Attached Storage Exemple d un serveur NAS EMC2 Celerra Conclusion Démonstration Questions - Réponses

Plus en détail

Structure du bus système Gestion du bus système Fonctionnement des périphériques

Structure du bus système Gestion du bus système Fonctionnement des périphériques Périphériques et bus système Structure du bus système Gestion du bus système Fonctionnement des s MÉMOIRE PRINCIPALE BUS SYSTÈME Cache d'instructions MMU TLB Unité de de contrôle Unité de de traitement

Plus en détail

Introduction aux Machines Virtuelles avec VMKit

Introduction aux Machines Virtuelles avec VMKit Introduction aux Machines Virtuelles avec Ingénieur :, Responsables : Gaël Thomas, Gilles Müller EQUIPE REGAL LIP6 INRIA (Paris/France) un substrat de machine virtuelle : a substrate for Managed Runtime

Plus en détail

La technologie Java Card TM

La technologie Java Card TM Présentation interne au CESTI La technologie Java Card TM sauveron@labri.u-bordeaux.fr http://dept-info.labri.u-bordeaux.fr/~sauveron 8 novembre 2002 Plan Qu est ce que Java Card? Historique Les avantages

Plus en détail

Développement de moyens matériels pour la protection des couches basses du logiciel 1 / 45

Développement de moyens matériels pour la protection des couches basses du logiciel 1 / 45 Développement de moyens matériels pour la protection des couches basses du logiciel Benoît Morgan, Éric Alata, Vincent Nicomette Réunion du groupe RéSIST LAAS-CNRS, INSA Toulouse 15 décembre 2014 Développement

Plus en détail

Enjeux de la conception des systèmes critiques automobiles

Enjeux de la conception des systèmes critiques automobiles Enjeux de la conception des systèmes critiques automobiles Systèmes actuels et à venir Comparaison à d autres secteurs Processus du projet SETTA Limitations Conclusion Systèmes actuels et à venir ABS Direction

Plus en détail

4 Sémaphores. 4.1 Syntaxe et sémantique. sem s1; /* sem s1 = 0; */ sem s2 = 1; sem forks[5] = ([5] 1); P(s): < await(s > 0) s = s - 1; >

4 Sémaphores. 4.1 Syntaxe et sémantique. sem s1; /* sem s1 = 0; */ sem s2 = 1; sem forks[5] = ([5] 1); P(s): < await(s > 0) s = s - 1; > 4 Sémaphores Motivation = une approche avec busy waiting n est pas intéressante dans un programme avec fils d exécution multiples, puisque le nombre de processus est généralement plus grand que le nombre

Plus en détail

Simulation de haut niveau de systèmes d exploitations distribués pour l exploration matérielle et logicielle

Simulation de haut niveau de systèmes d exploitations distribués pour l exploration matérielle et logicielle École Doctorale Science et Ingénieurie de l Université de Cergy-Pontoise Discipline : Sciences et Technologies de l Information et de la Communication Spécialité : Informatique THÈSE Présentée pour obtenir

Plus en détail

Rappels, SISD, SIMD. Calculateurs hybrides (GPU-OpenCL) Rappels, MIMD mémoire partagée. Rappels, MIMD mémoire partagée. Rappels... SISD,...

Rappels, SISD, SIMD. Calculateurs hybrides (GPU-OpenCL) Rappels, MIMD mémoire partagée. Rappels, MIMD mémoire partagée. Rappels... SISD,... Rappels, SISD, SIMD Calculateurs hybrides (GPU-OpenCL) Rappels... SISD,... SIMD Formation d Ingénieurs de l Institut Galiléee MACS 3 Philippe d Anfray Philippe.d-Anfray@cea.fr CEA DSM 2013-2014 SISD :

Plus en détail