Modélisation des interfaces matériel/logiciel

Dimension: px
Commencer à balayer dès la page:

Download "Modélisation des interfaces matériel/logiciel"

Transcription

1 Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET Grenoble Cedex France

2 Définition : Interface Matériel/Logiciel pour les MPSoC 2/28 MPSoC composé de: Nœuds Matériels Nœuds Logiciels Réseau de communication Nœud Logiciel : Sous système CPU spécifique GPP, DSP, ASIP I/O, architecture mémoire Architecture logicielle en couche Code applicatif haut niveau. Hardware Dependent Software (HDS) Interfaces HW/SW pour la conception des SOC Abstraire le HDS et le matériel spécifique Fournir une API logicielle applicative Disponible à différents niveaux d abstraction Hardware node Interface Software node Interface Communication Network Operating System CPU bridge Multi-Thread application SW interface Specific I/O HW/SW HAL Interface MEM Model Network interface DMA Hardware Co-processor HW PROTOCOL

3 Interfaces Matériel/Logiciel classiques Modèles d abstraction : le grand écart Software Sub-System Software Thread 1 System Level Functional specification Software Thread 2 Fully implicit HW/SW Interface Hardware Partition ning Software Sub-System Software Thread 1 GAP Software Thread 1 Abstract HW/SW Interface Hardware Software design Hardware/Software Early HW/SW integration discontinuity Binary SW Appli OS HAL Integration ISS IT Ctrl Fully explicit HW/SW Interface MEM FIFO HW Virtual Prototype ISA/RTL 3/28 Hardware design Correction cycle

4 Interface Matériel/Logiciel abstraite État de l art Modélisation des interfaces Matériel/Logiciel Approches logicielles: matériel complètement implicite Validation de l OS sans interaction avec le matériel Pas d estimation de performances précise Approches matérielles : Logiciel binaire Debug de l OS fastidieux Temps de simulation exagérément long Méthodes de conception au niveau système Modèle d architecture fixe Application/architecture restreinte (TTL, DSOC,...) Besoins : Modèle d interface Matériel/Logiciel permettant le debug de l OS tôt et l estimation de performance précise 4/28

5 Sommaire Introduction Modélisation des interfaces Matériel/Logiciel Transaction Accurate Level Modèles exécutables en SystemC Expérimentations Perspectives 5/28

6 Sommaire Introduction Modélisation des interfaces Matériel/Logiciel Transaction Accurate Level Modèles exécutables en SystemC Expérimentations Perspectives 6/28

7 Modélisation de l interface au niveau «Transaction Accurate» Abstraire La couche logicielle HAL Détails du sous système CPU Interface Logicielle : API HAL Context switch Spin lock IO Read/Write Interface Matériel: protocole VCI, AMBA, Interface matérielle spécifique (FIFO) Operating System bridge Multi-Thread application HAL HAL API Network interface Hardware Specific I/O HW/SW Interface CPU MEM DMA At Transaction Accurate Level Hardware Co-processor HW PROTOCOL 7/28

8 Modélisation de l interface au niveau «Transaction Accurate» 8/28 Execution Unit : modélisation du parallélisme au niveau processeur Access Unit : modélisation des communication dans le sous système CPU Data Unit : encapsulation des périphériques Synchronization Unit : modélisation du mécanisme de gestion et de contrôle d interruptions Cet ensemble d éléments implémente l adaptation entre l interface logicielle et matérielle Execution Unit bridge HAL_API Multi-Thread application Operating System Access Unit Device HAL HAL API Network interface Specific I/O HW/SW Interface CPU MEM DMA At Transaction Accurate Level Device Hardware Co-processor Data Unit HW PROTOCOL HW PROTOCOL Hardware Synchro Unit

9 Software Sub-System Services pour l adaptation d interfaces Matériel/Logiciel Software Thread 1 Software Thread 2 Les interfaces matérielle et logicielle sont modélisées par un ensemble de services (fournis/requis) Adaptation d interface par composants Éléments logiciels Éléments matériels Éléments Hybrides SW Hyb HW 9/28 Hardware

10 Implémentation de l interface SW interface Concept d élément d interface Les éléments requièrent et/ou fournissent des services Un service représente une fonctionnalité S1 S3 Une interface Matériel/Logiciel consiste en un assemblage d élément logiciels, hybrides et matériels Process S1 Approche déjà utilisée en modélisation logicielle et matérielle Process Process 10/28 HW interface

11 Sommaire Introduction Modélisation des interfaces Matériel/Logiciel Transaction Accurate Level Modèles exécutables en SystemC Expérimentations Personnels 11/28

12 Services logiciels en SystemC Mécanisme des «sc_interface» en SystemC Équivalence entre objets SystemC et concept de service sc_interface sc_export sc_port sc_module Service Service fournis Service requis Élément Module 1 Module 2 sc_port sc_export 12/28 Process fct Appel de fonction Implémentation

13 Élément logiciels LOCK SEM class LOCK : public sc_interface { virtual int lock() = 0; }; 13/28 UNLOCK lock Mutex unlock Seulement des méthodes C++ exportées pour implémenter des services logiciels Pas de SC_THREAD, SC_CTHREAD ou SC_METHOD Pas de wait() SystemC SC_MODULE(Mutex), public LOCK, public UNLOCK { sc_export<lock> plock; sc_export<unlock> punlock; sc_port<sem> psem; int lock(){...}; int unlock(){...}; SC_CTOR(Mutex) : plock("plock"), punlock("punlock"), psem("psem") { plock(*this); punlock(*this); } };

14 Élément matériel Service matériel Les services sont implémentés par les SC_THREAD et accessible à travers les ports SystemC Pas de méthode C++ exportés Implémentation SystemC Standard S1 S2 Process Process S3 14/28

15 Éléments Hybrides Combine éléments logiciels et matériels : Méthodes C++ exportées pour l implémentation des services logiciels Thread(s) SystemC pour l implémentation des services matériels Appels à la fonction wait() pour introduire le temps dans le modèle S1 S1 Process S3 S2 15/28

16 Éléments hybrides et modèle d exécution logiciel Les éléments hybrides sont les éléments clé pour modéliser l exécution séquentielle du logiciel Utilisés pour implémenter l unité d exécution(cpu) Un thread SystemC représente un processeur Ce thread implémente les initialisations bas niveau Un appel au service logiciel OS_INIT fourni par l application permet de «booter» l OS Tout le logiciel est alors exécuté séquentiellement Software Application (Appli + OS + COM) Le temps d exécution du logiciel est introduit par annotation de l application Des appels au service consume modélisent le temps consommé par le software dans le contexte du processeur CONSUME OS_INIT hw_thread 16/28 EXEC_UNIT

17 Détails : simulation logicielle L élément EXEC_UNIT modélise les initialisations bas niveau et boote l OS L OS et l application sont exécutés séquentiellement Des appels à CONSUME permettent à SystemC de gérer la simulation concurrente du matériel Des appels a CONSUME peuvent se faire à partir des élément du modèle TA afin d augmenter la précision Simulation start EXEC_UNIT OS Appli 17/28

18 Sommaire Introduction Modélisation des interfaces Matériel/Logiciel Transaction Accurate Level Modèles exécutables en SystemC Expérimentations Perspectives 18/28

19 Application Motion JPEG : Modèle au niveau Système 6 tâches logicielles et 2 matérielles Modèle d exécution synchronisé par les communications SOFTWARE VLD IQ ZZ DEMUX LIBU IDCT 19/28 Vitesse de simulation élevée Validation fonctionnelle simple Pas de détails sur l OS Pas de détails sur les communications TRAFFIC GENERATOR HARDWARE Communication channel VIDEO OUT thread

20 Application Motion JPEG : Modèle Prototype Virtuel 20/28 Les tâches logicielles sont exécutées sur un OS POSIX : MUTEK Le binaire est interprété par le simulateur du processeur cible Le reste du système est au niveau RTL Communications détaillées Précision des performances Validation fastidieuse du système d exploitation Simulation très lente Binary SW Appli Mutek OS HAL ISS MEM HAL API TG IT Ctrl HW/SW Interface At Transaction VCI Cross bar Accurate Level FIFO HW PROTOCOL VIDEO

21 Simulation de l application 3 simulations Utilisation du même code logiciel pour les 3 niveaux Utilisation du même code de l OS au niveau TA et VP MJpeg Appli POSIX API Host OS (LINUX) MJpeg Appli POSIX API MUTEK OS HAL API T.A. Model MJpeg Appli POSIX API MUTEK OS HAL API HAL (sparc) ISS + Sub-System POSIX API SW view of HW HW PROTOCOL Hardware HW PROTOCOL Hardware 21/28 System Level 0.017s/image (No CPU) Transaction Accurate 1.2s/image (2 Execution Unit) Virtual Prototype 235s/image (2 Sparc ISS)

22 Application Motion JPEG : Modèle Transaction Accurate 22/28 Éléments logiciels CONTEXT INTERRUPT Éléments matériels VCI FIFO Éléments hybrides CROSSBAR VCI WRAPPER EXEC_UNIT HAL API SPIN SPIN LOCK UNLOCK MEM HW PROTOCOL CXT INIT SWITCH CONTEXT XBAR DIAGNOSTIC CONSUME VCI_WRAPPER FIFO OS INIT HS_READ REQ ACK DATA SMP THIS COUNT EXEC_UNIT IO_ACCESS READ WRITE REQ ACK DATA IT MASK UNMASK INTERRUPT IT_CTRL HS_WRITE

23 Résultats de simulation au niveau Transaction Accurate Traces de simulation plus détaillées qu au niveau Système Debug de l OS (synchronisations, comportement temporel, debugger standard) gain en vitesse de 200 par rapport au niveau prototype virtuel pour cette implémentation blocking communication 23/28

24 Modification du modèle de l interface Matériel/Logiciel Ajout d un élément DMA Hybride Modification de l application pour l utilisation du DMA Paralléliser communications et traitement HAL API SPIN SPIN LOCK UNLOCK MEM CXT INIT SWITCH CONTEXT XBAR DIAGNOSTIC CONSUME VCI_WRAPPER OS INIT SMP THIS COUNT EXEC_UNIT DMA IO_ACCESS READ WRITE IT MASK UNMASK INTERRUPT IT_CTRL FIFO 24/28 HW PROTOCOL HS_READ REQ ACK DATA REQ ACK DATA HS_WRITE

25 Modification du modèle de l interface Matériel/Logiciel La simulation permet de valider les communication DMA et de vérifier l effet sur l exécution des threads de l application. 25/28

26 Sommaire Introduction Modélisation des interfaces Matériel/Logiciel Transaction Accurate Level Modèles exécutables en SystemC Expérimentations Perspectives 26/28

27 Perspectives Appliquer l approche proposée à d autres niveaux d abstraction : Architecture Virtuelle, permettant d abstraire le Système d Exploitation et les communication spécifiques Automatiser la conception des interface Matériel/Logiciel pour permettre : L exploration d architecture. Le raffinement Operating System bridge Multi-Thread application SW interface Network interface Hardware Specific I/O HW/SW interface HAL Interface At Virtual HW/SW Interface CPU Architecture MEM DMA At Transaction Level Accurate Level HW interface Hardware Co-processor 27/28

28 Résumé Modèle exécutable de l interface Matériel/Logiciel Résultats : Intégration du matériel et du logiciel anticipé Simulation rapide et précise de l'application Motion-JPEG Modèle exécutable dans un environnement standard (SystemC) Bénéfices : Validation du Système d exploitation Estimation de performance 28/28

29 Merci Questions? 29/28

Hardware dependant Software design

Hardware dependant Software design 2008 2007 Hardware dependant Software design Ahmed A. Jerraya CEA-LETI Ahmed.jerraya@cea.fr 1 Outline 2007 Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models

Plus en détail

Prototypage virtuel de système sur puce pour une simulation rapide et fidèle

Prototypage virtuel de système sur puce pour une simulation rapide et fidèle Prototypage virtuel de système sur puce pour une simulation rapide et fidèle Séminaire Collège de France, 29 Janvier 2014 Laurent Maillet-Contoz STMicroelectronics Laurent.Maillet-Contoz@st.com Matthieu

Plus en détail

Simulation et estimation de performance des MPSoC au niveau PVT

Simulation et estimation de performance des MPSoC au niveau PVT Chapter 1 Simulation et estimation de performance des MPSoC au niveau PVT 1.1 Introduction Dans le chapitre précédent, la problématique du temps de simulation pour évaluer les performances des MPSoC au

Plus en détail

Une méthode de conception de systèmes sur puce

Une méthode de conception de systèmes sur puce École thématique ARCHI 05 Une méthode de conception de systèmes sur puce (de l intégration d applications) Frédéric PÉTROT Laboratoire TIMA Institut National Polytechnique de Grenoble Frédéric Pétrot/TIMA/INPG

Plus en détail

Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d

Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d Architecture Doctorant: Directeurs de thèse: Bechir ZALILA

Plus en détail

Thème 3 Conception et vérification d architectures de systèmes sur puce

Thème 3 Conception et vérification d architectures de systèmes sur puce Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur

Plus en détail

NOTIONS SUR WINDOWS NT

NOTIONS SUR WINDOWS NT Chapitre 10 NOTIONS SUR WINDOWS NT Le système d'exploitation WINDOWS NT (New Technology) a été conçu par Microsoft entre 1988 et 1993. Cinq objectifs étaient poursuivis en créant ce nouveau SE : - offrir

Plus en détail

De l idée au produit

De l idée au produit Chapitre 1 De l idée au produit 1.1. Introduction La conjonction de l évolution des technologies de fabrication des circuits intégrés et de la nature du marché des systèmes électroniques fait que l on

Plus en détail

Une approche modèle dans la conception de systèmes sur puce hétérogènes

Une approche modèle dans la conception de systèmes sur puce hétérogènes Une approche modèle dans la conception de systèmes sur puce hétérogènes Jean-Luc Dekeyser et Lossan Bondé FETCH 07 IP dans le SoC 100% Réutilisé 80% Spécifique 60% 40% 20% 0% 1999 2002 2005 2008 2011 2014

Plus en détail

Soutenance de Thèse. Analyses statistiques des communications sur puce

Soutenance de Thèse. Analyses statistiques des communications sur puce Soutenance de Thèse Analyses statistiques des communications sur puce Antoine Scherrer LIP - ENS Lyon Equipe Compsys 11 décembre 26 A. Scherrer - Analyses statistiques des communications sur puce 1 / 4

Plus en détail

Claude Kaiser Machine virtuelle et environnement utilisateur SRI_B CHAPITRE 1

Claude Kaiser Machine virtuelle et environnement utilisateur SRI_B CHAPITRE 1 CHAPITRE 1 FOURNIR À L'UTILISATEUR UNE MACHINE VIRTUELLE ET UN ENVIRONNEMENT D'EXÉCUTION DE PROGRAMMES Plan ENVIRONNEMENT DE TRAVAIL ADAPTÉ AU BESOIN DE L'UTILISATEUR Fonctions de l'environnement d'exécution

Plus en détail

Systèmes d exploitation et Programmation Concurrente. L équipe «SEPC» L organisation de l année 14/09/2014

Systèmes d exploitation et Programmation Concurrente. L équipe «SEPC» L organisation de l année 14/09/2014 Systèmes d exploitation et Programmation Concurrente Yves Denneulin Yves.Denneulin@imag.fr Jacques Mossière Sebastien Viardot Le cours L équipe «SEPC» Yves Denneulin : ISI, Telecom et SLE Les TD/TP Vincent

Plus en détail

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999 Méthodes et outils de génération de code pour les plateformes multi-cœurs fondés sur la représentation de haut niveau des applications et des architectures A. Elmrabti To cite this version: A. Elmrabti.

Plus en détail

Systèmes d exploitation. Introduction. (Operating Systems) http://www.sir.blois.univ-tours.fr/ mirian/

Systèmes d exploitation. Introduction. (Operating Systems) http://www.sir.blois.univ-tours.fr/ mirian/ Systèmes d exploitation (Operating Systems) Introduction SITE : http://www.sir.blois.univ-tours.fr/ mirian/ Systèmes d exploitation - Mírian Halfeld-Ferrari p. 1/2 Qu est-ce qu un SE? Ensemble de logiciels

Plus en détail

Temps Réel. Jérôme Pouiller Septembre 2011

Temps Réel. Jérôme Pouiller <j.pouiller@sysmic.org> Septembre 2011 Temps Réel Jérôme Pouiller Septembre 2011 Sixième partie VI Architectures des OS temps réels J. Pouiller Temps Réel 172 / 197 18 Problématique des OS RT 19 Systèmes Symétriques

Plus en détail

Introduction aux Composants Logiciels

Introduction aux Composants Logiciels Introduction aux Composants Logiciels Christian Pérez LIP/INRIA Année 2010-11 Plan Introduction aux composants logiciels Pourquoi des composants logiciels Notions de composants logiciels Conclusion Survol

Plus en détail

SDL: 20 ans de programmation basée modèle

SDL: 20 ans de programmation basée modèle SDL: 20 ans de programmation basée modèle Emmanuel Gaudin emmanuel.gaudin @ pragmadev.com Principes MDE, MDA et MDD: Approche orienté modèle PIM: Platform Independant Model PDM: Platform Definition Model

Plus en détail

Université Joseph Fourier, Informatique et Mathématiques Appliquées T H E S E

Université Joseph Fourier, Informatique et Mathématiques Appliquées T H E S E Université Joseph Fourier, Informatique et Mathématiques Appliquées N attribué par la bibliothèque / / / / / / / / / T H E S E pour obtenir le grade de DOCTEUR DE l UNIVERSITÉ JOSEPH FOURIER Spécialité

Plus en détail

POSIX threads (programmation concurrente) Les threads. Les fils d exécution : threads ou processus légers. Introduction

POSIX threads (programmation concurrente) Les threads. Les fils d exécution : threads ou processus légers. Introduction POSIX threads (programmation concurrente) François Broquedis, Grégory Mounié, Matthieu Ospici, Vivien Quéma d après les œuvres de Jacques Mossière et Yves Denneulin Introduction Moniteur Exclusion mutuelle

Plus en détail

EX4C Systèmes d exploitation. Séance 6 Synchronisation

EX4C Systèmes d exploitation. Séance 6 Synchronisation EX4C Systèmes d exploitation Séance 6 Synchronisation Sébastien Combéfis vendredi 21 novembre 2014 Ce(tte) œuvre est mise à disposition selon les termes de la Licence Creative Commons Attribution Pas d

Plus en détail

QUELQUES CONCEPTS INTRODUCTIFS

QUELQUES CONCEPTS INTRODUCTIFS ESIEE Unité d'informatique IN101 Albin Morelle (et Denis Bureau) QUELQUES CONCEPTS INTRODUCTIFS 1- ARCHITECTURE ET FONCTIONNEMENT D UN ORDINATEUR Processeur Mémoire centrale Clavier Unité d échange BUS

Plus en détail

Architecture Logicielle

Architecture Logicielle Architecture Logicielle Chapitre 3: UML pour la description et la documentation d une architecture logicielle Année universitaire 2013/2014 Semestre 1 Rappel L architecture d un programme ou d un système

Plus en détail

École Polytechnique de Montréal Département de Génie Informatique

École Polytechnique de Montréal Département de Génie Informatique École Polytechnique de Montréal Département de Génie Informatique INF8500 Automne 2012 Laboratoire #2, Partie 1 Transformation des couleurs dans le MJPEG 1. Objectif L objectif de ce laboratoire est de

Plus en détail

PLATE-FORME DE CLOUD COMPUTING SLAPOS. Intégration d applications

PLATE-FORME DE CLOUD COMPUTING SLAPOS. Intégration d applications PLATE-FORME DE CLOUD COMPUTING SLAPOS Intégration d applications Alain Takoudjou Kamdem Alain.takoudjou@lipn.univ-paris13.fr LIPN Université Paris 13 Vichy 2014 Présentation du cloud computing Le Cloud

Plus en détail

La technologie Java Card TM

La technologie Java Card TM Présentation interne au CESTI La technologie Java Card TM sauveron@labri.u-bordeaux.fr http://dept-info.labri.u-bordeaux.fr/~sauveron 8 novembre 2002 Plan Qu est ce que Java Card? Historique Les avantages

Plus en détail

Environnements de Développement

Environnements de Développement Institut Supérieur des Etudes Technologiques de Mahdia Unité d Enseignement: Environnements de Développement Mme BEN ABDELJELIL HASSINE Mouna m.bnaj@yahoo.fr Développement des systèmes d Information Syllabus

Plus en détail

Architectures des OS temps réels

Architectures des OS temps réels Temps Réel Jérôme Pouiller Sixième partie VI Architectures des OS temps réels Sysmic - J. Pouiller Temps Réel 171 / 1 Sysmic - J. Pouiller Temps Réel 172 / 1 Architectures multi-coeurs

Plus en détail

Temps Réel. Jérôme Pouiller

Temps Réel. Jérôme Pouiller <j.pouiller@sysmic.org> Temps Réel Jérôme Pouiller Sixième partie VI Architectures des OS temps réels Sysmic - J. Pouiller Temps Réel 171 / 1 Sysmic - J. Pouiller Temps Réel 172 / 1 Architectures multi-coeurs

Plus en détail

Contexte et motivations Les techniques envisagées Evolution des processus Conclusion

Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Vérification de logiciels par analyse statique Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Contexte et motivations Specification Design architecture Revues and

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1

INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1 INF6500 : Structures des ordinateurs Sylvain Martel - INF6500 1 Cours 4 : Multiprocesseurs Sylvain Martel - INF6500 2 Multiprocesseurs Type SISD SIMD MIMD Communication Shared memory Message-passing Groupe

Plus en détail

VMware vsphere 5 Préparation à la certification VMware Certified Professional 5 Data Center Virtualization (VCP5-DCV) - Examen VCP510

VMware vsphere 5 Préparation à la certification VMware Certified Professional 5 Data Center Virtualization (VCP5-DCV) - Examen VCP510 Introduction A. Au sujet du livre 10 B. Au sujet de l'examen 10 Chapitre 1 Les nouveautés de vsphere A. Présentation 14 B. En quoi vsphere 5 diffère de vsphere 4? 14 1. Un Service Console abandonné 14

Plus en détail

M a c h i n e V i r t u e l l e R a d i o

M a c h i n e V i r t u e l l e R a d i o M a c h i n e V i r t u e l l e R a d i o Riadh Ben Abdallah riadh.ben-abdallah@inria.fr Laboratoire CITI, Équipe Systèmes Embarqués Séminaire des thésards, 20 Mars 2008 1 Le Contexte radio logicielle

Plus en détail

Gestion des opérateurs reconfigurables au sein des circuits. Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr

Gestion des opérateurs reconfigurables au sein des circuits. Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr Gestion des opérateurs reconfigurables au sein des circuits Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr Plan de la présentation Contexte Rappel sur les architectures reconfigurables

Plus en détail

Synchro et Threads Java TM

Synchro et Threads Java TM Synchro et Threads Java TM NICOD JEAN-MARC Master 2 Informatique Université de Franche-Comté UFR des Sciences et Techniques septembre 2008 NICOD JEAN-MARC Synchro et Threads avec Java TM 1 / 32 Sommaire

Plus en détail

Chapitre 2 : Abstraction et Virtualisation

Chapitre 2 : Abstraction et Virtualisation Virtualisation et Cloud Computing Chapitre 2 : Abstraction et Virtualisation Objectifs Présenter la notion de niveaux d abstraction séparés par des interfaces bien définies Description des avantages et

Plus en détail

4. Outils pour la synchronisation F. Boyer, Laboratoire Lig Fabienne.Boyer@imag.fr

4. Outils pour la synchronisation F. Boyer, Laboratoire Lig Fabienne.Boyer@imag.fr 4. Outils pour la synchronisation F. Boyer, Laboratoire Lig Fabienne.Boyer@imag.fr Le problème Insuffisance des solutions de base (verrous) Les solutions de plus haut niveau Les Sémaphores Les Moniteurs

Plus en détail

Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce

Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce Joël Porquet Présenté par Franck Wajsbürt Université Pierre et Marie Curie - Paris VI 30 mai 2012 Introduction Résultat

Plus en détail

Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable.

Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable. Arthur Segard 3eme année ENSEA section Informatique et Systèmes DEA Traitement des Images et du Signal Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture

Plus en détail

GenDbg : un débogueur générique. Didier Eymery Jean-Marie Borello Jean-Marie Fraygefond Odile Eymery Philippe Bion

GenDbg : un débogueur générique. Didier Eymery Jean-Marie Borello Jean-Marie Fraygefond Odile Eymery Philippe Bion GenDbg : un débogueur générique Didier Eymery Jean-Marie Borello Jean-Marie Fraygefond Odile Eymery Philippe Bion 2008 Qui sommes nous? Centre d électronique de l Armement (CELAR) Maîtrise et protection

Plus en détail

Architecture distribuée

Architecture distribuée Architecture distribuée Conception et développement d algorithmes distribués pour le moteur Baboukweb Jean-Christophe DALLEAU Département de Mathématiques et Informatique Université de La Réunion 26 juin

Plus en détail

Vulgarisation Java EE Java EE, c est quoi?

Vulgarisation Java EE Java EE, c est quoi? Paris, le 1 Février 2012 Vulgarisation Java EE Java EE, c est quoi? Sommaire Qu est ce que Java? Types d applications Java Environnements Java Versions de Java Java EE, c est quoi finalement? Standards

Plus en détail

développement de serveurs Internet

développement de serveurs Internet Un modèle génératif pour le développement de serveurs Internet Soutenance de thèse de l Université Paris-Est Gautier LOYAUTÉ Gautier.Loyaute@univ-mlv.fr 5 Septembre 2008 Laboratoire d Informatique Institut

Plus en détail

Systèmes intégrés multiprocesseur

Systèmes intégrés multiprocesseur Systèmes intégrés multiprocesseur Applications, architectures et logiciels embarqués Frédéric Pétrot Département ASIM/LIP6 Université Pierre et Marie Curie Frédéric Pétrot 1 Plan de la présentation Problématique

Plus en détail

Analyse de performance et optimisation. David Geldreich (DREAM)

Analyse de performance et optimisation. David Geldreich (DREAM) Analyse de performance et optimisation David Geldreich (DREAM) Plan de l exposé Analyse de performance Outils Optimisation Démonstrations Analyse de performance Pas d optimisation sans analyse de performance

Plus en détail

Systèmes multi-processeurs intégrés sur puce

Systèmes multi-processeurs intégrés sur puce Systèmes multi-processeurs intégrés sur puce version 1.0 PHY 568 Alain Greiner Pla n Architectures multi-processeurs à mémoire partagée Applications parallèles embarquées Bus système / exemple du PIBUS

Plus en détail

Virtualisation? http://fr.wikipedia.org/wiki/virtualisation. Colloque IPhT 2010 - Informatique

Virtualisation? http://fr.wikipedia.org/wiki/virtualisation. Colloque IPhT 2010 - Informatique Virtualisation? «La virtualisation consiste à faire fonctionner sur un seul ordinateur plusieurs systèmes d'exploitation comme s'ils fonctionnaient sur des ordinateurs distincts.» http://fr.wikipedia.org/wiki/virtualisation

Plus en détail

Définition de portabilité en termes de modèle d exécution pour la simulation des systèmes sur puces

Définition de portabilité en termes de modèle d exécution pour la simulation des systèmes sur puces Définition de portabilité en termes de modèle d exécution pour la simulation des systèmes sur puces Giani Velasquez 1, Giovanni Funchal 2,3, and Matthieu Moy 2 1 UJF M1-INFO Stage TER 2 Verimag, 2, avenue

Plus en détail

RTDS G3. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com

RTDS G3. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com RTDS G3 Emmanuel Gaudin emmanuel.gaudin@pragmadev.com PragmaDev Dédiée au développement d un AGL pour le développement des applications temps réel et embarquées. Réseau de partenaires: Formations, Service,

Plus en détail

Nouvelles architectures informatiques embarquées à base de COTS. Retour d expérience, étude des contraintes de Portage d un Logiciel Bord Lanceur

Nouvelles architectures informatiques embarquées à base de COTS. Retour d expérience, étude des contraintes de Portage d un Logiciel Bord Lanceur Nouvelles architectures informatiques embarquées à base de COTS Retour d expérience, étude des contraintes de Portage d un Logiciel Bord Lanceur EADS Launch Vehicles Patrick CORMERY - Le Vinh Quy RIBAL

Plus en détail

IRL : Simulation distribuée pour les systèmes embarqués

IRL : Simulation distribuée pour les systèmes embarqués IRL : Simulation distribuée pour les systèmes embarqués Yassine El Khadiri, 2 ème année Ensimag, Grenoble INP Matthieu Moy, Verimag Denis Becker, Verimag 19 mai 2015 1 Table des matières 1 MPI et la sérialisation

Plus en détail

Les méthodes formelles dans le cycle de vie. Virginie Wiels ONERA/DTIM Virginie.Wiels@onera.fr

Les méthodes formelles dans le cycle de vie. Virginie Wiels ONERA/DTIM Virginie.Wiels@onera.fr Les méthodes formelles dans le cycle de vie Virginie Wiels ONERA/DTIM Virginie.Wiels@onera.fr Plan Introduction Différentes utilisations possibles Différentes techniques pour différentes propriétés à différents

Plus en détail

Systèmes d'exploitation Gestion des processus

Systèmes d'exploitation Gestion des processus Systèmes d'exploitation Gestion des processus Cours SYE Prof. Daniel Rossier Version 2.3 (2009-2010) 1 Plan Processus Changement de contexte Threads IPC (Inter-Process Communication) Algorithmes d'ordonnancement

Plus en détail

DU MODÈLE À LA PLATE-FORME EMBARQUÉE

DU MODÈLE À LA PLATE-FORME EMBARQUÉE 1 DU MODÈLE À LA PLATE-FORME EMBARQUÉE Versailles, 29 novembre 2011 Journée «Des spécifications à la validation temps réel» 2 DU MODÈLE À LA PLATE-FORME EMBARQUÉE Versailles, 29 novembre 2011 UTILISATION

Plus en détail

france.ni.com Journée technique Du contrôle d instruments au banc de test

france.ni.com Journée technique Du contrôle d instruments au banc de test Journée technique Du contrôle d instruments au banc de test Quelles approches pour analyser vos données, Excel, LabVIEW, fichiers scripts, NI DIAdem National Instruments France Industries et applications

Plus en détail

Modélisation: outillage et intégration

Modélisation: outillage et intégration Modélisation: outillage et intégration Emmanuel Gaudin emmanuel.gaudin@pragmadev.com Un réel besoin Le logiciel double tous les deux ans. Le volume final rend extrêmement difficile de garantir le niveau

Plus en détail

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan Introduction Le système Windows Yves Denneulin Windows a 25 ans Au début basé sur MS/DOS Multi-tâches coopératifs Pas de réelle protection entre applications Famille 1.0 -> 386 -> 95 -> 98 -> Me Version

Plus en détail

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 ENSEIRB-MATMECA Rapport de projet avancé 3 ème année électronique Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 Etudiants : Alexandre Braconnier Axel Chevalier Jean-Marc

Plus en détail

Systèmes & Réseaux. Georges Arhodakis Université Paris 8

Systèmes & Réseaux. Georges Arhodakis Université Paris 8 Systèmes & Réseaux Georges Arhodakis Université Paris 8 Sommaire Introduction Historique Service du noyau Appel Système Trappes & Interruptions Horloge & Gestion du Temps Ordonnancement Contrôle & Gestion

Plus en détail

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 - Evénements et architectures - Spécifications de performances

Plus en détail

Conception et microprocesseurs

Conception et microprocesseurs Electronique embarquée Conception et microprocesseurs Richard Grisel Professeur des Universités Université de Rouen Conception et microprocesseurs Architectures et composants: Logiciel; Matériel. Test

Plus en détail

Concept de machine virtuelle

Concept de machine virtuelle Concept de machine virtuelle Chap. 5: Machine virtuelle Alain Sandoz Semestre été 2007 1 Introduction: Java Virtual Machine Machine Virtuelle Java: qu est-ce que c est? c est la spécification d une machine

Plus en détail

Soutenance de PFE. Evolution de l'outil EZTrace. Charles Aulagnon Inria Bordeaux (SED) Maître de stage : François Rué mars septembre 2011

Soutenance de PFE. Evolution de l'outil EZTrace. Charles Aulagnon Inria Bordeaux (SED) Maître de stage : François Rué mars septembre 2011 Soutenance de PFE Evolution de l'outil EZTrace Charles Aulagnon Inria Bordeaux (SED) Maître de stage : François Rué mars septembre 2011 ENSEIRB-MATMECA Tuteur : Corentin Travers Sommaire 1. EZTrace Contexte

Plus en détail

Évaluation de Performances par Simulation : introduction générale et présentation du logiciel QNAP2

Évaluation de Performances par Simulation : introduction générale et présentation du logiciel QNAP2 Évaluation de Performances par Simulation : introduction générale et présentation du logiciel QNAP2 Nicolas NAVET INRIA/TRIO http://www.loria.fr/~nnavet La simulation? Simuler, c est expérimenter sur un

Plus en détail

Système. Introduction aux systèmes informatiques

Système. Introduction aux systèmes informatiques Introduction aux systèmes informatiques Système Un système est une collection organisée d'objets qui interagissent pour former un tout Objets = composants du système Des interconnexions (liens) entre les

Plus en détail

Info0604 Programmation multi-threadée. Cours 5. Programmation multi-threadée en Java

Info0604 Programmation multi-threadée. Cours 5. Programmation multi-threadée en Java Info0604 Programmation multi-threadée Cours 5 Programmation multi-threadée en Java Pierre Delisle Université de Reims Champagne-Ardenne Département de Mathématiques et Informatique 18 février 2015 Plan

Plus en détail

AADL. un langage pour la modélisation et la génération d applications. Thomas Vergnaud, thomas.vergnaud@enst.fr

AADL. un langage pour la modélisation et la génération d applications. Thomas Vergnaud, thomas.vergnaud@enst.fr AADL un langage pour la modélisation et la génération d applications, thomas.vergnaud@enst.fr Les langages de description d architecture la conception des systèmes devient complexe difficulté de compréhension

Plus en détail

Programmation Multi-Threading en Java

Programmation Multi-Threading en Java Programmation Multi-Threading en Java Christophe Gravier, Frédérique Laforest, Julien Subercaze Télécom Saint-Étienne Université Jean Monnet {prénom.nom}@univ-st-etienne.fr FI2_INFO4 2012 2013 1 / 35 Plan

Plus en détail

Déploiement adaptatif des composants dans les sessions collaboratives

Déploiement adaptatif des composants dans les sessions collaboratives NOuvelles TEchnologies de la REpartition NOTERE 2005 Déploiement adaptatif des composants dans les sessions collaboratives Emir HAMMAMI, Thierry VILLEMUR {ehammami, villemur}@laas.fr LAAS-CNRS 7, avenue

Plus en détail

Développer des systèmes sûrs à partir de composants COTS non sûrs: mythe ou réalité?

Développer des systèmes sûrs à partir de composants COTS non sûrs: mythe ou réalité? Atelier Composants commerciaux pour l informatique embarquée CNES, Toulouse 12 juin 2002 Développer des systèmes sûrs à partir de composants COTS non sûrs: mythe ou réalité? Jean Arlat et Jean-Charles

Plus en détail

Noyau RTLinux. Noyau RTLinux

Noyau RTLinux. Noyau RTLinux Noyau RTLinux Noyau RTLinux 1 Principes de programmation RTLinux est implémenté sur la base du Minimal Real-time System Profile (POSIX 1003.13 draft 9) ou «système d'exploitation temps réel minimal», et

Plus en détail

Portage, optimisation et développement de logiciels de calcul sur architectures GPU et hybrides PSA PEUGEOT CITROËN

Portage, optimisation et développement de logiciels de calcul sur architectures GPU et hybrides PSA PEUGEOT CITROËN Portage, optimisation et développement de logiciels de calcul sur architectures GPU et hybrides PSA PEUGEOT CITROËN Benoît DESCHAMPS PSA Peugeot Citroën 29/06/11 INDEX Présentations activités Réalité Virtuelle

Plus en détail

Langage de nouvelle génération pour la modélisation et la vérification formelle de systèmes parallèles asynchrones

Langage de nouvelle génération pour la modélisation et la vérification formelle de systèmes parallèles asynchrones Langage de nouvelle génération pour la modélisation et la vérification formelle de systèmes parallèles asynchrones Frédéric Lang LIG et Inria/CONVECS CADP (Construction and Analysis of Distributed Processes)

Plus en détail

ACI Sécurité ALIDECS:

ACI Sécurité ALIDECS: ACI Sécurité ALIDECS: Langages et Atelier Integrés pour le Développement de Composants Embarqués Sûrs Réunion de démarrage LIP6, 21 et 22 octobre 2004 Marc Pouzet 1 Page web http://www-verimag.imag.fr/synchrone/alidecs/

Plus en détail

E/S E/S E/S 3-1. Multiprogrammation et utilisation efficace du CPU. Efficacité d un système 3-3. 3-2 Concurrence et pseudo-parallélisme

E/S E/S E/S 3-1. Multiprogrammation et utilisation efficace du CPU. Efficacité d un système 3-3. 3-2 Concurrence et pseudo-parallélisme ultiprogrammation et utilisation efficace du 3-1 Efficacité d un système Saturation du SANS Equilibre entre et E/S E/S E/S Saturation des AVEC E/S Système de traitement par lot 3-2 Concurrence et pseudo-parallélisme

Plus en détail

Construisez des applications autonomes et fiables avec LabVIEW Real Time

Construisez des applications autonomes et fiables avec LabVIEW Real Time Construisez des applications autonomes et fiables avec LabVIEW Real Time Victor FOURNIER National Instruments, Ingénieur d applications Sommaire Qu est-ce que le temps réel? Domaines d utilisation du temps

Plus en détail

Solaris pour la base de donnés Oracle

<Insert Picture Here> Solaris pour la base de donnés Oracle Solaris pour la base de donnés Oracle Alain Chéreau Oracle Solution Center Agenda Compilateurs Mémoire pour la SGA Parallélisme RAC Flash Cache Compilateurs

Plus en détail

Vers la certification des applications Java Card TM

Vers la certification des applications Java Card TM AS CNRS Sécurité logicielle : modèles et vérification Vers la certification des applications Java Card TM sauveron@labri.u-bordeaux.fr http://dept-info.labri.u-bordeaux.fr/~sauveron 20-21 février 2003

Plus en détail

ARCHITECTURES A PASSAGE DE MESSAGES

ARCHITECTURES A PASSAGE DE MESSAGES ARCHITECTURES A PASSAGE DE MESSAGES Daniel Etiemble LRI, Université Paris Sud de@lri.fr D. Etiemble 1 Architecture parallèle à passage de messages RESEAU D INTERCONNEXION réseau réseau réseau réseau CPU

Plus en détail

INF6500 Structures des ordinateurs. Plan de cours

INF6500 Structures des ordinateurs. Plan de cours École Polytechnique de Montréal Département de génie informatique et de génie logiciel INF6500 Structures des ordinateurs Automne 2015 Plan de cours Professeur coordonnateur du cours: Nom : Sylvain Martel

Plus en détail

INSTITUT POLYTECHNIQUE DE GRENOBLE

INSTITUT POLYTECHNIQUE DE GRENOBLE INSTITUT POLYTECHNIQUE DE GRENOBLE N o attribué par la bibliothèque T H È S E pour obtenir le grade de DOCTEUR DE L Institut polytechnique de Grenoble Spécialité : Micro et nano-électronique préparée au

Plus en détail

SOA et Services Web. 23 octobre 2011. SOA: Concepts de base

SOA et Services Web. 23 octobre 2011. SOA: Concepts de base SOA et Services Web 23 octobre 2011 1 SOA: Concepts de base 2 Du client serveur à la SOA N est Nest pas une démarche entièrement nouvelle: années 1990 avec les solutions C/S Besoins d ouverture et d interopérabilité

Plus en détail

Caméra embarquée sur Ethernet / Internet

Caméra embarquée sur Ethernet / Internet Caméra embarquée sur Ethernet / Internet Projet de semestre de Sylvain Pasini Professeur : Responsable : Paulo Ienne René Beuchat Lausanne, le 10 février 2003 Sylvain Pasini 1 1. Objectifs 2. Applications

Plus en détail

Chaîne de développement : Compilation croisée

Chaîne de développement : Compilation croisée Chaîne de développement : Compilation croisée Principe d'une chaîne de développement Dépendances entre processus de «production» et architecture opérationnelle Compilation croisée, MDE et génération de

Plus en détail

Utilitaire de configuration système

Utilitaire de configuration système Utilitaire de configuration système 1/ 10 Table des matières Introduction 3 Lancement de l utilitaire 3 Utilitaire de configuration système 3 Général 4 SYSTEM.INI 5 WIN.INI 5 BOOT.INI 6 Le bouton option

Plus en détail

Communication Visuelle par Composition de Flux Vidéo

Communication Visuelle par Composition de Flux Vidéo Communication Visuelle par Composition de Flux Vidéo Phuong Hoang Nguyen, Jozef Hatala, Gilles Privat, Pascal Sicard² FT R&D DIH/OCF - LSR-IMAG² Le présent document contient des informations qui sont la

Plus en détail

Micro-réseaux intégrés sur puce. Norme VCI/OCP

Micro-réseaux intégrés sur puce. Norme VCI/OCP Micro-réseaux intégrés sur puce Norme VCI/OCP version 1.0 Plan Le goulot d étranglement des communications La norme VCI/OCP Le micro-réseau DSPIN 2 Communication : espace mémoire partagé T0 T1 T2 T3 T

Plus en détail

Proposition d un plan d étude pour l option «informatique embarquée»

Proposition d un plan d étude pour l option «informatique embarquée» Proposition d un plan d étude pour l option «informatique embarquée» Motivation : L informatique embarquée est un sous ensemble de l informatique qui est en pleine croissance. Elle intègre plusieurs aspects

Plus en détail

La programmation concurrente

La programmation concurrente La programmation concurrente Jean-Ferdy Susini Maître de Conférences - CNAM Département Informatique Sources : Android Developpers, Wikipedia Paris, 06/05/2015 Architecture matérielle 2 Considérons l architecture

Plus en détail

Jean-luc.dekeyser@lifl.fr Version 2013 ARCHITECTURE EMBARQUÉE ET PROCESSEURS RISC

Jean-luc.dekeyser@lifl.fr Version 2013 ARCHITECTURE EMBARQUÉE ET PROCESSEURS RISC Jean-luc.dekeyser@lifl.fr Version 2013 ARCHITECTURE EMBARQUÉE ET PROCESSEURS RISC Architecture enfouis systèmes embarqués/enfouis ou System on Chip (SOC) Ces systèmes impliquent des contraintes : produits

Plus en détail

Shaman-X projet de de logiciel libre Plan de de secours informatique

Shaman-X projet de de logiciel libre Plan de de secours informatique Shaman-X projet de de logiciel libre Plan de de secours informatique Nouvelles fonctionnalités à moindre coût pour la haute disponibilité, la tolérance au désastre et la gestion de crise Auteur: Dominique

Plus en détail

Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre. Partie I : Introduction

Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre. Partie I : Introduction Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre Partie I : Introduction Plan de la première partie Quelques définitions Caractéristiques communes des applications temps-réel Exemples d

Plus en détail

Structure du bus système Gestion du bus système Fonctionnement des périphériques

Structure du bus système Gestion du bus système Fonctionnement des périphériques Périphériques et bus système Structure du bus système Gestion du bus système Fonctionnement des s MÉMOIRE PRINCIPALE BUS SYSTÈME Cache d'instructions MMU TLB Unité de de contrôle Unité de de traitement

Plus en détail

Modèles et simulation des systèmes sur puce multiprocesseurs - Estimation des performances et de la consommation d énergie

Modèles et simulation des systèmes sur puce multiprocesseurs - Estimation des performances et de la consommation d énergie Université des sciences et technologies de lille THÈSE présentée et soutenue publiquement le Mars 2008 pour obtenir le titre de Docteur en informatique par Rabie Ben Atitallah Modèles et simulation des

Plus en détail

Une méthodologie de conception des systèmes distribués basée sur UML

Une méthodologie de conception des systèmes distribués basée sur UML Une méthodologie de conception des systèmes distribués basée sur UML Nouvelles Technologies de la Répartition (NOTERE 2005) 1 er septembre 2005 Ludovic Apvrille Pierre de Saqui-Sannes Axelle Apvrille Page

Plus en détail

Structure en couches des systèmes informatiques

Structure en couches des systèmes informatiques Structure en couches des systèmes informatiques Vue simplifiée d un système informatique Ce que le simple utilisateur perçoit «à première vue» d un système informatique : Le boîtier (tour, desktop ou portable)

Plus en détail

Rappels, SISD, SIMD. Calculateurs hybrides (GPU-OpenCL) Rappels, MIMD mémoire partagée. Rappels, MIMD mémoire partagée. Rappels... SISD,...

Rappels, SISD, SIMD. Calculateurs hybrides (GPU-OpenCL) Rappels, MIMD mémoire partagée. Rappels, MIMD mémoire partagée. Rappels... SISD,... Rappels, SISD, SIMD Calculateurs hybrides (GPU-OpenCL) Rappels... SISD,... SIMD Formation d Ingénieurs de l Institut Galiléee MACS 3 Philippe d Anfray Philippe.d-Anfray@cea.fr CEA DSM 2013-2014 SISD :

Plus en détail

CATALOGUE DE FORMATIONS OPTIMISATION DE PERFORMANCE ET ARCHITECTURES PARALLÈLES

CATALOGUE DE FORMATIONS OPTIMISATION DE PERFORMANCE ET ARCHITECTURES PARALLÈLES CATALOGUE DE FORMATIONS OPTIMISATION DE PERFORMANCE ET ARCHITECTURES PARALLÈLES Trois types de formation LES FORMATEURS Les experts techniques AS+ Groupe EOLEN disposent d une réelle expérience pratique

Plus en détail

Moniteurs, Java, Threads et Processus

Moniteurs, Java, Threads et Processus Moniteurs, Java, Threads et Processus 1 Une vue orientée-objet de la mémoire partagée On peut voir un sémaphore comme un objet partagé accessible par deux méthodes : wait et signal. L idée du concept de

Plus en détail