Thème 3 Conception et vérification d architectures de systèmes sur puce

Dimension: px
Commencer à balayer dès la page:

Download "Thème 3 Conception et vérification d architectures de systèmes sur puce"

Transcription

1 Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre

2 Conception et vérification d architectures de systèmes sur puce Frédéric Pétrot Laurence Pierre Permanents : Dominique Borrione, Nicolas Fournel, Stéphane Mancini, Katell Morin-Allory, Olivier Muller, Frédéric Rousseau, Hamed Sheibanyrad Etudiants en thèse : 13 Post-doctorants : 3 Ingénieurs : 4 Journée scientifique TIMA - 14/2/2014 2

3 Thème "Conception et vérification d'architectures de systèmes sur puce" Axe Conception (System Level Synthesis) Frédéric PETROT

4 Thématiques Equipe SLS Architecture Multi-many cores Réseaux sur puce Hiérarchie mémoire Reconfigurable CAO Simulation de systèmes numériques Synthèse d architecture Synthèse de systèmes Logiciel Noyau de système d exploitation Journée scientifique TIMA - 14/2/2014 4

5 Thématiques Equipe SLS Architecture Multi-many cores Réseaux sur puce Hiérarchie mémoire Reconfigurable CAO Simulation de systèmes numériques Synthèse d architecture Synthèse de systèmes Logiciel Noyau de système d exploitation Journée scientifique TIMA - 14/2/2014 5

6 Problématique du «Memory Wall» Journée scientifique TIMA - 14/2/2014

7 Problématique du «Memory Wall» Journée scientifique TIMA - 14/2/2014

8 Problématique du «Memory Wall» Journée scientifique TIMA - 14/2/2014

9 Problématique du «Memory Wall» Journée scientifique TIMA - 14/2/2014

10 Problématique du «Memory Wall» Journée scientifique TIMA - 14/2/2014

11 Problématique du «Memory Wall» Journée scientifique TIMA - 14/2/2014

12 Problématique du «Memory Wall» Journée scientifique TIMA - 14/2/2014

13 Problématique du «Memory Wall» Journée scientifique TIMA - 14/2/2014

14 Problématique du «Memory Wall» Journée scientifique TIMA - 14/2/2014

15 Stratégies proposées Stratégies complémentaires de pré-chargement: En ligne adaptation dynamique Avantage : systèmes et interactions pris en compte Inconvénients : décision «locale» fonction du passé Hors-ligne compilation et optimisation Avantage : connaissance application, optimisation globale Inconvénient : caractère dynamique non pris en compte Construction d'une boîte à outils «conceptuelle» pour maîtriser la problématique de la gestion des données Journée scientifique TIMA - 14/2/2014

16 Optimisation accès mémoire Contexte des unités de traitement d'image (kernel) Concepteur focalisé sur applicatif, transferts de données optimisés automatiquement Journée scientifique TIMA - 14/2/2014

17 Optimisation accès mémoire Stratégie : insertion étape d'optimisation accès données dans flot de synthèse de haut niveau (HLS) Principes de base validés, outil prototype [DATE2012] Journée scientifique TIMA - 14/2/2014

18 Pré-chargement adaptatif Journée scientifique TIMA - 14/2/2014

19 Cache auto-paramétrable Journée scientifique TIMA - 14/2/2014

20 Résultats Adaptation Cache nd-ap SPT Plate-forme de prototypage Mesure de performance Journée scientifique TIMA - 14/2/2014

21 Bilan «Gestion des données» Bilan Collaborations : Telecom-Paristech, LETI/ DACLE, Persyval, LCIS, Politecnico Turino Outils prototypes, plates-formes d'évaluation Perspectives Autres classes d'applications Intégration dans système multi-processeurs Démonstration sur application complète Journée scientifique TIMA - 14/2/2014

22 Thématiques Equipe SLS Architecture Multi-many cores Réseaux sur puce Hiérarchie mémoire Reconfigurable CAO Simulation de systèmes numériques Synthèse d architecture Synthèse de systèmes Logiciel Noyau de système d exploitation Journée scientifique TIMA - 14/2/

23 La synthèse d architecture revisitée Les FPGA offrent un bon compromis consommation/ vitesse d exécution pour la conception d accélérateurs matériels Traitement audio & vidéo, Calculs financiers Mais leur utilisation suppose une bonne connaissance des outils (même avec des outils de synthèse d architectures) Espace de conception immense Intervention manuelle Limitée aux experts Journée scientifique TIMA - 14/2/

24 La synthèse d architecture revisitée Objectif : rendre accessible au plus grand nombre la réalisation d accélérateurs matériels Caractéristiques du flot de conception idéal pour des utilisateurs peu experts Produire des circuits rapides et cela rapidement à partir de description algorithmique peu bridée incluant du flot de contrôle Respecter les contraintes matérielles surface et fréquence Génération automatisée ( compilation) Journée scientifique TIMA - 14/2/

25 Le flot de conception souhaité Indépendant du concepteur, avec ajout de contraintes et de statistiques d exécution Flot actuel Flot souhaité Journée scientifique TIMA - 14/2/

26 Diriger l exploration Il existe de solutions optimales au sens de Pareto Journée scientifique TIMA - 14/2/

27 Diriger l exploration Il existe de solutions optimales au sens de Pareto Idem avec des contraintes Journée scientifique TIMA - 14/2/

28 Diriger l exploration Il existe de solutions optimales au sens de Pareto Idem avec des contraintes Mais il existe un ensemble de solutions satisfaisantes Journée scientifique TIMA - 14/2/

29 Diriger l exploration De la solution initiale avec un maximum de partage des opérateurs Journée scientifique TIMA - 14/2/

30 Diriger l exploration De la solution initiale avec un maximum de partage des opérateurs Progression itérative Transformations (ajout d opérateurs, déroulement de boucles, ) Evaluation des transformations possibles (estimateurs rapides) Journée scientifique TIMA - 14/2/

31 Diriger l exploration De la solution initiale avec un maximum de partage des opérateurs Progression itérative Transformations (ajout d opérateurs, déroulement de boucles, ) Evaluation des transformations possibles (estimateurs rapides) Vers une solution satisfaisante, respectant les contraintes Journée scientifique TIMA - 14/2/

32 Propriétés de la méthode Algorithme «glouton» Faible complexité algorithmique Convergence garantie même sous contraintes de ressources Emploi d estimations rapidité Respect strict des contraintes de ressources Possibilité d extension à d autres types de contraintes Journée scientifique TIMA - 14/2/

33 Modifications apportées Description d entrée (langage C) Description RTL (VHDL, ) Journée scientifique TIMA - 14/2/

34 Modifications apportées Détection des annotations Description d entrée (langage C) Calibration Virtex 5, Virtex 7 Génération du Circuit correspondant Description RTL (VHDL, ) Graphe hiérarchique Annotations Sélection de la meilleure transformation : - Meilleur gain en latence - Plus faible coût en ressources Ajout d opérateurs & ports Remplacement RAM & ROM Déroulement de boucles Câblage de condition Journée scientifique TIMA - 14/2/

35 Résultats Outil AUGH (Autonomous UGH) 8 applications de test (décodeur MJPEG, IDCT 2D, benchmark CHSTone) Cible matérielle : FPGA Xilinx xc7v585t-3 Exemple de progression pour l IDCT 2D Comparaison avec Vivado HLS Vivado HLS : 59 secondes (1 synthèse exploration manuelle) Notre outil (AUGH) : 17 secondes (47 itérations) Journée scientifique TIMA - 14/2/

36 Conclusion Méthode et outils AUGH Génération autonome d accélérateurs matériels Flot de synthèse d architecture de faible complexité Respect strict des contraintes de ressources Intégration possible dans un flot et dans des outils Accessible aux personnes peu expertes Logiciel open source Perspectives Vers le «Cloud-FPGA» Journée scientifique TIMA - 14/2/

37 Thématiques Equipe SLS Architecture Multi-many cores Réseaux sur puce Hiérarchie mémoire Reconfigurable CAO Simulation de systèmes numériques Synthèse d architecture Synthèse de systèmes Logiciel Noyau de système d exploitation Journée scientifique TIMA - 14/2/

38 Simulation native de systèmes matériel/logiciel Many-cœurs : une tendance et une réalité (source ITRS 2011) Deux besoins Portage/Déploiement de code sur infrastructure ad-hoc Exploration de choix d architecture Deux problèmes Simulation rapide grand nombre processeurs Capacité estimation temporelle Journée scientifique TIMA - 14/2/

39 Simulation native de systèmes matériel/logiciel Problème des espaces d adressage Journée scientifique TIMA - 14/2/

40 Simulation native de systèmes matériel/logiciel Problème des espaces d adressage Journée scientifique TIMA - 14/2/

41 Simulation native de systèmes matériel/logiciel Solution (inespérée) Support matériel à la virtualisation Exécution usuelle sauf interruptions, appels systèmes, accès adresses mémoire spécifiés Possède sa propre table de pages Changement de «mode» matériel et atomique Disponible chez les principaux constructeurs: x86, Power, Sparc, Mips, ARM (Cortex A15), Journée scientifique TIMA - 14/2/

42 Simulation native de systèmes matériel/logiciel Virtualisation de l espace mémoire Exécution usuelle sauf interruptions, appels systèmes, accès adresses mémoire spécifiés Possède sa propre table de pages Changement de «mode» matériel et atomique Disponible chez les principaux constructeurs: x86, Power, Sparc, Mips, ARM (Cortex A15), Journée scientifique TIMA - 14/2/

43 Simulation native de systèmes matériel/logiciel Virtualisation de l espace mémoire Traduction connue statiquement Logiciel et modèles SystemC utilisent espace d adressage cible Accès mémoire par logiciel traduits par HW Adresses «en dur» possibles: (uint8_t *)0xA = 0xFF Implanté en KVM Totalité de l espace d adressage disponible Accès à coût zéro Journée scientifique TIMA - 14/2/

44 Simulation native de systèmes matériel/logiciel Résultats expérimentaux Journée scientifique TIMA - 14/2/

45 Conclusion Simulation native HAV Manière de procéder totalement nouvelle Démontrée sur des exemples simples Peut être cible de la traduction binaire statique En train d être étendu au multiprocesseur massif Intégration possible dans un flot et dans des outils Perspectives Amélioration des modèles temporels Introduction de modèles d énergie, de température, Industrialisation Journée scientifique TIMA - 14/2/

46 Conclusion SLS Recherche autour de problèmes concrets Reconnaissance du monde académique Stratégie de distribution Open Source Vers l industrialisation : Création de 2 startups en cours 2 brevets autour des NoCs Partenariats industriels Journée scientifique TIMA - 14/2/

47 Thème "Conception et vérification d'architectures de systèmes sur puce" Axe Vérification (Verification and modeling of Digital Systems) Laurence PIERRE

48 Vérification Vérification formelle (ou semi-formelle) Répondre à la question: le système respecte-t-il le comportement attendu? Système Spécification satisfaite? Exigences / Spécification Journée scientifique TIMA - 14/2/

49 Vérification Vérification Circuit formelle : description Spécification formelle + Formal Méthodes déductives (démonstrateurs de théorèmes) Techniques algorithmiques Stimuli (equivalence specification Simulator checking, model checking) Vérification semi-formelle : Spécification formelle + vérification dynamique (en cours de simulation) Simulation results (+ property violation) Journée scientifique TIMA - 14/2/

50 ❶ Vérification de composants au niveau RTL Journée scientifique TIMA - 14/2/

51 Principe de base PSL properties Design under test Design under test Horus PSL monitors Verification infrastructure Journée scientifique TIMA - 14/2/

52 Principe de base PSL properties Design under test Horus Design under test Synthesis + analysis infrastructure PSL monitors FPGA prototyping and debug Embedded checkers Journée scientifique TIMA - 14/2/2014 Safety 52

53 Principe de base PSL properties Design under test Design under test Transfert dans les outils SMASH et SLED (Dolphin) PSL monitors Verification infrastructure Journée scientifique TIMA - 14/2/

54 Exemple Interface de réseau HDLC (Thales) RxDataAvail ne peut pas être à 1 entre deux trames assert ALWAYS ({not EndOfFrame ; EndOfFrame}! -> next!(not RxDataAvail until! StartOfFrame); Journée scientifique TIMA - 14/2/

55 Accélération d assertions PSL properties Design under test Design under test EndOfFrame! PSL monitors Journée scientifique TIMA - 14/2/

56 Accélération d assertions PSL properties Design under test Test generator Design under test PSL monitors Enhanced verification infrastructure Journée scientifique TIMA - 14/2/

57 Accélération d assertions PSL properties Design under test Apis Temporal constraints for the inputs (PSL) Journée scientifique TIMA - 14/2/

58 Accélération d assertions PSL properties Design under test Apis Temporal constraints for the inputs (PSL) Synthorus2 Test generator Journée scientifique TIMA - 14/2/

59 Accélération d assertions PSL properties Design under test Apis Temporal constraints for the inputs (PSL) Synthorus2 Test generator Design under test Journée scientifique TIMA - 14/2/

60 Compilation de propriétés Synthèse de circuits corrects par construction : Modèles pour des vérifications modulaires C1 à vérifier C2 Environnement réel Journée scientifique TIMA - 14/2/

61 Compilation de propriétés Synthèse de circuits corrects par construction : Modèles pour des vérifications modulaires Golden model issu de propriétés (Synthorus2) à vérifier C1' C2 Journée scientifique TIMA - 14/2/

62 Compilation de propriétés Synthèse de circuits corrects par construction : Golden models (contrôle, protocoles) Exemple : arbitre de bus AHB Journée scientifique TIMA - 14/2/

63 ❷ Vérification des communications dans les réseaux sur puce (NoCs) Journée scientifique TIMA - 14/2/

64 Approche Vérification de bonne conception au niveau algorithmique (NoC) Modèle généraliste dans un theorem prover (ACL2), instanciable pour chaque NoC Théorèmes : "tout message arrivé a atteint la bonne destination", "aucun message n est perdu" Vérification complémentaire au niveau implémentation (routeur) Modèles de propriétés généralistes Journée scientifique TIMA - 14/2/

65 Approche Journée scientifique TIMA - 14/2/

66 Niveau implémentation Propriétés générales - classification Journée scientifique TIMA - 14/2/

67 Mise en oeuvre Applications : HERMES (PUCRS, Brazil) NOSTRUM (http://www.ict.kth.se/nostrum/) Infrastructure sur FPGA : Journée scientifique TIMA - 14/2/

68 ❸ Vérification de SoC au niveau système Journée scientifique TIMA - 14/2/

69 Vérification d assertions ESL Vérification de propriétés transactionnelles de plateformes HW/SW Journée scientifique TIMA - 14/2/

70 Exemple Plateforme de traitement de signal radio (Thales) I/O SW Communication channel Coprocessor Journée scientifique TIMA - 14/2/

71 Exemple Propriétés : Interaction DDC/DMA : si le DDC (digital down converter) a des données à transférer, le DMA initie bien le transfert mémoire Interaction DMA/SW : le DMA génère bien une interruption entre 2 demandes de transferts mémoire Pas de donnée perdue par le SW : il ne peut pas y avoir deux transferts consécutifs du DMA à la même adresse en mémoire avant une lecture du processeur à cette adresse... Journée scientifique TIMA - 14/2/

72 Revérification au niveau RTL Raffinement des assertions Journée scientifique TIMA - 14/2/

73 Vérifications sur le SW Instrumentation de code C avec des composants de vérification (SdF, sécurité) PSL properties Ex. always (send_to_hw(addr2,0x0,0x3)! -> eventually! interrupt=1) Source code Instrumented code Software monitors Journée scientifique TIMA - 14/2/

74 Merci de votre attention Questions? Journée scientifique TIMA - 14/2/

Instrumentation semi-formelle de circuits et systèmes

Instrumentation semi-formelle de circuits et systèmes Instrumentation semi-formelle de circuits et systèmes Transfert de technologie TIMA/Dolphin Integration Laurence PIERRE Gilles DEPEYROT Collaboration démarrée dans le cadre du projet ANR SFINCS (Semi-Formal

Plus en détail

Adaptation et automatisation d'un ot de reconguration partielle pour permettre la relocation

Adaptation et automatisation d'un ot de reconguration partielle pour permettre la relocation Adaptation et automatisation d'un ot de reconguration partielle pour permettre la relocation Muller Contexte performance/conso v.s. exibilité/programmation FPGA (perf d'un circuit dédié + exibilité de

Plus en détail

Modélisation des interfaces matériel/logiciel

Modélisation des interfaces matériel/logiciel Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

QUELQUES MOTS CLES ET DEFINITIONS.

QUELQUES MOTS CLES ET DEFINITIONS. CH. 2 QUELQUES MOTS CLES ET DEFINITIONS. ASIC : Application Spécific Integrated Circuit = HW circuit intégré pour application spécifique SOC : System On Chip = HW et SW Système sur puce IP : FPGA : CAD

Plus en détail

Soutenance de Thèse. Analyses statistiques des communications sur puce

Soutenance de Thèse. Analyses statistiques des communications sur puce Soutenance de Thèse Analyses statistiques des communications sur puce Antoine Scherrer LIP - ENS Lyon Equipe Compsys 11 décembre 26 A. Scherrer - Analyses statistiques des communications sur puce 1 / 4

Plus en détail

Cours FPGA 02/01/2014. L architecture SOPC Des FPGAs

Cours FPGA 02/01/2014. L architecture SOPC Des FPGAs L architecture SOPC Des FPGAs 1 Ce document aborde l architecture moderne des FPGA et notamment la technologie SOPC (system on programmable chip). Cette technologie SOPC permet d associer des structures

Plus en détail

Prototypage virtuel de système sur puce pour une simulation rapide et fidèle

Prototypage virtuel de système sur puce pour une simulation rapide et fidèle Prototypage virtuel de système sur puce pour une simulation rapide et fidèle Séminaire Collège de France, 29 Janvier 2014 Laurent Maillet-Contoz STMicroelectronics Laurent.Maillet-Contoz@st.com Matthieu

Plus en détail

Proposition d un plan d étude pour l option «informatique embarquée»

Proposition d un plan d étude pour l option «informatique embarquée» Proposition d un plan d étude pour l option «informatique embarquée» Motivation : L informatique embarquée est un sous ensemble de l informatique qui est en pleine croissance. Elle intègre plusieurs aspects

Plus en détail

Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce

Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce Joël Porquet Présenté par Franck Wajsbürt Université Pierre et Marie Curie - Paris VI 30 mai 2012 Introduction Résultat

Plus en détail

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX MODULE: SYSTEMES NUMERIQUES COMPLEXES Cours 1 MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX H.Boumeridja 1 Introduction Méthodologie de conception des circuits intégrés digitaux: approche descendante

Plus en détail

Table des Matières. Table des Figures 7. Introduction Générale 9. Chapitre 1 - Langages de description d architectures matérielles hybrides 23

Table des Matières. Table des Figures 7. Introduction Générale 9. Chapitre 1 - Langages de description d architectures matérielles hybrides 23 Table des Figures 7 Introduction Générale 9 1. Outils et plate-formes de construction d application 9 2. Intégration de paradigmes de conception dans le cycle de vie 10 2.1. Equilibrage de charge et équilibrage

Plus en détail

Une méthode de conception de systèmes sur puce

Une méthode de conception de systèmes sur puce École thématique ARCHI 05 Une méthode de conception de systèmes sur puce (de l intégration d applications) Frédéric PÉTROT Laboratoire TIMA Institut National Polytechnique de Grenoble Frédéric Pétrot/TIMA/INPG

Plus en détail

Catalogue des PFE 2013. CodinTek Park Technologique Elgazala 2088 Cité Technologique Elgazala Ariana

Catalogue des PFE 2013. CodinTek Park Technologique Elgazala 2088 Cité Technologique Elgazala Ariana Catalogue des PFE CodinTek Park Technologique Elgazala 2088 Cité Technologique Elgazala Ariana Présentation de la société CodinTek est une start-up Tunisienne spécialisée dans l innovation en traitement

Plus en détail

Traduction binaire dynamique de l extension SIMD

Traduction binaire dynamique de l extension SIMD Traduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu Travaux d études et de recherches Ensimag - Tima SLS 25 mai 2010 Table des matières 1 Introduction 2 Tiny code generator Les helpers

Plus en détail

VERIFICATION DE SOC SOUS VELOCE

VERIFICATION DE SOC SOUS VELOCE VERIFICATION DE SOC SOUS VELOCE Fabrice Muller (1), Gilles Jacquemod (1), Rachid Bouchakour (2) Pôle CNFM PACA Polytech Nice-Sophia (1), Polytech Marseille (2) 1.1 Introduction La vérification des SoC

Plus en détail

Profil UML pour TLM: contribution à la formalisation et à l automatisation du flot de conception et vérification des systèmes-sur-puce.

Profil UML pour TLM: contribution à la formalisation et à l automatisation du flot de conception et vérification des systèmes-sur-puce. INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE N attribué par la bibliothèque T H È S E pour obtenir le grade de DOCTEUR DE L INPG Spécialité : «Micro et Nano Électronique» préparée au laboratoire CEA LIST/DTSI/SOL/LISE

Plus en détail

Processeur JAP. Le langage JAVA

Processeur JAP. Le langage JAVA Processeur JAP Ce document présente les dernières nouveautés concernant le processeur JAVA de la société AED. Il commence par un rappel sur les caractéristiques du processeur actuel, puis présente les

Plus en détail

Une approche modèle dans la conception de systèmes sur puce hétérogènes

Une approche modèle dans la conception de systèmes sur puce hétérogènes Une approche modèle dans la conception de systèmes sur puce hétérogènes Jean-Luc Dekeyser et Lossan Bondé FETCH 07 IP dans le SoC 100% Réutilisé 80% Spécifique 60% 40% 20% 0% 1999 2002 2005 2008 2011 2014

Plus en détail

WP2T23 «APPLICATION de de REFERENCE» Prototypage rapide d une application de traitement d images avec SynDEx EADS

WP2T23 «APPLICATION de de REFERENCE» Prototypage rapide d une application de traitement d images avec SynDEx EADS WP2T23 «APPLICATION de de REFERENCE» Prototypage rapide d une application de traitement d images avec SynDEx EADS Avec l appui de l INRIA www-rocq.inria.fr/syndex 1 PLAN I. Présentation du sujet II. Présentation

Plus en détail

AVATAR. Un profil SysML temps réel outillé

AVATAR. Un profil SysML temps réel outillé AVATAR Un profil SysML temps réel outillé Ludovic Apvrille, Pierre de Saqui-Sannes ludovic.apvrille@telecom-paristech.fr pdss@isae.fr SysML France, 6 décembre 2010 Agenda De TURTLE à AVATAR Le langage

Plus en détail

france.ni.com Journée technique Du contrôle d instruments au banc de test

france.ni.com Journée technique Du contrôle d instruments au banc de test Journée technique Du contrôle d instruments au banc de test Processeur, FPGA, GPU : quelle approche est la mieux adaptée au traitement de données National Instruments France Au programme Les différents

Plus en détail

TaskMapper Gestion de projet : Analyse

TaskMapper Gestion de projet : Analyse Gestion de projet : Analyse P. Combier, V. Comiti, M. Hubert, R. Jamet, M. Le Du, P. Lelouette, J. L Hermitte, A. Morvan, N. Premillieu, L. Ren, C. Souti, F. Tesniere, Y. Zhao Encadrés par S. Derrien 11

Plus en détail

SYSTEMES ELECTRONIQUES SYSTEMES INFORMATIQUES. http://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/

SYSTEMES ELECTRONIQUES SYSTEMES INFORMATIQUES. http://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/ http://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/ SYSTEMES ELECTRONIQUES & SYSTEMES INFORMATIQUES RESPONSABLES: Julien Denoulet: julien.denoulet@upmc.fr Jean-Lou Desbarbieux: jean-lou.desbarbieux@upmc.fr

Plus en détail

Analyse de la démographie des objets dans les systèmes Java temps-réel

Analyse de la démographie des objets dans les systèmes Java temps-réel Analyse de la démographie des objets dans les systèmes Java temps-réel Nicolas BERTHIER Laboratoire VERIMAG Responsables du stage : Christophe RIPPERT et Guillaume SALAGNAC le 29 septembre 26 1 Introduction

Plus en détail

Modèles et simulation des systèmes sur puce multiprocesseurs - Estimation des performances et de la consommation d énergie

Modèles et simulation des systèmes sur puce multiprocesseurs - Estimation des performances et de la consommation d énergie Université des sciences et technologies de lille THÈSE présentée et soutenue publiquement le Mars 2008 pour obtenir le titre de Docteur en informatique par Rabie Ben Atitallah Modèles et simulation des

Plus en détail

SoC : Système on Chip. C est le concept d intégrer une fonction électronique dans un composant programmable.

SoC : Système on Chip. C est le concept d intégrer une fonction électronique dans un composant programmable. 0 Présentation du TP : Pré-requis : Durée estimée : Objectif : Avoir suivi les TP_description_schématic_compteur-FPGA et TP_compteur_VHDL_virtual_instruments-FPGA. Connaissance du langage C ANSI. 2 heures.

Plus en détail

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)

Plus en détail

MADEO, une approche MDA pour la programmation et la synthèse d'architectures reconfigurables

MADEO, une approche MDA pour la programmation et la synthèse d'architectures reconfigurables Equipe Architectures et Systèmes, LESTER, (FRE 2734), Université de Bretagne Occidentale MADEO, une approche MDA pour la programmation et la synthèse d'architectures reconfigurables S. Le Beux et L. Lagadec

Plus en détail

Tronc Commun. Premier Semestre

Tronc Commun. Premier Semestre PLAN D ÉTUDE Programme de la Première année Tronc Commun Mathématiques Discrètes Probabilités et Statistiques Réseaux et Systèmes Transmissions de Données Fondements de Système d Exploitation Réseaux Informatiques

Plus en détail

De la conception jusqu'au déploiement de systèmes embarqués

De la conception jusqu'au déploiement de systèmes embarqués De la conception jusqu'au déploiement de systèmes embarqués Nacer MOKHTARI Ingénieur d application La conception graphique de systèmes Conception interactive Conception de systèmes de contrôle Simulation

Plus en détail

Méthodes et Outils pour maîtriser la complexité et la sûreté des systèmes

Méthodes et Outils pour maîtriser la complexité et la sûreté des systèmes La Recherche Technologique au CEA : Méthodes et Outils pour maîtriser la complexité et la sûreté des systèmes Contact : Didier JUVIN didier.juvin@cea.fr 1 Le CEA/LIST : un pôle de Recherche Technologique

Plus en détail

Technologies cibles pour les systèmes sur puce

Technologies cibles pour les systèmes sur puce INSTITUT SUPÉRIEUR D INFORMATIQUE CHAPITRE 2 Technologies cibles pour les systèmes sur puce Dr. Mohamed-Wassim YOUSSEF 2012 [www.wassimyoussef.info] Co-design & Sécurité des Systèmes Embarqués M2 SSICE

Plus en détail

Gestion des opérateurs reconfigurables au sein des circuits. Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr

Gestion des opérateurs reconfigurables au sein des circuits. Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr Gestion des opérateurs reconfigurables au sein des circuits Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr Plan de la présentation Contexte Rappel sur les architectures reconfigurables

Plus en détail

Simulation et estimation de performance des MPSoC au niveau PVT

Simulation et estimation de performance des MPSoC au niveau PVT Chapter 1 Simulation et estimation de performance des MPSoC au niveau PVT 1.1 Introduction Dans le chapitre précédent, la problématique du temps de simulation pour évaluer les performances des MPSoC au

Plus en détail

Journée FPGA. Technologie, outils et conception. 11 septembre 2012. Aula de la HEIG-VD, Yverdon-les-Bains, VAUD

Journée FPGA. Technologie, outils et conception. 11 septembre 2012. Aula de la HEIG-VD, Yverdon-les-Bains, VAUD Journée FPGA Technologie, outils et conception 11 septembre 2012 Aula de la, Yverdon-les-Bains, VAUD Cette journée est organisée par le groupe thématique du RCSO-ISYS «Systèmes embarqués à haute performance»,

Plus en détail

Une approche modèle pour la conception conjointe de systèmes embarqués hautes performances dédiés au transport

Une approche modèle pour la conception conjointe de systèmes embarqués hautes performances dédiés au transport Une approche modèle pour la conception conjointe de systèmes embarqués hautes performances dédiés au transport Jean Luc DEKEYSER, Sébastien LE BEUX, Philippe MARQUET Inria Futurs Lille dekeyser@lifl.fr

Plus en détail

Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable.

Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable. Arthur Segard 3eme année ENSEA section Informatique et Systèmes DEA Traitement des Images et du Signal Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture

Plus en détail

! Vous aurez pris connaissance de l'évolution. ! Vous comprendrez pourquoi on utilise le binaire en. ! Vous serez capable de construire un circuit

! Vous aurez pris connaissance de l'évolution. ! Vous comprendrez pourquoi on utilise le binaire en. ! Vous serez capable de construire un circuit Architecture élémentaire Un cours d architecture pour des informaticiens Samy Meftali Samy.meftali@lifl.fr Bureau 224. Bâtiment M3 extension Sans architecture pas d informatique Comprendre comment çà marche

Plus en détail

Ajout du support du MicroBlaze dans DNA-OS Stage d excellence Juin-Juillet 2012. Guiroux Hugo Laboratoire SLS - TIMA

Ajout du support du MicroBlaze dans DNA-OS Stage d excellence Juin-Juillet 2012. Guiroux Hugo Laboratoire SLS - TIMA Ajout du support du MicroBlaze dans DNA-OS Stage d excellence Juin-Juillet 2012 Guiroux Hugo Laboratoire SLS - TIMA 24 juillet 2012 Table des matières 1 Introduction 3 2 Présentation 4 2.1 Précédents travaux..........................

Plus en détail

Conception et microprocesseurs

Conception et microprocesseurs Electronique embarquée Conception et microprocesseurs Richard Grisel Professeur des Universités Université de Rouen Conception et microprocesseurs Architectures et composants: Logiciel; Matériel. Test

Plus en détail

Une plate-forme d expérimentation multiprocesseur pour les réseaux sans fil

Une plate-forme d expérimentation multiprocesseur pour les réseaux sans fil Une plate-forme d expérimentation multiprocesseur pour les réseaux sans fil Damien Hedde, Pierre-Henri Horrein, Frédéric Pétrot, Robin Rolland et Franck Rousseau CNRS/Grenoble INP/UJF CIME-Nanotech Parvis

Plus en détail

Support matériel, logiciel et cryptographique pour

Support matériel, logiciel et cryptographique pour Support matériel, logiciel et cryptographique pour une exécution sécurisée de processus Guillaume Duc Thèse dirigée par Jacques Stern (Ens Ulm) et encadrée par Ronan Keryell (Enst Bretagne) Journées des

Plus en détail

Les méthodes formelles dans le cycle de vie. Virginie Wiels ONERA/DTIM Virginie.Wiels@onera.fr

Les méthodes formelles dans le cycle de vie. Virginie Wiels ONERA/DTIM Virginie.Wiels@onera.fr Les méthodes formelles dans le cycle de vie Virginie Wiels ONERA/DTIM Virginie.Wiels@onera.fr Plan Introduction Différentes utilisations possibles Différentes techniques pour différentes propriétés à différents

Plus en détail

Comparaison entre une architecture matérielle dédiée et un GP-GPU pour l optimisation

Comparaison entre une architecture matérielle dédiée et un GP-GPU pour l optimisation Comparaison entre une architecture matérielle dédiée et un GP-GPU pour l optimisation Université de Bretagne-Sud Lab-STICC, Lorient, France ROADeF Troyes, France 13-15 Février 2013 1/22 Objectifs Après

Plus en détail

Point d avancement ACOTRIS Travaux du CEA-LIST

Point d avancement ACOTRIS Travaux du CEA-LIST Point d avancement ACOTRIS Travaux du CEA-LIST 1. Base méthodologique modélisation UML 2. Évolution pour implantation synchrone 3. Dissémination/valorisation Base méthodologique Reprise méthode ACCORD/UML

Plus en détail

Les systèmes embarqués et les tendances technologiques: une évolution constante, une innovation continue!

Les systèmes embarqués et les tendances technologiques: une évolution constante, une innovation continue! Les systèmes embarqués et les tendances technologiques: une évolution constante, une innovation continue! Vasiliki Sfyrla Une approche des systèmes embarqués Les systèmes embarqués existent depuis longtemps.

Plus en détail

AADL. un langage pour la modélisation et la génération d applications. Thomas Vergnaud, thomas.vergnaud@enst.fr

AADL. un langage pour la modélisation et la génération d applications. Thomas Vergnaud, thomas.vergnaud@enst.fr AADL un langage pour la modélisation et la génération d applications, thomas.vergnaud@enst.fr Les langages de description d architecture la conception des systèmes devient complexe difficulté de compréhension

Plus en détail

Récepteur de navigation reconfigurable pour applications spatiales

Récepteur de navigation reconfigurable pour applications spatiales Institut Supérieur de l Aéronautique et de l Espace Récepteur de navigation reconfigurable pour applications spatiales Arnaud Dion Marie-Laure Boucheret Emmanuel Boutillon Jury: Christophe Jego Olivier

Plus en détail

ISE Implementation. Du VHDL au Bitstream. Carte Digilent Nexys 2. Connexion USB entre la carte et le PC

ISE Implementation. Du VHDL au Bitstream. Carte Digilent Nexys 2. Connexion USB entre la carte et le PC ISE Implementation Du VHDL au Bitstream Carte Digilent Nexys 2 Connexion USB entre la carte et le PC Flot de Conception FPGA Cahier des charges / Spécifications 2 du composant Outil de Simulation Description

Plus en détail

Proposition d équipe projet

Proposition d équipe projet Proposition d équipe projet Projet Outils, Méthodes, Architectures, pour la Reconfiguration Dynamique - POMARD - 3UpVHQWDWLRQ''HPLJQ\(7,6 Principe d utilisation des ARD code données Mémoires Tâche 1_1

Plus en détail

Contributions aux environnements de programmation pour le calcul intensif

Contributions aux environnements de programmation pour le calcul intensif Contributions aux environnements de programmation pour le calcul intensif Habilitation à diriger des recherches Pierre Boulet équipe WEST Pierre.Boulet@lifl.fr - http://www.lifl.fr/~boulet/hdr/ Soutenance

Plus en détail

Convention CIFRE SEGULA Lab-STICC / CRPCC Université de Bretagne Sud

Convention CIFRE SEGULA Lab-STICC / CRPCC Université de Bretagne Sud Convention CIFRE SEGULA Lab-STICC / CRPCC Université de Bretagne Sud SUJET DE RECHERCHE Introduction de critères ergonomiques dans une démarche de génération automatique d'interfaces de supervision Le

Plus en détail

Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)?

Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)? Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)? Mathieu PACE National Instruments, Ingénieur d applications L architecture RIO se développe Processeur FPGA E/S E/S E/S personnalisées

Plus en détail

Architecture SoC-FPGA adaptable dédiée à l'analyse d'images

Architecture SoC-FPGA adaptable dédiée à l'analyse d'images Architecture SoC-FPGA adaptable dédiée à l'analyse d'images Alain AUBERT, Nathalie BOCHARD, Virginie FRESSE Projet EmSoC Villard de Lans, 8-9 juin 2006 Plan de la présentation Description de l'architecture

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2013-2014 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des nombres en base 2, logique

Plus en détail

Présentation de SILICOM

Présentation de SILICOM Présentation de SILICOM PRÉSENTATION GÉNÉRALE En quelques chiffres 31 ans d existence 200 Collaborateurs 8 M de capital Plus de 14 M de CA Plus de 15 clients grands comptes 3 établissements pour couvrir

Plus en détail

Filière Systèmes Électroniques

Filière Systèmes Électroniques Responsable : Laure Sevely Département Ingénierie des systèmes 27 mars 2013 Systèmes électroniques En évolution permanente : Innovation / Optimisation / Performances Filière Systèmes électroniques Circuits

Plus en détail

Introduction à SCADE. F. Touchard Polytech Marseille Département d'informatique SICA 5ème année 2015-16 1

Introduction à SCADE. F. Touchard Polytech Marseille Département d'informatique SICA 5ème année 2015-16 1 Introduction à SCADE F. Touchard Polytech Marseille Département d'informatique SICA 5ème année 2015-16 1 Introduction SCADE : Safety-Critical Application Development Environment environnement de développement

Plus en détail

Supervision des réseaux et services pair à pair

Supervision des réseaux et services pair à pair Supervision des réseaux et services pair à pair Présentation des travaux de Thèse Guillaume Doyen LORIA - Université Henri Poincaré pour l obtention du Doctorat en Informatique de l université Henri Poincaré

Plus en détail

Structure du bus système Gestion du bus système Fonctionnement des périphériques

Structure du bus système Gestion du bus système Fonctionnement des périphériques Périphériques et bus système Structure du bus système Gestion du bus système Fonctionnement des s MÉMOIRE PRINCIPALE BUS SYSTÈME Cache d'instructions MMU TLB Unité de de contrôle Unité de de traitement

Plus en détail

INF6500 Structures des ordinateurs. Plan de cours

INF6500 Structures des ordinateurs. Plan de cours École Polytechnique de Montréal Département de génie informatique et de génie logiciel INF6500 Structures des ordinateurs Automne 2015 Plan de cours Professeur coordonnateur du cours: Nom : Sylvain Martel

Plus en détail

MAYA DESIGN CENTER. Grenoble-Paris-Toulouse-Valence-Aix en Provence-Sophia Antipolis

MAYA DESIGN CENTER. Grenoble-Paris-Toulouse-Valence-Aix en Provence-Sophia Antipolis MAYA DESIGN CENTER Grenoble-Paris-Toulouse-Valence-Aix en Provence-Sophia Antipolis Sommaire 1 ) Niveaux d intervention 2 ) Références projets 3 ) IT 4 ) Implantations 5 ) Références clients Niveaux d

Plus en détail

Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique

Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique L objectif Réaliser la vérification physique d'un composant

Plus en détail

Design, améliorations, et implémentations

Design, améliorations, et implémentations CPU et Mémoire Design, améliorations, et implémentations Techniques et caractéristiques modernes qui permettent de donner aux ordinateurs actuels toute leur puissance 1 Architectures CPU Design de l architecture

Plus en détail

Une Vision alternative de l'open Source pour les SE temps réels

Une Vision alternative de l'open Source pour les SE temps réels Une Vision alternative l'open Source pour les SE temps réels Loïc URBAIN, le 27 avril 2012 CONFIDENTIEL Ce document, propriété société ECA SINTERS, contient s informations confintielles ne doit, sous quelque

Plus en détail

Définition de portabilité en termes de modèle d exécution pour la simulation des systèmes sur puces

Définition de portabilité en termes de modèle d exécution pour la simulation des systèmes sur puces Définition de portabilité en termes de modèle d exécution pour la simulation des systèmes sur puces Giani Velasquez 1, Giovanni Funchal 2,3, and Matthieu Moy 2 1 UJF M1-INFO Stage TER 2 Verimag, 2, avenue

Plus en détail

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 ENSEIRB-MATMECA Rapport de projet avancé 3 ème année électronique Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 Etudiants : Alexandre Braconnier Axel Chevalier Jean-Marc

Plus en détail

Développer des solutions technologiques basées sur de l électronique

Développer des solutions technologiques basées sur de l électronique Altronic Tunisie ALTRONIC s attache à faciliter la diffusion et le transfert des technologies et des connaissances en électronique vers les laboratoires de recherche publics, industriels, les start-up

Plus en détail

M a c h i n e V i r t u e l l e R a d i o

M a c h i n e V i r t u e l l e R a d i o M a c h i n e V i r t u e l l e R a d i o Riadh Ben Abdallah riadh.ben-abdallah@inria.fr Laboratoire CITI, Équipe Systèmes Embarqués Séminaire des thésards, 20 Mars 2008 1 Le Contexte radio logicielle

Plus en détail

Quoi de neuf en LabVIEW FPGA 2010?

Quoi de neuf en LabVIEW FPGA 2010? Quoi de neuf en LabVIEW FPGA 2010? Yannick DEGLA Ingénieur d Application Fonctionnalités de LabVIEW FPGA 2010 Nœud d intégration d IP - Importer directement des fichiers.xco de Xilinx ou vos propres VHDL

Plus en détail

Certifying an Automated Code Generator Using Formal Tools

Certifying an Automated Code Generator Using Formal Tools Certifying an Automated Code Generator Using Formal Tools Preliminary experiments in the GeneAuto Project N. Izerrouken, X. Thirioux, M. Pantel, M. Strecker IRIT-ACADIE Continental Automotive Toulouse,

Plus en détail

Validation de systèmes intégrant des COTS : comment accommoder les inconnues sur la qualification des COTS dans le processus de validation?

Validation de systèmes intégrant des COTS : comment accommoder les inconnues sur la qualification des COTS dans le processus de validation? Validation de systèmes intégrant des COTS : comment accommoder les inconnues sur la qualification des COTS dans le processus de validation? L I S EDF Electricité de France technicatome THOMSON-CSF Philippe

Plus en détail

Conception de SoPC pour applications multimédia

Conception de SoPC pour applications multimédia Conception de SoPC pour applications multimédia Auteurs : Michael Guarisco, Nicolas Marques, Eric Dabellani, Yves Berviller, Hassan Rabah, Serge Weber Laboratoire d Instrumentation Electronique de Nancy.

Plus en détail

Modélisation: outillage et intégration

Modélisation: outillage et intégration Modélisation: outillage et intégration Emmanuel Gaudin emmanuel.gaudin@pragmadev.com Un réel besoin Le logiciel double tous les deux ans. Le volume final rend extrêmement difficile de garantir le niveau

Plus en détail

Bloc 1 U. E. Informatique et systèmes - Finalité Technologie de l'informatique. H/an CR Quadrimestres

Bloc 1 U. E. Informatique et systèmes - Finalité Technologie de l'informatique. H/an CR Quadrimestres Bloc 1 U. E. Informatique et systèmes - Finalité Technologie de l'informatique H/an CR Quadrimestres Bases des technologies de l'informatique 1 8 Q1 Algorithmique 30 Programmation (théorie) 18 Programmation

Plus en détail

Analyse de performance et optimisation. David Geldreich (DREAM)

Analyse de performance et optimisation. David Geldreich (DREAM) Analyse de performance et optimisation David Geldreich (DREAM) Plan de l exposé Analyse de performance Outils Optimisation Démonstrations Analyse de performance Pas d optimisation sans analyse de performance

Plus en détail

> System on Chip Altera <

> System on Chip Altera < V2013.06 Advanced Logic Synthesis for Electronics http://www.alse-fr.com Nios II, Qsys & FPGA SoC? Maîtrisez... grâce à nos formations : > System on Chip Altera < Essential + Expert Pour les ingénieurs

Plus en détail

Introduction. Le logiciel Flowcode vous permet de développer rapidement et facilement des systèmes électroniques et électromécaniques complexes.

Introduction. Le logiciel Flowcode vous permet de développer rapidement et facilement des systèmes électroniques et électromécaniques complexes. Introduction Le logiciel vous permet de développer rapidement et facilement des systèmes électroniques et électromécaniques complexes. est un des environnements les plus avancés au monde pour le développement

Plus en détail

Programme de la 3ème année

Programme de la 3ème année Programme de la 3ème année de la licence informatique Recopié du Syllabus L3 Informatique. 2003-2004 (UPS Toulouse) Algorithmes, Types de données et preuves (84h) Objectif : Approfondir l'algorithmique

Plus en détail

Advanced Electronic Design 3 rue de L Eperon 77000 MELUN Tél : 01 64 52 16 96 E-Mail : info@a-e-d.com Web : www.a-e-d.com.

Advanced Electronic Design 3 rue de L Eperon 77000 MELUN Tél : 01 64 52 16 96 E-Mail : info@a-e-d.com Web : www.a-e-d.com. Advanced Electronic Design 3 rue de L Eperon 77000 MELUN Tél : 01 64 52 16 96 E-Mail : info@a-e-d.com Web : www.a-e-d.com Processeur JAP IP Introduction La société AED propose une IP du processeur JAP

Plus en détail

PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN

PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN 1. DÉVELOPPEMENT D'APPLICATION (CONCEPTEUR ANALYSTE) 1.1 ARCHITECTURE MATÉRIELLE DU SYSTÈME INFORMATIQUE 1.1.1 Architecture d'un ordinateur Processeur,

Plus en détail

Génération de code binaire pour application multimedia : une approche au vol

Génération de code binaire pour application multimedia : une approche au vol Génération de binaire pour application multimedia : une approche au vol http://hpbcg.org/ Henri-Pierre Charles Université de Versailles Saint-Quentin en Yvelines 3 Octobre 2009 Présentation Présentation

Plus en détail

Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique Logiciels QuartusII Logique de base, architecture de FPGA

Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique Logiciels QuartusII Logique de base, architecture de FPGA Cyclone QuartusII design Cyclone Quartus base Quartus II - Schematic Objectif Moyens Préliminaire Théorie Matériel Durée Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique

Plus en détail

Contexte et motivations Les techniques envisagées Evolution des processus Conclusion

Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Vérification de logiciels par analyse statique Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Contexte et motivations Specification Design architecture Revues and

Plus en détail

Système reconfigurable et durci pour la surveillance et le contrôle

Système reconfigurable et durci pour la surveillance et le contrôle Système reconfigurable et durci pour la surveillance et le contrôle Sabri JATLAOUI, Ingénieur avant-vente. Des challenges récurrents Le contrôle haute vitesse (numérique/compteur à 1MHz, PID analogique/

Plus en détail

Mise en oeuvre sur FPGA d un processeur VLIW à l aide d outils de Synthèse de Haut-Niveau (Cairn Vex)

Mise en oeuvre sur FPGA d un processeur VLIW à l aide d outils de Synthèse de Haut-Niveau (Cairn Vex) Rapport de stage - Licence 3 Informatique Université Rennes 1 Équipe Cairn Discipline : Informatique Mise en oeuvre sur FPGA d un processeur VLIW à l aide d outils de Synthèse de Haut-Niveau (Cairn Vex)

Plus en détail

Contributions à l expérimentation sur les systèmes distribués de grande taille

Contributions à l expérimentation sur les systèmes distribués de grande taille Contributions à l expérimentation sur les systèmes distribués de grande taille Lucas Nussbaum Soutenance de thèse 4 décembre 2008 Lucas Nussbaum Expérimentation sur les systèmes distribués 1 / 49 Contexte

Plus en détail

Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d

Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d Architecture Doctorant: Directeurs de thèse: Bechir ZALILA

Plus en détail

Les Microprocesseurs partie2

Les Microprocesseurs partie2 Université Constantine 2 Abdelhamid Mehri Faculté des NTIC Département MI Electronique des Composants & Systèmes Les Microprocesseurs partie2 Cours de L1 - TRONC COMMUN DOMAINE MATHEMATIQUES INFORMATIQUE

Plus en détail

Résumé du document «Programmes des classes préparatoires aux Grandes Écoles ; Discipline : Informatique ; Première et seconde années - 2013»

Résumé du document «Programmes des classes préparatoires aux Grandes Écoles ; Discipline : Informatique ; Première et seconde années - 2013» Résumé du document «Programmes des classes préparatoires aux Grandes Écoles ; Discipline : Informatique ; Première et seconde années - 2013» I Objectifs Niveau fondamental : «on se fixe pour objectif la

Plus en détail

Besoin de concevoir des systèmes massivement répartis. Comment tester le système? Solution. Évaluation de systèmes répartis à large échelle

Besoin de concevoir des systèmes massivement répartis. Comment tester le système? Solution. Évaluation de systèmes répartis à large échelle Besoin de concevoir des systèmes massivement répartis. Évaluation de systèmes répartis à large échelle Sergey Legtchenko Motivation : LIP6-INRIA Tolérance aux pannes Stockage de données critiques Coût

Plus en détail

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau Supports d exécution matériels pour l embarqué Jean-Philippe Babau Département Informatique, INSA Lyon Les contraintes Coût de quelques euros à quelques centaines d'euros Contraintes d énergie (mobilité,

Plus en détail

Semarchy Convergence for MDM La Plate-Forme MDM Évolutionnaire

Semarchy Convergence for MDM La Plate-Forme MDM Évolutionnaire FICHE PRODUIT Semarchy Convergence for MDM La Plate-Forme MDM Évolutionnaire BENEFICES POUR LES DSI Réussir les projets de gouvernance dans les délais et les budgets Démarrer de manière tactique tout en

Plus en détail

Automatisation de la certification formelle de systèmes critiques par instrumentation d interpréteurs abstraits

Automatisation de la certification formelle de systèmes critiques par instrumentation d interpréteurs abstraits 1 d Automatisation de la certification formelle de systèmes critiques par instrumentation d sous la direction de Michaël Périn Soutenance de Thèse de Doctorat Université de Grenoble - Laboratoire Verimag

Plus en détail

ENET'com GEC Semestre 1

ENET'com GEC Semestre 1 Semestre 1 UE 1 Outils mathématiques pour l ingénieur I Mathématiques de l ingénieur UE 1-1 33 12 3 3 X 4,5 5 Probabilités UE 1-2 16,5 6 1,5 2 X UE 2 Algorithmique et programmation C1 UE 2-1 22,5 10,5

Plus en détail

Programme des épreuves des concours externes de recrutement des personnels techniques et administratifs de recherche et de formation

Programme des épreuves des concours externes de recrutement des personnels techniques et administratifs de recherche et de formation Programme des épreuves des concours externes de recrutement des personnels E1 RECRUTEMENT DES ASSISTANTS INGENIEURS DE RECHERCHE ET DE FORMATION...2 E1.1 Gestionnaire de base de données...2 E1.2 Développeur

Plus en détail

Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire

Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire LAURA CONDE-CANENCIA 1, JEAN-CHRISTOPHE.PREVOTET 2, YASET OLIVA 2, YVAN EUSTACHE 1 1 Université Européenne de Bretagne

Plus en détail

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs CONCEPTION ET TEST DE CIs 3. METHODES ET OUTILS DE CONCEPTION DES CIs 3.1 Introduction 3.2 Méthodologies de conception des ASICs 3.3 Conception des Circuits Programmables 3. METHODES ET OUTILS - Introduction

Plus en détail

Ivy.pm, la version perl d'un bus logiciel multiplateforme, multilangage. Christophe Mertz (mertz@intuilab.com) IntuiLab

Ivy.pm, la version perl d'un bus logiciel multiplateforme, multilangage. Christophe Mertz (mertz@intuilab.com) IntuiLab Ivy.pm, la version perl d'un bus logiciel multiplateforme, multilangage Christophe Mertz (mertz@intuilab.com) IntuiLab Préambule Cette présentation s'appuie sur le travail de nombreuses personnes: Marcellin

Plus en détail