Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable

Dimension: px
Commencer à balayer dès la page:

Download "Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable"

Transcription

1 Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Pierre Olivier*, Jalil Boukhobza*, Jean-Philippe Babau +, Damien Picard +, Stéphane Rubini + *Lab-STICC, + LISyC, Université de Bretagne Occidentale, Université de Brest ETR /08/2011 1/13

2 Introduction Contexte Systèmes d exploitations temps-réel embarqués Contraintes spécifiques : mémoire, consommation, déterminisme temporel, etc. Projet THINK FPGA : RTOS décrit à base de composants (services) exécuté sur architecture reconfigurable FPGA Reconfiguration dynamique des services en logiciel / matériel Requiert la construction de composants matériels implémentant des services du RTOS (Gestionnaire de temps, etc.) ETR /08/2011 2/13

3 Plan de l exposé 1 Contexte ETR /08/2011 3/13

4 Plan de l exposé Le gestionnaire de temps logiciel de µc/os-ii [2] 1 Contexte ETR /08/2011 3/13

5 Le gestionnaire de temps logiciel de µc/os-ii [2] Le gestionnaire de temps logiciel de µc/os-ii [2] Le gestionnaire de temps par défaut (logiciel) de µc/os-ii : Maintient un compteur de ticks global Gère les tâches mises en attente Accélération? Mise en attente d une tâche pour t ticks : imprécision t± r (r = résolution du timer) Système réactif (haute resolution de timer) charge CPU élevée ETR /08/2011 4/13

6 Plan de l exposé Architecture Communication CPU composant Intégration au niveau logiciel 1 Contexte ETR /08/2011 4/13

7 Architecture Communication CPU composant Intégration au niveau logiciel Réalisation du composant matériel : architecture - Gestionnaire de temps : cadencé par l horloge matérielle - Fonctionalités : Lecture / Modification du temps système Mise en attente d une tâche Obtention de la liste des tâches à réveiller - A l exécution : TempsSystème++, DelaiDattente ETR /08/2011 5/13

8 Architecture Communication CPU composant Intégration au niveau logiciel Réalisation du composant matériel : Communication CPU Composant 2 bus Fast Simplex Link Définition d un protocole de communication Une tâche doit se réveiller : 1 Interruption 2 Récupération identifiant tâche à réveiller 3 Réveil niveau OS 4 Acquittement ETR /08/2011 6/13

9 Architecture Communication CPU composant Intégration au niveau logiciel Intégration au niveau logiciel Écriture d un pilote À base de push et pop sur les FIFOs des bus FSL selon le protocole définit Une fonction par service offert (gettime, settime, taskdelay, etc.) Handler de l interruption de réveil Doit s exécuter le plus vite possible optimisation algorithmique ETR /08/2011 7/13

10 Plan de l exposé Réactivité Occupation CPU dédiée au réveil des tâches Ressources reconfigurables 1 Contexte ETR /08/2011 7/13

11 Mesure de temps d exécution Réactivité Occupation CPU dédiée au réveil des tâches Ressources reconfigurables ETR /08/2011 8/13

12 Latence sur le réveil de tâche Réactivité Occupation CPU dédiée au réveil des tâches Ressources reconfigurables On mesure : En logiciel : handler + OSTimeTick En matériel : handler Horloge système à 125 Mhz (1 tick = 8 ns) ETR /08/2011 9/13

13 Occupation CPU dédiée à la gestion du temps Réactivité Occupation CPU dédiée au réveil des tâches Ressources reconfigurables Logiciel : dépend du nombre de tâches Matériel : nombre de tâches et nombre de réveils dans une période donnée Facteur d amélioration : OccupationCPUenLogiciel OccupationCPUenMateriel ETR /08/ /13

14 Ressources reconfigurables Réactivité Occupation CPU dédiée au réveil des tâches Ressources reconfigurables ETR /08/ /13

15 Plan de l exposé Conclusion Perspectives de travaux futurs 1 Contexte ETR /08/ /13

16 Conclusion Conclusion Perspectives de travaux futurs Modèle de composant matériel gestionnaire de temps Amélioration des performances du système dans un contexte temps-réel embarqué : Système plus précis et plus réactif Charge CPU réduite Coût en ressources FPGA Méthodologie de développement pour intégration dans un système à composants : Développement architectural Communication CPU composant Intégration niveau OS Méthode de mesure de performances ETR /08/ /13

17 Conclusion Perspectives de travaux futurs Perspectives de travaux futurs Intégration dans un système à composants : modèle FRACTAL THINK ETR /08/ /13

18 Bibliographie Conclusion Perspectives de travaux futurs Paul Kohout, Brinda Ganesh, and Bruce Jacob. Hardware support for real-time operating systems. In Proceedings of the 1st IEEE/ACM/IFIP international conference on Hardware/software codesign and system synthesis, CODES+ISSS 03, pages 45 51, New York, NY, USA, ACM. Jean J. Labrosse. uc/os-ii - The Real Time Kernel. CMP Books, 2 edition, Lennart Lindh and F. Stanischewski. Fastchart - a fast time deterministic cpu and hardware based real-time-kernel. In IEEE press, Real-Time Workshop, January ETR /08/ /13

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 - Evénements et architectures - Spécifications de performances

Plus en détail

Introduction aux systèmes temps réel

Introduction aux systèmes temps réel Introduction aux systèmes temps réel Frank Singhoff Bureau C-203 Université de Brest, France LISyC/EA 3883 singhoff@univ-brest.fr UE applications de l informatique, Université de Brest Page 1/22 Plan du

Plus en détail

Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire

Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire LAURA CONDE-CANENCIA 1, JEAN-CHRISTOPHE.PREVOTET 2, YASET OLIVA 2, YVAN EUSTACHE 1 1 Université Européenne de Bretagne

Plus en détail

Architectures logicielles pour les systèmes embarqués temps réel

Architectures logicielles pour les systèmes embarqués temps réel ETR 07 4 septembre 2007 Architectures logicielles pour les systèmes embarqués temps réel Jean-Philippe Babau, Julien DeAntoni jean-philippe.babau@insa-lyon.fr 1/31 Plan Architectures logicielles pour les

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

Introduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr

Introduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr Introduction aux systèmes temps réel Iulian Ober IRIT ober@iut-blagnac.fr Définition Systèmes dont la correction ne dépend pas seulement des valeurs des résultats produits mais également des délais dans

Plus en détail

Développement et intégration sous Linux/RTAI de composants logiciels temps-réel open-source génériques

Développement et intégration sous Linux/RTAI de composants logiciels temps-réel open-source génériques Développement et intégration sous Linux/RTAI de composants logiciels temps-réel open-source génériques Thibault GARCIA, Audrey MARCHAND et Maryline SILLY-CHETTO IRIN (Institut de Recherche en Informatique

Plus en détail

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Guillaume Duc Ronan Keryell Département Informatique École Nationale Supérieure des Télécommunications de Bretagne Symposium en

Plus en détail

Séminaire RGE REIMS 17 février 2011

Séminaire RGE REIMS 17 février 2011 Séminaire RGE REIMS 17 février 2011 ADACSYS Présentation des FPGA Agenda Spécificité et différences par rapport aux autres accélérateurs Nos atouts Applications Approche innovante Document confidentiel

Plus en détail

Diagrammes de Package, de déploiement et de composants UML

Diagrammes de Package, de déploiement et de composants UML labsticc.univ-brest.fr/pages_perso/babau/ Diagrammes de Package, de déploiement et de composants UML Jean-Philippe Babau Département Informatique, UFR Sciences, Laboratoire Lab-STICC 2 1 Plan Description

Plus en détail

Vers du matériel libre

Vers du matériel libre Février 2011 La liberté du logiciel n est qu une partie du problème. Winmodems Modem traditionnel Bon fonctionnement Plus cher Electronique propriétaire Blob sur DSP intégré au modem Bien reçu par les

Plus en détail

Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon

Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Les systèmes embarqués Introduction Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Introduction aux systèmes embarqués Définition. Caractéristiques d

Plus en détail

Temps Réel. Jérôme Pouiller Septembre 2011

Temps Réel. Jérôme Pouiller <j.pouiller@sysmic.org> Septembre 2011 Temps Réel Jérôme Pouiller Septembre 2011 Sixième partie VI Architectures des OS temps réels J. Pouiller Temps Réel 172 / 197 18 Problématique des OS RT 19 Systèmes Symétriques

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Simulation de haut niveau de systèmes d exploitations distribués pour l exploration matérielle et logicielle

Simulation de haut niveau de systèmes d exploitations distribués pour l exploration matérielle et logicielle École Doctorale Science et Ingénieurie de l Université de Cergy-Pontoise Discipline : Sciences et Technologies de l Information et de la Communication Spécialité : Informatique THÈSE Présentée pour obtenir

Plus en détail

Présentation du M2 SIC : Systèmes Informatiques et Applications Marines

Présentation du M2 SIC : Systèmes Informatiques et Applications Marines Présentation du M2 SIC : Systèmes Informatiques et Applications Marines Jean-Philippe Babau (resp. M2 SIAM) http://dept-info.univ-brest.fr/master2_siam.php http://labsticc.univ-brest.fr/pages_perso/babau/

Plus en détail

Solution A La Gestion Des Objets Java Pour Des Systèmes Embarqués

Solution A La Gestion Des Objets Java Pour Des Systèmes Embarqués International Journal of Engineering Research and Development e-issn: 2278-067X, p-issn: 2278-800X, www.ijerd.com Volume 7, Issue 5 (June 2013), PP.99-103 Solution A La Gestion Des Objets Java Pour Des

Plus en détail

REALISATION d'un. ORDONNANCEUR à ECHEANCES

REALISATION d'un. ORDONNANCEUR à ECHEANCES REALISATION d'un ORDONNANCEUR à ECHEANCES I- PRÉSENTATION... 3 II. DESCRIPTION DU NOYAU ORIGINEL... 4 II.1- ARCHITECTURE... 4 II.2 - SERVICES... 4 III. IMPLÉMENTATION DE L'ORDONNANCEUR À ÉCHÉANCES... 6

Plus en détail

AADL. un langage pour la modélisation et la génération d applications. Thomas Vergnaud, thomas.vergnaud@enst.fr

AADL. un langage pour la modélisation et la génération d applications. Thomas Vergnaud, thomas.vergnaud@enst.fr AADL un langage pour la modélisation et la génération d applications, thomas.vergnaud@enst.fr Les langages de description d architecture la conception des systèmes devient complexe difficulté de compréhension

Plus en détail

VERIFICATION DE SOC SOUS VELOCE

VERIFICATION DE SOC SOUS VELOCE VERIFICATION DE SOC SOUS VELOCE Fabrice Muller (1), Gilles Jacquemod (1), Rachid Bouchakour (2) Pôle CNFM PACA Polytech Nice-Sophia (1), Polytech Marseille (2) 1.1 Introduction La vérification des SoC

Plus en détail

Introduction à l informatique temps réel Pierre-Yves Duval (cppm)

Introduction à l informatique temps réel Pierre-Yves Duval (cppm) Introduction à l informatique temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 -Définition et problématique - Illustration par des exemples -Automatisme:

Plus en détail

Conception de SoPC pour applications multimédia

Conception de SoPC pour applications multimédia Conception de SoPC pour applications multimédia Auteurs : Michael Guarisco, Nicolas Marques, Eric Dabellani, Yves Berviller, Hassan Rabah, Serge Weber Laboratoire d Instrumentation Electronique de Nancy.

Plus en détail

Avantages et inconvénients des bus utilisés en instrumentation (USB, PXI, GPIB, Ethernet,...) et

Avantages et inconvénients des bus utilisés en instrumentation (USB, PXI, GPIB, Ethernet,...) et Avantages et inconvénients des bus utilisés en instrumentation (USB, PXI, GPIB, Ethernet,...) et Gestion des obsolescences VME, VXI Olivier Daurelles olivier.daurelles@ni.com 1 Sommaire Introduction sur

Plus en détail

Le projet Modistarc : un outil de test de conformité de composants OSEK/VDX pour l l automobile

Le projet Modistarc : un outil de test de conformité de composants OSEK/VDX pour l l automobile : un outil de test de conformité de composants OSEK/VDX pour l l automobile Benoît Caillaud, IRISA/INRIA Rennes MODISTARC = Methods and tools for the validation of OSEK/VDX DIStributed ARChitectures Projet

Plus en détail

LINUX et le temps réel Pierre-Yves Duval (cppm)

LINUX et le temps réel Pierre-Yves Duval (cppm) LINUX et le temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 24-28 Mars 2003 Sommaire - Contexte et contraintes pour l embarqué et le temps réel - Caractéristiques

Plus en détail

CH 3 : CARTE MULTIFONCTIONS

CH 3 : CARTE MULTIFONCTIONS CH 3 : CARTE MULTIFONCTIONS Phénomène physique : Température Pression, Débit, Intensité lumineuse, Déplacement Grandeur électrique : Tension, Courant, Résistance, Capacité Capteur Conditionnement Numérisation

Plus en détail

Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique

Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique L objectif Réaliser la vérification physique d'un composant

Plus en détail

Conception et microprocesseurs

Conception et microprocesseurs Electronique embarquée Conception et microprocesseurs Richard Grisel Professeur des Universités Université de Rouen Conception et microprocesseurs Architectures et composants: Logiciel; Matériel. Test

Plus en détail

Mécanismes de protection dans AUTOSAR OS

Mécanismes de protection dans AUTOSAR OS Mécanismes de protection dans AUTOSAR OS Nicolas Navet, RTaW Hervé Perrault, PSA Peugeot Citroën Conférence à RTS 09 le 31/03/2009 Plan 1. Code ECU : besoin de ré-utilisabilité et multi-source 2. Concepts

Plus en détail

Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA

Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA 1) Problématique et objectifs L objectif de cette séance est d intégrer un processeur spécialisé (PS) avec la logique

Plus en détail

Exécutif temps réel Pierre-Yves Duval (cppm)

Exécutif temps réel Pierre-Yves Duval (cppm) Exécutif temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 Plan Exécutif Tâches Evénements et synchronisation Partage de ressources Communications

Plus en détail

MEAD : temps réel et tolérance aux pannes pour CORBA

MEAD : temps réel et tolérance aux pannes pour CORBA MEAD : un intergiciel temps-réel et tolérant aux pannes pour CORBA Master 2 Informatique Recherche Université de Marne-la-Vallée Vendredi 3 mars 2006 Plan 1 Introduction 2 Solutions existantes 3 Concilier

Plus en détail

Les ordinateurs : de 1946 à aujourd hui

Les ordinateurs : de 1946 à aujourd hui : Introduction Daniel Etiemble de@lri.fr Les ordinateurs : de 1946 à aujourd hui ENIAC (1946) 19000 tubes 30 tonnes surface de 72 m 2 consomme 140 kilowatts. Horloge : 0 KHz. 330 multiplications/s Mon

Plus en détail

Comment reproduire les résultats de l article : POP-Java : Parallélisme et distribution orienté objet

Comment reproduire les résultats de l article : POP-Java : Parallélisme et distribution orienté objet Comment reproduire les résultats de l article : POP-Java : Parallélisme et distribution orienté objet Beat Wolf 1, Pierre Kuonen 1, Thomas Dandekar 2 1 icosys, Haute École Spécialisée de Suisse occidentale,

Plus en détail

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)

Plus en détail

Présentation de SILICOM

Présentation de SILICOM Présentation de SILICOM PRÉSENTATION GÉNÉRALE En quelques chiffres 31 ans d existence 200 Collaborateurs 8 M de capital Plus de 14 M de CA Plus de 15 clients grands comptes 3 établissements pour couvrir

Plus en détail

Une méthodologie de conception des systèmes distribués basée sur UML

Une méthodologie de conception des systèmes distribués basée sur UML Une méthodologie de conception des systèmes distribués basée sur UML Nouvelles Technologies de la Répartition (NOTERE 2005) 1 er septembre 2005 Ludovic Apvrille Pierre de Saqui-Sannes Axelle Apvrille Page

Plus en détail

Les entrées/sorties Les périphériques

Les entrées/sorties Les périphériques Les entrées/sorties Les périphériques La fonction d un ordinateur est le traitement de l information (fonction réalisée au niveau de la mémoire et l UC). L ordinateur acquiert cette information et restitue

Plus en détail

Architecture 68332 06/06/02 LE 68332

Architecture 68332 06/06/02 LE 68332 LE 68332 LE 68332...1 ELÉMENTS SUR LE MICROCONTRÔLEUR 68332...2 SYSTEM INTEGRATION MODULE (SIM)...2 QUEUED SERIAL MODULE (QSM)...3 TIME PROCESSOR UNIT (TPU)...3 IMPLANTATION MÉMOIRE :...4 MODULE SIM :

Plus en détail

FORMATION : 3 journées pour comprendre le meilleur de Xilinx

FORMATION : 3 journées pour comprendre le meilleur de Xilinx FORMATION : 3 journées pour comprendre le meilleur de Xilinx Recettes VHDL pour tirer le meilleur profit des architectures Spartan-6, Virtex-6 et Series-7 Implémentation de fonctions DSP et entrées/sorties

Plus en détail

Génération de code multi-plates-formes pour la mise au point de modèles IMOCA

Génération de code multi-plates-formes pour la mise au point de modèles IMOCA Génération de code multi-plates-formes pour la mise au point de modèles IMOCA G. Guillou Lab-STICC/UMR 6285, UBO, UEB 20 Avenue Le Gorgeu 29200 Brest, France goulven.guillou@univ-brest.fr Résumé Les systèmes

Plus en détail

Applications Embarquées Critiques

Applications Embarquées Critiques Applications Embarquées Critiques Jean-Marc Pierson pierson@irit.fr Cours DL Jean-Marc Pierson Applications Embarquées Critiques (1/50) Applications Embarquées Critiques: Plan Caractéristiques générales,

Plus en détail

Temps Réel. Jérôme Pouiller Septembre 2011

Temps Réel. Jérôme Pouiller <j.pouiller@sysmic.org> Septembre 2011 Temps Réel Jérôme Pouiller Septembre 2011 Sommaire Problèmatique Le monotâche Le multitâches L ordonnanement Le partage de ressources Problèmatiques des OS temps réels J. Pouiller

Plus en détail

UNIVERSITE DE BREST Référence GALAXIE : 4201

UNIVERSITE DE BREST Référence GALAXIE : 4201 UNIVERSITE DE BREST Référence GALAXIE : 4201 Numéro dans le SI local : 6300MCF0617 Référence GESUP : 0617 Corps : Maître de conférences Article : 26-I-1 Chaire : Non Section 1 : 63-Génie électrique, électronique,

Plus en détail

ADÉQUATION ALGORITHME-ARCHITECTURE APPLIQUÉE AUX CIRCUITS RECONFIGURABLES

ADÉQUATION ALGORITHME-ARCHITECTURE APPLIQUÉE AUX CIRCUITS RECONFIGURABLES ADÉQUATION ALGORITHME-ARCHITECTURE APPLIQUÉE AUX CIRCUITS RECONFIGURABLES AILTON F. DIAS, MOHAMED AKIL, CHRISTOPHE LAVARENNE, YVES SOREL CNEN/CDTN Divisão de Computação e Informação, CP 941-012-970 Belo

Plus en détail

Routage AODV. Languignon - Mathe - Palancher - Pierdet - Robache. 20 décembre 2007. Une implémentation de la RFC3561

Routage AODV. Languignon - Mathe - Palancher - Pierdet - Robache. 20 décembre 2007. Une implémentation de la RFC3561 20 décembre 2007 Une implémentation de la RFC3561 Présentation du groupe - plan Présentation Cahier des charges 1 CDC 2 Archi 3 Algorithme 4 Mini Appli de base Implémentation dans AODV 5 Difficultées rencontrées

Plus en détail

Annexe 1 RAPPEL DES PRINCIPALES DISPOSITIONS LEGALES DE L'APPRENTISSAGE

Annexe 1 RAPPEL DES PRINCIPALES DISPOSITIONS LEGALES DE L'APPRENTISSAGE Annexe 1 RAPPEL DES PRINCIPALES DISPOSITIONS LEGALES DE L'APPRENTISSAGE Statut et rémunération de l'apprenti en Licence Professionnelle AII : La durée du contrat est de un an. Il peut être résilié sans

Plus en détail

Concevoir des applications Web avec UML

Concevoir des applications Web avec UML Concevoir des applications Web avec UML Jim Conallen Éditions Eyrolles ISBN : 2-212-09172-9 2000 1 Introduction Objectifs du livre Le sujet de ce livre est le développement des applications web. Ce n est

Plus en détail

Introduction aux Systèmes et aux Réseaux, Master 2 CCI

Introduction aux Systèmes et aux Réseaux, Master 2 CCI aux Systèmes et aux Réseaux, Master 2 CCI Cours 1 : Introduction et contexte Unix/Linux Laure Gonnord http://laure.gonnord.org/pro/teaching/ Laure.Gonnord@univ-lyon1.fr Master CCI - Université Lyon 1 -

Plus en détail

Thème 3 Conception et vérification d architectures de systèmes sur puce

Thème 3 Conception et vérification d architectures de systèmes sur puce Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur

Plus en détail

Les tendances pour le test et la validation RF

Les tendances pour le test et la validation RF Les tendances pour le test et la validation RF Richard KEROMEN Ingénieur produit test et RF L évolution des standards implique une complexité croissante 1996 1997 1998 1999 2000 2001 2002 2003 2004 2005

Plus en détail

Informatique légale : FPGA vs. GPU

Informatique légale : FPGA vs. GPU Informatique légale : FPGA vs. GPU Sylvain Collange, Yoginder S. Dandass, Marc Daumas et David Defour 03/06/2008 Problématiques Analyse de disque dur Recherche de contenu illégal connu Y compris dans des

Plus en détail

Techniques et astuces pour l enregistrement haute vitesse

Techniques et astuces pour l enregistrement haute vitesse Techniques et astuces pour l enregistrement haute vitesse David SANCHEZ Ingénieur d Application NI France stream ing [stree-ming] verbe 1. Fait de transférer des données depuis ou vers un instrument à

Plus en détail

DSP architecture et applications

DSP architecture et applications Haute Ecole d Ingénierie et de Gestion du Canton du Vaud DSP architecture et applications Chapitre 3 GÉNÉRATEURS D ADRESSES Création de buffers linéaires et circulaires Gestion des pages mémoires ADSP-29X

Plus en détail

Sécurité et sûreté des systèmes embarqués et mobiles

Sécurité et sûreté des systèmes embarqués et mobiles Sécurité et sûreté des systèmes embarqués et mobiles Pierre.Paradinas / @ / cnam.fr Cnam/Cedric Systèmes Enfouis et Embarqués (SEE) Plan du cours Sécurité des SEMs La plate-forme et exemple (GameBoy, Smart

Plus en détail

Rapport de certification

Rapport de certification Rapport de certification NetApp Data ONTAP v8.1.1 7-Mode Préparé par : le Centre de la sécurité des télécommunications Canada à titre d organisme de certification dans le cadre du Schéma canadien d évaluation

Plus en détail

Conception et Intégration de Systèmes Critiques

Conception et Intégration de Systèmes Critiques Conception et Intégration de Systèmes Critiques 15 12 18 Non 50 et S initier aux méthodes le développement de projet (plan de développement, intégration, gestion de configuration, agilité) Criticité temporelle

Plus en détail

ETUDE ET IMPLÉMENTATION D UNE CACHE L2 POUR MOBICENTS JSLEE

ETUDE ET IMPLÉMENTATION D UNE CACHE L2 POUR MOBICENTS JSLEE Mémoires 2010-2011 www.euranova.eu MÉMOIRES ETUDE ET IMPLÉMENTATION D UNE CACHE L2 POUR MOBICENTS JSLEE Contexte : Aujourd hui la plupart des serveurs d application JEE utilise des niveaux de cache L1

Plus en détail

Thèse CIFRE. Mécanismes de monitoring sémantique dédiés à la sécurité des infrastructures cloud IaaS

Thèse CIFRE. Mécanismes de monitoring sémantique dédiés à la sécurité des infrastructures cloud IaaS Thèse CIFRE Mécanismes de monitoring sémantique dédiés à la sécurité des infrastructures cloud IaaS Yacine HEBBAL Sylvie LANIEPCE Jean-Marc MENAUD Début de thèse : octobre 2014 (1 ière année) SEC2 : 30

Plus en détail

Voix sur IP Étude d approfondissement Réseaux

Voix sur IP Étude d approfondissement Réseaux Voix sur IP Étude d approfondissement Réseaux Julien Vey Gil Noirot Introduction Ce dont nous allons parler L architecture VoIP Les protocoles Les limites de la VoIP Ce dont nous n allons pas parler Le

Plus en détail

Informatique UE 102. Jean-Yves Antoine. Architecture des ordinateurs et Algorithmique de base. UFR Sciences et Techniques Licence S&T 1ère année

Informatique UE 102. Jean-Yves Antoine. Architecture des ordinateurs et Algorithmique de base. UFR Sciences et Techniques Licence S&T 1ère année UFR Sciences et Techniques Licence S&T 1ère année Informatique UE 102 Architecture des ordinateurs et Algorithmique de base Jean-Yves Antoine http://www.info.univ-tours.fr/~antoine/ UFR Sciences et Techniques

Plus en détail

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan Introduction Le système Windows Yves Denneulin Windows a 25 ans Au début basé sur MS/DOS Multi-tâches coopératifs Pas de réelle protection entre applications Famille 1.0 -> 386 -> 95 -> 98 -> Me Version

Plus en détail

Cours A7 : Temps Réel

Cours A7 : Temps Réel Cours A7 : Temps Réel Pierre.Paradinas / @ / cnam.fr Cnam/Cedric Systèmes Enfouis et Embarqués (SEE) Motivations Du jour : les mécanismes multitâches, la gestion des priorités, l ordonnancement, la gestion

Plus en détail

Spécifications de raccordement au service de Téléphonie sur IP (ToIP) de RENATER

Spécifications de raccordement au service de Téléphonie sur IP (ToIP) de RENATER Spécifications de raccordement au service de Téléphonie sur IP (ToIP) de RENATER Documentation Auteurs: Simon Muyal SSU-SPEC-ToIP_FR_20101221.doc 1 / 20 Table des matières 1 Sommaire... 4 2 A qui s adresse

Plus en détail

Exemple de réalisation dans le cas de projets pilotes Smart Grids. sociétaux» 13 juin, Laas-CNRS Toulouse Jean Wild

Exemple de réalisation dans le cas de projets pilotes Smart Grids. sociétaux» 13 juin, Laas-CNRS Toulouse Jean Wild Exemple de réalisation dans le cas de projets pilotes Smart Grids «Smart grids au carrefour des enjeux technologiques et sociétaux» 13 juin, Laas-CNRS Toulouse Jean Wild l'essentiel Milliards d euros de

Plus en détail

Examen d Architecture des Ordinateurs Majeure 1 Polytechnique Lundi 10 Décembre 2001

Examen d Architecture des Ordinateurs Majeure 1 Polytechnique Lundi 10 Décembre 2001 Examen d Architecture des Ordinateurs Majeure 1 Polytechnique Lundi 10 Décembre 2001 L examen dure 3 heures. Le sujet comporte 7 pages dont 3 pages de rappels sur le LC-2 et la microprogrammation. Tous

Plus en détail

Adaptation et automatisation d'un ot de reconguration partielle pour permettre la relocation

Adaptation et automatisation d'un ot de reconguration partielle pour permettre la relocation Adaptation et automatisation d'un ot de reconguration partielle pour permettre la relocation Muller Contexte performance/conso v.s. exibilité/programmation FPGA (perf d'un circuit dédié + exibilité de

Plus en détail

Contributions à l expérimentation sur les systèmes distribués de grande taille

Contributions à l expérimentation sur les systèmes distribués de grande taille Contributions à l expérimentation sur les systèmes distribués de grande taille Lucas Nussbaum Soutenance de thèse 4 décembre 2008 Lucas Nussbaum Expérimentation sur les systèmes distribués 1 / 49 Contexte

Plus en détail

Sécurisation des communications dans une architecture multi-processeurs

Sécurisation des communications dans une architecture multi-processeurs MajecSTIC 2010 Bordeaux, France, du 13 au 15 octobre 2010 Sécurisation des communications dans une architecture multi-processeurs Pascal Cotret 1, Jérémie Crenne 1 et Guy Gogniat 1 1 : Laboratoire Lab-STICC,

Plus en détail

Efficient Object Versioning for Object- Oriented Languages From Model to Language Integration

Efficient Object Versioning for Object- Oriented Languages From Model to Language Integration Efficient Object Versioning for Object- Oriented Languages From Model to Language Integration Pluquet Frédéric July, 3rd 2012 Etude de techniques efficaces de versionnement d objets pour les langages orientés

Plus en détail

Métriques de performance pour les algorithmes et programmes parallèles

Métriques de performance pour les algorithmes et programmes parallèles Métriques de performance pour les algorithmes et programmes parallèles 11 18 nov. 2002 Cette section est basée tout d abord sur la référence suivante (manuel suggéré mais non obligatoire) : R. Miller and

Plus en détail

Le Network File System de Sun (NFS)

Le Network File System de Sun (NFS) 1 sur 5 Le Network File System de Sun (NFS) Le Network File System de Sun (NFS) Architecture Protocoles Mounting Automounting vs Static mounting Directory et accès aux fichiers Problèmes Implémentation

Plus en détail

Comment travailler avec les logiciels Open Source

Comment travailler avec les logiciels Open Source Conférence / Débat C. Charreyre Comment travailler avec les logiciels Open Source Conférence / Débat - RTS 2008-3 Avril 2008 1 Licence Paternité-Pas d'utilisation Commerciale-Partage des Conditions Initiales

Plus en détail

Introduction. Mes coordonnées. Module Systèmes Embarqués. Systèmes embarqués. Systèmes embarqués Sylvain Tisserant

Introduction. Mes coordonnées. Module Systèmes Embarqués. Systèmes embarqués. Systèmes embarqués Sylvain Tisserant Mes coordonnées Introduction Systèmes embarqués Sylvain Tisserant Enseignant-Chercheur Professeur à l ESIL depuis sa création Recherche en physique des particules Acquisition et traitement de données Contrôle

Plus en détail

Equilibrage de charge (Load

Equilibrage de charge (Load Equilibrage de charge (Load balancing) dans les MPSoCs Présenté Le : 02 Décembre 2013 Par : A. AROUI Encadreur : A.E. BENYAMINA 01/12/2013 1 Problématique Comportement dynamique des applications et la

Plus en détail

NIVEAU : 3ING GEC-CSM

NIVEAU : 3ING GEC-CSM NIVEAU : 3ING GEC-CSM Techniques 1 de conception et technologies de fabrication des 01/06/2015 Cis 10h30 à 12h 1h30 Analyse et synthèse de circuits analogiques 4 03/06/2015 10h30 à 12h 1h30 Traitement

Plus en détail

Groupe de Discussion - IoT Enjeux de l adoption de réseaux de capteurs IPv6. Sébastien Dawans 06/06/2012

Groupe de Discussion - IoT Enjeux de l adoption de réseaux de capteurs IPv6. Sébastien Dawans 06/06/2012 Groupe de Discussion - IoT Enjeux de l adoption de réseaux de capteurs IPv6 Sébastien Dawans 06/06/2012 Le CETIC en quelques mots Software & Services Technologies Helping industry to exploit faster distributed,

Plus en détail

T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet 5

T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet 5 Modélisation de la performance et optimisation d un algorithme hydrodynamique de type Lagrange-Projection sur processeurs multi-cœurs T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet

Plus en détail

Pour chaque projet est indiqué son titre, le ou les laboratoires participants ainsi que le coordinateur

Pour chaque projet est indiqué son titre, le ou les laboratoires participants ainsi que le coordinateur Pour chaque projet est indiqué son titre, le ou les laboratoires participants ainsi que le coordinateur ARROWS Structures de données avec pointeurs sûres : une approche déclarative de leur spécification

Plus en détail

Mesure de performances. [Architecture des ordinateurs, Hennessy & Patterson, 1996]

Mesure de performances. [Architecture des ordinateurs, Hennessy & Patterson, 1996] Mesure de performances [Architecture des ordinateurs, Hennessy & Patterson, 1996] Croissance des performances des microprocesseurs Avant le milieu des années 80, le gain dépendait de la technologie. Après,

Plus en détail

Retour d expérience RATP. Intégrer le test de performance au cœur du processus de développement agile. Challenges, techniques, résultats.

Retour d expérience RATP. Intégrer le test de performance au cœur du processus de développement agile. Challenges, techniques, résultats. Retour d expérience RATP Intégrer le test de performance au cœur du processus de développement agile. Challenges, techniques, résultats. Les intervenants Alexis Bourgeois Chef de projet MOE (front web)

Plus en détail

Résultats des projets CARROLL. Bilan et perspectives. Ingénierie logicielle orientée modèle MDD

Résultats des projets CARROLL. Bilan et perspectives. Ingénierie logicielle orientée modèle MDD Résultats des projets CARROLL Bilan et perspectives Ingénierie logicielle orientée modèle MDD Serge Salicki, THALES Workshop CARROLL 23 septembre 2005 THALES et le MDE Le MDE est dans la strategie de THALES

Plus en détail

Runtime. Gestion de la réactivité des communications réseau. François Trahay Runtime, LaBRI sous la direction d'alexandre Denis Université Bordeaux I

Runtime. Gestion de la réactivité des communications réseau. François Trahay Runtime, LaBRI sous la direction d'alexandre Denis Université Bordeaux I Runtime Gestion de la réactivité des communications réseau François Trahay Runtime, LaBRI sous la direction d'alexandre Denis Université Bordeaux I 1 Le calcul hautes performances La tendance actuelle

Plus en détail

GPA770 Microélectronique appliquée Exercices série A

GPA770 Microélectronique appliquée Exercices série A GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément

Plus en détail

Partie 6 : Ordonnancement de processus

Partie 6 : Ordonnancement de processus INF3600+INF2610 Automne 2006 Partie 6 : Ordonnancement de processus Exercice 1 : Considérez un système d exploitation qui ordonnance les processus selon l algorithme du tourniquet. La file des processus

Plus en détail

Catalogue & Programme des formations 2015

Catalogue & Programme des formations 2015 Janvier 2015 Catalogue & Programme des formations 2015 ~ 1 ~ TABLE DES MATIERES TABLE DES MATIERES... 2 PROG 1: DECOUVERTE DES RESEAUX... 3 PROG 2: TECHNOLOGIE DES RESEAUX... 4 PROG 3: GESTION DE PROJETS...

Plus en détail

NFP111 Systèmes et Applications Réparties

NFP111 Systèmes et Applications Réparties NFP111 Systèmes et Applications Réparties 1 de 34 NFP111 Systèmes et Applications Réparties Cours 7 - CORBA/Partie 1 Claude Duvallet Université du Havre UFR Sciences et Techniques 25 rue Philippe Lebon

Plus en détail

1- Principe général : 2- Architecture réseau pour ToIP : 3 Bilan. Qu est-ce que la VoIP/ToIP? IPBX/Protocoles utilisés

1- Principe général : 2- Architecture réseau pour ToIP : 3 Bilan. Qu est-ce que la VoIP/ToIP? IPBX/Protocoles utilisés 1 1- Principe général : Qu est-ce que la VoIP/ToIP? IPBX/Protocoles utilisés 2- Architecture réseau pour ToIP : Machine hébergeant Asterisk Postes téléphoniques Monde extérieur 3 Bilan Intérêts pour la

Plus en détail

ADELFE : Atelier de développement de logiciels à fonctionnalité émergente

ADELFE : Atelier de développement de logiciels à fonctionnalité émergente ADELFE : Atelier de développement de logiciels à fonctionnalité émergente Gauthier Picard*, Carole Bernon*, Valérie Camps**, Marie- Pierre Gleizes* * Institut de Recherche en Informatique de Toulouse Université

Plus en détail

Aéro Info. Le logiciel de gestion d aéroclub de nouvelle génération. 03/09/2003 Septembre 2003 1

Aéro Info. Le logiciel de gestion d aéroclub de nouvelle génération. 03/09/2003 Septembre 2003 1 Aéro Info Le logiciel de gestion d aéroclub de nouvelle génération 03/09/2003 Septembre 2003 1 Description Aéro Info est un en ensemble de logiciels permettant de gérer un aéroclub : Gestion des avions

Plus en détail

JOG : une approche haut niveau des systèmes embarqués via Armadeus et Java

JOG : une approche haut niveau des systèmes embarqués via Armadeus et Java JOG : une approche haut niveau des systèmes embarqués via Armadeus et Java Resumé Olivier Reynet 1, Jean-Christophe Le Lann 1, Benoît Clément 1 1 ENSIETA, 2, rue François Verny, 29200 Brest - France olivier.reynet@no-spam@ensieta.fr

Plus en détail

Utilisation de SystemC pour la conception des SoC

Utilisation de SystemC pour la conception des SoC Utilisation de SystemC pour la conception des SoC aniela ragomirescu 1,2, Roberto Reyna 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil Toulouse cedex 4 2-LAAS-CNRS ; Université de Toulouse,

Plus en détail

Cours de Systèmes d Exploitation

Cours de Systèmes d Exploitation Licence d informatique Synchronisation et Communication inter-processus Hafid Bourzoufi Université de Valenciennes - ISTV Introduction Les processus concurrents s exécutant dans le système d exploitation

Plus en détail

Conception des Systèmes Numériques et Mixtes

Conception des Systèmes Numériques et Mixtes Conception des Systèmes Numériques et Mixtes Daniela Dragomirescu 1,2, Michael Kraemer 1,2, Marie-Line Boy 3, Philippe Bourdeau d Aguerre 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil

Plus en détail

Les lières. MSc in Electronics and Information Technology Engineering. Ingénieur civil. en informatique. MSc in Architectural Engineering

Les lières. MSc in Electronics and Information Technology Engineering. Ingénieur civil. en informatique. MSc in Architectural Engineering Ingénieur civil Ingénieur civil Les lières MSc in Electronics and Information Technology Engineering MSc in Architectural Engineering MSc in Civil Engineering MSc in Electromechanical Engineering MSc

Plus en détail

Ré-ordonnancement adaptatif de messages dans un réseau ad hoc de véhicules

Ré-ordonnancement adaptatif de messages dans un réseau ad hoc de véhicules Ré-ordonnancement adaptatif de messages dans un réseau ad hoc de véhicules M. Shawky, K. Chaaban, P. Crubillé Heudiasyc UMR 6599 CNRS, Univ. Tech. De Compiègne 1 ADAS (Advanced Driving Aid System) Reactive

Plus en détail

Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre. Partie I : Introduction

Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre. Partie I : Introduction Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre Partie I : Introduction Plan de la première partie Quelques définitions Caractéristiques communes des applications temps-réel Exemples d

Plus en détail

LE BUS INDUSTRIEL PCI

LE BUS INDUSTRIEL PCI - ENSEIRB - LE BUS INDUSTRIEL PCI Patrice KADIONIK kadionik@enseirb.fr http://www.enseirb.fr/~kadionik 1 / 17 TABLE DES MATIERES 1. Le bus PCI...3 1.1. Historique... 3 1.2. Présentation du PCI... 3 1.3.

Plus en détail

Port du micro-kernel DNA sur plateforme Zynq

Port du micro-kernel DNA sur plateforme Zynq Ensimag, 2ème année Fevrier - Mai 2013 Module d introduction à la recherche en laboratoire Port du micro-kernel DNA sur plateforme Zynq Thomas Hiscock Encadrant : Olivier Muller 1 Table des matières 1

Plus en détail