Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable

Dimension: px
Commencer à balayer dès la page:

Download "Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable"

Transcription

1 Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Pierre Olivier*, Jalil Boukhobza*, Jean-Philippe Babau +, Damien Picard +, Stéphane Rubini + *Lab-STICC, + LISyC, Université de Bretagne Occidentale, Université de Brest ETR /08/2011 1/13

2 Introduction Contexte Systèmes d exploitations temps-réel embarqués Contraintes spécifiques : mémoire, consommation, déterminisme temporel, etc. Projet THINK FPGA : RTOS décrit à base de composants (services) exécuté sur architecture reconfigurable FPGA Reconfiguration dynamique des services en logiciel / matériel Requiert la construction de composants matériels implémentant des services du RTOS (Gestionnaire de temps, etc.) ETR /08/2011 2/13

3 Plan de l exposé 1 Contexte ETR /08/2011 3/13

4 Plan de l exposé Le gestionnaire de temps logiciel de µc/os-ii [2] 1 Contexte ETR /08/2011 3/13

5 Le gestionnaire de temps logiciel de µc/os-ii [2] Le gestionnaire de temps logiciel de µc/os-ii [2] Le gestionnaire de temps par défaut (logiciel) de µc/os-ii : Maintient un compteur de ticks global Gère les tâches mises en attente Accélération? Mise en attente d une tâche pour t ticks : imprécision t± r (r = résolution du timer) Système réactif (haute resolution de timer) charge CPU élevée ETR /08/2011 4/13

6 Plan de l exposé Architecture Communication CPU composant Intégration au niveau logiciel 1 Contexte ETR /08/2011 4/13

7 Architecture Communication CPU composant Intégration au niveau logiciel Réalisation du composant matériel : architecture - Gestionnaire de temps : cadencé par l horloge matérielle - Fonctionalités : Lecture / Modification du temps système Mise en attente d une tâche Obtention de la liste des tâches à réveiller - A l exécution : TempsSystème++, DelaiDattente ETR /08/2011 5/13

8 Architecture Communication CPU composant Intégration au niveau logiciel Réalisation du composant matériel : Communication CPU Composant 2 bus Fast Simplex Link Définition d un protocole de communication Une tâche doit se réveiller : 1 Interruption 2 Récupération identifiant tâche à réveiller 3 Réveil niveau OS 4 Acquittement ETR /08/2011 6/13

9 Architecture Communication CPU composant Intégration au niveau logiciel Intégration au niveau logiciel Écriture d un pilote À base de push et pop sur les FIFOs des bus FSL selon le protocole définit Une fonction par service offert (gettime, settime, taskdelay, etc.) Handler de l interruption de réveil Doit s exécuter le plus vite possible optimisation algorithmique ETR /08/2011 7/13

10 Plan de l exposé Réactivité Occupation CPU dédiée au réveil des tâches Ressources reconfigurables 1 Contexte ETR /08/2011 7/13

11 Mesure de temps d exécution Réactivité Occupation CPU dédiée au réveil des tâches Ressources reconfigurables ETR /08/2011 8/13

12 Latence sur le réveil de tâche Réactivité Occupation CPU dédiée au réveil des tâches Ressources reconfigurables On mesure : En logiciel : handler + OSTimeTick En matériel : handler Horloge système à 125 Mhz (1 tick = 8 ns) ETR /08/2011 9/13

13 Occupation CPU dédiée à la gestion du temps Réactivité Occupation CPU dédiée au réveil des tâches Ressources reconfigurables Logiciel : dépend du nombre de tâches Matériel : nombre de tâches et nombre de réveils dans une période donnée Facteur d amélioration : OccupationCPUenLogiciel OccupationCPUenMateriel ETR /08/ /13

14 Ressources reconfigurables Réactivité Occupation CPU dédiée au réveil des tâches Ressources reconfigurables ETR /08/ /13

15 Plan de l exposé Conclusion Perspectives de travaux futurs 1 Contexte ETR /08/ /13

16 Conclusion Conclusion Perspectives de travaux futurs Modèle de composant matériel gestionnaire de temps Amélioration des performances du système dans un contexte temps-réel embarqué : Système plus précis et plus réactif Charge CPU réduite Coût en ressources FPGA Méthodologie de développement pour intégration dans un système à composants : Développement architectural Communication CPU composant Intégration niveau OS Méthode de mesure de performances ETR /08/ /13

17 Conclusion Perspectives de travaux futurs Perspectives de travaux futurs Intégration dans un système à composants : modèle FRACTAL THINK ETR /08/ /13

18 Bibliographie Conclusion Perspectives de travaux futurs Paul Kohout, Brinda Ganesh, and Bruce Jacob. Hardware support for real-time operating systems. In Proceedings of the 1st IEEE/ACM/IFIP international conference on Hardware/software codesign and system synthesis, CODES+ISSS 03, pages 45 51, New York, NY, USA, ACM. Jean J. Labrosse. uc/os-ii - The Real Time Kernel. CMP Books, 2 edition, Lennart Lindh and F. Stanischewski. Fastchart - a fast time deterministic cpu and hardware based real-time-kernel. In IEEE press, Real-Time Workshop, January ETR /08/ /13

Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable.

Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable. Arthur Segard 3eme année ENSEA section Informatique et Systèmes DEA Traitement des Images et du Signal Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture

Plus en détail

Comparaison entre une architecture matérielle dédiée et un GP-GPU pour l optimisation

Comparaison entre une architecture matérielle dédiée et un GP-GPU pour l optimisation Comparaison entre une architecture matérielle dédiée et un GP-GPU pour l optimisation Université de Bretagne-Sud Lab-STICC, Lorient, France ROADeF Troyes, France 13-15 Février 2013 1/22 Objectifs Après

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Systèmes temps réel Concepts de base. Richard Grisel Professeur des Universités Université de Rouen

Systèmes temps réel Concepts de base. Richard Grisel Professeur des Universités Université de Rouen Systèmes temps réel Concepts de base Richard Grisel Professeur des Universités Université de Rouen 1 Systèmes temps réel - Choix Gestion des ressources Ordonnancement ( Scheduling ), Tolérance aux fautes

Plus en détail

Les OS embarqués. B. Miramond UCP

Les OS embarqués. B. Miramond UCP Les OS embarqués B. Miramond UCP Les OS embarqués VxWorks : noyau RT le plus utilisé dans l'industrie. Supporte TCP/IP et une API socket. Coût des licences important. QNX : noyau RT de type UNIX. Intègre

Plus en détail

Introduction à la Recherche en Laboratoire

Introduction à la Recherche en Laboratoire Introduction à la Recherche en Laboratoire Transferts de données pour le vol de travail Tristan Darricau tristan.darricau@ensimag.grenoble-inp.fr 26 mai 2014 Grenoble INP - ENSIMAG Ecadrement Frédéric

Plus en détail

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau Supports d exécution matériels pour l embarqué Jean-Philippe Babau Département Informatique, INSA Lyon Les contraintes Coût de quelques euros à quelques centaines d'euros Contraintes d énergie (mobilité,

Plus en détail

Gestion dynamique des tâches dans les grappes

Gestion dynamique des tâches dans les grappes Gestion dynamique des tâches dans les grappes une approche à base de machines virtuelles Fabien Hermenier Équipe ASCOLA, École des Mines de Nantes 26 novembre 2009 Fabien Hermenier (ASCOLA) Gestion dynamique

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

Table des Matières. Table des Figures 7. Introduction Générale 9. Chapitre 1 - Langages de description d architectures matérielles hybrides 23

Table des Matières. Table des Figures 7. Introduction Générale 9. Chapitre 1 - Langages de description d architectures matérielles hybrides 23 Table des Figures 7 Introduction Générale 9 1. Outils et plate-formes de construction d application 9 2. Intégration de paradigmes de conception dans le cycle de vie 10 2.1. Equilibrage de charge et équilibrage

Plus en détail

ELE-542 Systèmes ordinés en temps réels. Cours # 8 Système d exploitation Temps Réel

ELE-542 Systèmes ordinés en temps réels. Cours # 8 Système d exploitation Temps Réel ELE- Systèmes ordinés en temps réels Cours # 8 Système d exploitation Temps Réel Jean-Marc Beaulieu et Bruno De Kelper Site internet: http://www.ele.etsmtl.ca/academique/ele/ Systèmes ordinés en temps

Plus en détail

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Guillaume Duc Ronan Keryell Département Informatique École Nationale Supérieure des Télécommunications de Bretagne Symposium en

Plus en détail

Nouvelles architectures informatiques embarquées à base de COTS. Retour d expérience, étude des contraintes de Portage d un Logiciel Bord Lanceur

Nouvelles architectures informatiques embarquées à base de COTS. Retour d expérience, étude des contraintes de Portage d un Logiciel Bord Lanceur Nouvelles architectures informatiques embarquées à base de COTS Retour d expérience, étude des contraintes de Portage d un Logiciel Bord Lanceur EADS Launch Vehicles Patrick CORMERY - Le Vinh Quy RIBAL

Plus en détail

Construisez des applications autonomes et fiables avec LabVIEW Real Time

Construisez des applications autonomes et fiables avec LabVIEW Real Time Construisez des applications autonomes et fiables avec LabVIEW Real Time Victor FOURNIER National Instruments, Ingénieur d applications Sommaire Qu est-ce que le temps réel? Domaines d utilisation du temps

Plus en détail

Programmation Système des Multicœurs

Programmation Système des Multicœurs Évolution de la puissance des machines Programmation Système des Multicœurs Gaël Thomas gael.thomas@lip6.fr Accélération Évolution Traditionnelle des mono-processeurs Université Pierre et Marie Curie Master

Plus en détail

Présentation du Master 2 Logiciels pour les Systèmes. Jalil Boukhobza resp. M2LSE

Présentation du Master 2 Logiciels pour les Systèmes. Jalil Boukhobza resp. M2LSE Présentation du Master 2 Logiciels pour les Systèmes Embarqués (LSE) Jalil Boukhobza resp. M2LSE Logiciel pour les Systèmes Embarqués Responsable: Jalil Boukhobza (mail: jalil.boukhobza@univ-brest.fr)

Plus en détail

Quoi de neuf en contrôle/commande et systèmes embarqués (CompactRIO)? Thomas Baudouin. Ingénieur d application. ni.com/fr

Quoi de neuf en contrôle/commande et systèmes embarqués (CompactRIO)? Thomas Baudouin. Ingénieur d application. ni.com/fr Quoi de neuf en contrôle/commande et systèmes embarqués (CompactRIO)? Thomas Baudouin Ingénieur d application Les applications de contrôle/commande en 2011 Applications relativement simples Automate programmable

Plus en détail

Évolution de la puissance des machines. Système pour architectures multicœurs. Évolution de la puissance des machines

Évolution de la puissance des machines. Système pour architectures multicœurs. Évolution de la puissance des machines Évolution de la puissance des machines Accélération Système pour architectures multicœurs Évolution Traditionnelle des mono-processeurs CSC5001 : Systèmes Hautes Performances Architecte de Services informatiques

Plus en détail

Comptage de photons multi-canal

Comptage de photons multi-canal Comptage de photons multi-canal MASTER 2 PHOTONIQUE SIGNAL ET IMAGERIE UFR SCIENCE DE L UNIVERSITE D ANGERS 2014-2015 Présenté par Karim MROURTI Sous la direction de Mr Dominique Guichaoua Plan Introduction

Plus en détail

De la conception jusqu'au déploiement de systèmes embarqués

De la conception jusqu'au déploiement de systèmes embarqués De la conception jusqu'au déploiement de systèmes embarqués Nacer MOKHTARI Ingénieur d application La conception graphique de systèmes Conception interactive Conception de systèmes de contrôle Simulation

Plus en détail

Une méthodologie de conception des systèmes distribués basée sur UML

Une méthodologie de conception des systèmes distribués basée sur UML Une méthodologie de conception des systèmes distribués basée sur UML Nouvelles Technologies de la Répartition (NOTERE 2005) 1 er septembre 2005 Ludovic Apvrille Pierre de Saqui-Sannes Axelle Apvrille Page

Plus en détail

Cours FPGA 02/01/2014. L architecture SOPC Des FPGAs

Cours FPGA 02/01/2014. L architecture SOPC Des FPGAs L architecture SOPC Des FPGAs 1 Ce document aborde l architecture moderne des FPGA et notamment la technologie SOPC (system on programmable chip). Cette technologie SOPC permet d associer des structures

Plus en détail

Diagrammes de Package, de déploiement et de composants UML

Diagrammes de Package, de déploiement et de composants UML labsticc.univ-brest.fr/pages_perso/babau/ Diagrammes de Package, de déploiement et de composants UML Jean-Philippe Babau Département Informatique, UFR Sciences, Laboratoire Lab-STICC 2 1 Plan Description

Plus en détail

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan Introduction Le système Windows Yves Denneulin Windows a 25 ans Au début basé sur MS/DOS Multi-tâches coopératifs Pas de réelle protection entre applications Famille 1.0 -> 386 -> 95 -> 98 -> Me Version

Plus en détail

Soutenance de Thèse. Analyses statistiques des communications sur puce

Soutenance de Thèse. Analyses statistiques des communications sur puce Soutenance de Thèse Analyses statistiques des communications sur puce Antoine Scherrer LIP - ENS Lyon Equipe Compsys 11 décembre 26 A. Scherrer - Analyses statistiques des communications sur puce 1 / 4

Plus en détail

FFSMark : un Benchmark pour Systèmes de Fichiers Dédiés aux Mémoires Flash

FFSMark : un Benchmark pour Systèmes de Fichiers Dédiés aux Mémoires Flash FFSMark : un Benchmark pour Systèmes de Fichiers Dédiés aux Mémoires Flash Pierre Olivier, Jalil Boukhobza Lab-STICC / Université de Bretagne Occidentale, Brest pierre.olivier@univ-brest.fr, jalil.boukhobza@univ-ubs.fr

Plus en détail

Introduction aux systèmes temps réel

Introduction aux systèmes temps réel Introduction aux systèmes temps réel Frank Singhoff Bureau C-203 Université de Brest, France LISyC/EA 3883 singhoff@univ-brest.fr UE applications de l informatique, Université de Brest Page 1/22 Plan du

Plus en détail

Retour d expérience RATP. Intégrer le test de performance au cœur du processus de développement agile. Challenges, techniques, résultats.

Retour d expérience RATP. Intégrer le test de performance au cœur du processus de développement agile. Challenges, techniques, résultats. Retour d expérience RATP Intégrer le test de performance au cœur du processus de développement agile. Challenges, techniques, résultats. Les intervenants Alexis Bourgeois Chef de projet MOE (front web)

Plus en détail

Cinq raisons d aller encore plus loin avec votre environnement de virtualisation

Cinq raisons d aller encore plus loin avec votre environnement de virtualisation Cinq raisons d aller encore plus loin avec votre environnement de virtualisation Selon une étude, l ajout de puissantes fonctions de gestion améliorerait de 20 à 40 % les mesures de performances clés.

Plus en détail

Journée FPGA. Technologie, outils et conception. 11 septembre 2012. Aula de la HEIG-VD, Yverdon-les-Bains, VAUD

Journée FPGA. Technologie, outils et conception. 11 septembre 2012. Aula de la HEIG-VD, Yverdon-les-Bains, VAUD Journée FPGA Technologie, outils et conception 11 septembre 2012 Aula de la, Yverdon-les-Bains, VAUD Cette journée est organisée par le groupe thématique du RCSO-ISYS «Systèmes embarqués à haute performance»,

Plus en détail

Support matériel, logiciel et cryptographique pour

Support matériel, logiciel et cryptographique pour Support matériel, logiciel et cryptographique pour une exécution sécurisée de processus Guillaume Duc Thèse dirigée par Jacques Stern (Ens Ulm) et encadrée par Ronan Keryell (Enst Bretagne) Journées des

Plus en détail

MADEO, une approche MDA pour la programmation et la synthèse d'architectures reconfigurables

MADEO, une approche MDA pour la programmation et la synthèse d'architectures reconfigurables Equipe Architectures et Systèmes, LESTER, (FRE 2734), Université de Bretagne Occidentale MADEO, une approche MDA pour la programmation et la synthèse d'architectures reconfigurables S. Le Beux et L. Lagadec

Plus en détail

Chap. V : Les interruptions

Chap. V : Les interruptions UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Nous étudions dans ce chapitre les interruptions matérielles (ou externes), c est-à-dire déclenchées par le matériel (hardware)

Plus en détail

MEAD : temps réel et tolérance aux pannes pour CORBA

MEAD : temps réel et tolérance aux pannes pour CORBA MEAD : un intergiciel temps-réel et tolérant aux pannes pour CORBA Master 2 Informatique Recherche Université de Marne-la-Vallée Vendredi 3 mars 2006 Plan 1 Introduction 2 Solutions existantes 3 Concilier

Plus en détail

Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d

Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d Configuration et Déploiement d Applications Réparties par Intégration de l Hétérogénéité des Implémentations dans un Langage de Description d Architecture Doctorant: Directeurs de thèse: Bechir ZALILA

Plus en détail

Les approches pour améliorer la validation de systèmes grâce au test temps réel et hardware-in-the-loop

Les approches pour améliorer la validation de systèmes grâce au test temps réel et hardware-in-the-loop Les approches pour améliorer la validation de systèmes grâce au test temps réel et hardware-in-the-loop Surveillance et stimulus sur une cellule de test Système de test Cellule de test Logging / Analyse

Plus en détail

Temps Réel. Jérôme Pouiller Septembre 2011

Temps Réel. Jérôme Pouiller <j.pouiller@sysmic.org> Septembre 2011 Temps Réel Jérôme Pouiller Septembre 2011 Sixième partie VI Architectures des OS temps réels J. Pouiller Temps Réel 172 / 197 18 Problématique des OS RT 19 Systèmes Symétriques

Plus en détail

Les Systèmes Embarqués Introduction

Les Systèmes Embarqués Introduction Les Systèmes Embarqués Introduction Patrice KADIONIK email http : kadionik@enseirb.fr : http://www.enseirb.fr/~kadionik pk/2005 v 2.2 Reproduction et exploitation à des fins commerciales interdites sans

Plus en détail

Contexte et motivations Les techniques envisagées Evolution des processus Conclusion

Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Vérification de logiciels par analyse statique Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Contexte et motivations Specification Design architecture Revues and

Plus en détail

Manuel utilisateur de SmartLOG

Manuel utilisateur de SmartLOG Manuel utilisateur de SmartLOG Version : 1.1.1.1 du 21/11/14 Nom Société Fonction Date Rédacteur B. CHARLES ACTIO Chef de projets Test & mesures 10/07/2014 Approbateur D. RICHARD ACTIO Directeur Destinataire

Plus en détail

LINUX et le temps réel Pierre-Yves Duval (cppm)

LINUX et le temps réel Pierre-Yves Duval (cppm) LINUX et le temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 24-28 Mars 2003 Sommaire - Contexte et contraintes pour l embarqué et le temps réel - Caractéristiques

Plus en détail

Architectures logicielles pour les systèmes embarqués temps réel

Architectures logicielles pour les systèmes embarqués temps réel ETR 07 4 septembre 2007 Architectures logicielles pour les systèmes embarqués temps réel Jean-Philippe Babau, Julien DeAntoni jean-philippe.babau@insa-lyon.fr 1/31 Plan Architectures logicielles pour les

Plus en détail

Runtime. Gestion de la réactivité des communications réseau. François Trahay Runtime, LaBRI sous la direction d'alexandre Denis Université Bordeaux I

Runtime. Gestion de la réactivité des communications réseau. François Trahay Runtime, LaBRI sous la direction d'alexandre Denis Université Bordeaux I Runtime Gestion de la réactivité des communications réseau François Trahay Runtime, LaBRI sous la direction d'alexandre Denis Université Bordeaux I 1 Le calcul hautes performances La tendance actuelle

Plus en détail

LDS A ASTRIUM SAS. Eric Conquet Division Produits et Intégration Avionique

LDS A ASTRIUM SAS. Eric Conquet Division Produits et Intégration Avionique LDS A ASTRIUM SAS Eric Conquet Division Produits et Intégration Avionique Sommaire 1 Introduction Problématique 2 Les expériences opérationnelles DDV, COF-VTC, SRI Ariane5 3 Projet SPACES Génération automatique

Plus en détail

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 - Evénements et architectures - Spécifications de performances

Plus en détail

Système d exploitation : introduction

Système d exploitation : introduction Julien Forget Université Lille 1 École Polytechnique Universitaire de Lille Cité Scientifique 59655 Villeneuve d Ascq GIS3 2012-2013 1 / 14 Qu est-ce qu un Système d Exploitation? Definition Un Système

Plus en détail

Architecture des Systèmes Embarqués: Systèmes Temps-Réel

Architecture des Systèmes Embarqués: Systèmes Temps-Réel Architecture des Systèmes Embarqués: Systèmes Temps-Réel Pablo de Oliveira January 22, 2013 Section 1 Introduction Plan du cours 5. Systèmes temps-réel Présentation des systèmes

Plus en détail

Introduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr

Introduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr Introduction aux systèmes temps réel Iulian Ober IRIT ober@iut-blagnac.fr Définition Systèmes dont la correction ne dépend pas seulement des valeurs des résultats produits mais également des délais dans

Plus en détail

TaskMapper Gestion de projet : Analyse

TaskMapper Gestion de projet : Analyse Gestion de projet : Analyse P. Combier, V. Comiti, M. Hubert, R. Jamet, M. Le Du, P. Lelouette, J. L Hermitte, A. Morvan, N. Premillieu, L. Ren, C. Souti, F. Tesniere, Y. Zhao Encadrés par S. Derrien 11

Plus en détail

Généralités sur les systèmes d Exploitation

Généralités sur les systèmes d Exploitation Généralités sur les systèmes d Exploitation Jean-Philippe PERNIN Université Stendhal Département Informatique Pédagogique Bureau I 113 Mél. : Jean-Philippe.Pernin@u-grenoble3.fr Jean-Philippe Pernin -

Plus en détail

Contributions à l expérimentation sur les systèmes distribués de grande taille

Contributions à l expérimentation sur les systèmes distribués de grande taille Contributions à l expérimentation sur les systèmes distribués de grande taille Lucas Nussbaum Soutenance de thèse 4 décembre 2008 Lucas Nussbaum Expérimentation sur les systèmes distribués 1 / 49 Contexte

Plus en détail

Plan de la présentation

Plan de la présentation Thomas Quang Khoi TA Équipe ETSN, Supélec, campus de Rennes Mitsubishi -TCL, Rennes 08 décembre 2003 1 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en

Plus en détail

Proposition d équipe projet

Proposition d équipe projet Proposition d équipe projet Projet Outils, Méthodes, Architectures, pour la Reconfiguration Dynamique - POMARD - 3UpVHQWDWLRQ''HPLJQ\(7,6 Principe d utilisation des ARD code données Mémoires Tâche 1_1

Plus en détail

Journées autour des publications, LISyC, 2009. Les chercheurs et les publications

Journées autour des publications, LISyC, 2009. Les chercheurs et les publications Journées autour des publications, LISyC, 2009 Publier au Quoi? Comment? Ou? jean-philippe.babau@univ-brest.fr LISyC, UBO, UEB www.lisyc.univ-brest.fr/pages_perso/babau/ Les chercheurs et les publications

Plus en détail

Analyse qualitative et quantitative des Systèmes Automatisés de Production

Analyse qualitative et quantitative des Systèmes Automatisés de Production Analyse qualitative et quantitative des Systèmes Automatisés de Production Jean-Luc Cojan Laboratoire LISyC Université de Bretagne Occidentale Encadrants : M. Philippe Le Parc M. Loïc Plassart M. Franck

Plus en détail

Plan du module. Objectif du module. Architecture des Ordinateurs. Objectif: de la mécanique au fonctionnel. Intervenants. Acquérir un...

Plan du module. Objectif du module. Architecture des Ordinateurs. Objectif: de la mécanique au fonctionnel. Intervenants. Acquérir un... Mise à jour: Janvier 2012 Architecture des Ordinateurs [Archi/Lycée] 2 Nicolas Bredèche Maître de Conférences Université Paris-Sud bredeche@lri.fr Ressources bibliographiques utilisées pour ce cours :

Plus en détail

Analyse de performance et optimisation. David Geldreich (DREAM)

Analyse de performance et optimisation. David Geldreich (DREAM) Analyse de performance et optimisation David Geldreich (DREAM) Plan de l exposé Analyse de performance Outils Optimisation Démonstrations Analyse de performance Pas d optimisation sans analyse de performance

Plus en détail

Introduction aux Systèmes et aux Réseaux, Master 2 CCI

Introduction aux Systèmes et aux Réseaux, Master 2 CCI aux Systèmes et aux Réseaux, Master 2 CCI Cours 1 : Introduction et contexte Unix/Linux Laure Gonnord http://laure.gonnord.org/pro/teaching/ Laure.Gonnord@univ-lyon1.fr Master CCI - Université Lyon 1 -

Plus en détail

Projet de fin d'études Traitement du signal et communication numérique sur FPGA. Florent Kermarrec Jeudi 4 septembre 2008 1

Projet de fin d'études Traitement du signal et communication numérique sur FPGA. Florent Kermarrec Jeudi 4 septembre 2008 1 Projet de fin d'études Traitement du signal et communication numérique sur FPGA Jeudi 4 septembre 2008 1 Présentation du stage - Contexte - Finalité Analyse spectrale voie courte/voie longue sur FPGA Liaison

Plus en détail

EADS TEST & SERVICES PERENNISATION SYSTÈME VIRTUALISATION

EADS TEST & SERVICES PERENNISATION SYSTÈME VIRTUALISATION PERENNISATION SYSTÈME VIRTUALISATION PLEAS : Virtualisation de système informatique de banc de test. CLUB AUTOMATION 10 JUIN 2010 Richard.Boyer@eads.com EADS Defence and Security 2009 All rights reserved

Plus en détail

Proposition d un plan d étude pour l option «informatique embarquée»

Proposition d un plan d étude pour l option «informatique embarquée» Proposition d un plan d étude pour l option «informatique embarquée» Motivation : L informatique embarquée est un sous ensemble de l informatique qui est en pleine croissance. Elle intègre plusieurs aspects

Plus en détail

Développement et intégration sous Linux/RTAI de composants logiciels temps-réel open-source génériques

Développement et intégration sous Linux/RTAI de composants logiciels temps-réel open-source génériques Développement et intégration sous Linux/RTAI de composants logiciels temps-réel open-source génériques Thibault GARCIA, Audrey MARCHAND et Maryline SILLY-CHETTO IRIN (Institut de Recherche en Informatique

Plus en détail

Contrôlez et Maîtrisez votre environnement de messagerie Lotus Notes Domino

Contrôlez et Maîtrisez votre environnement de messagerie Lotus Notes Domino Contrôlez et Maîtrisez votre environnement de messagerie Lotus Notes Domino avec MailFlow Analyzer TM un produit de l Infrastructure Management Suite TM Copyright COOPERTEAM SOFTWARE 2013 La gestion de

Plus en détail

Normes et Principes des Réseaux

Normes et Principes des Réseaux Normes et Principes des Réseaux DI / Polytech Tours J.Y. RAMEL 2005-2006 Bibliographie 2 LIVRES : Les réseaux. Guy Pujolle. Eyrolles. 1997. Réseaux Locaux: Normes & Protocoles. Pierre Rolin. Hermès. 1993.

Plus en détail

D un point de vue système, ajuster la mémoire est l une des principales méthodes pour augmenter ou réduire les performances d un processus.

D un point de vue système, ajuster la mémoire est l une des principales méthodes pour augmenter ou réduire les performances d un processus. GESTION DE LA MEMOIRE SOUS UNIX La mémoire est une ressource critique car elle conditionne les temps de traitements. Différentes options SAS sont disponibles pour utiliser au mieux la mémoire de la machine.

Plus en détail

Ordonnancement des processus. Didier Verna. didier@lrde.epita.fr http://www.lrde.epita.fr/ didier. Systèmes d Exploitation. Didier Verna EPITA

Ordonnancement des processus. Didier Verna. didier@lrde.epita.fr http://www.lrde.epita.fr/ didier. Systèmes d Exploitation. Didier Verna EPITA 1/16 Ordonnancement des processus didier@lrde.epita.fr http://www.lrde.epita.fr/ didier 2/16 Table des matières 1 Ordonnancement et réquisition d ordonnancement 2 d ordonnancement Premier arrivé premier

Plus en détail

Système reconfigurable et durci pour la surveillance et le contrôle

Système reconfigurable et durci pour la surveillance et le contrôle Système reconfigurable et durci pour la surveillance et le contrôle Sabri JATLAOUI, Ingénieur avant-vente. Des challenges récurrents Le contrôle haute vitesse (numérique/compteur à 1MHz, PID analogique/

Plus en détail

Méthode Agile de 3 ème génération. 2008 J-P Vickoff

Méthode Agile de 3 ème génération. 2008 J-P Vickoff PUMA Essentiel Méthode Agile de 3 ème génération 1 Structure de la présentation PUMA Essentiel méthode Agile de 3 ème génération Quelques principes Agiles Principales pratique Agile de pilotage Structure

Plus en détail

SÛRETÉ DE FONCTIONNEMENT ET ARCHITECTURE GVA SÉMINAIRE ARCHITECTURES AGILES DE SYSTÈMES COMPLEXES BASÉES SUR DDS, LA VÉTRONIQUE EN CAS D EXEMPLE

SÛRETÉ DE FONCTIONNEMENT ET ARCHITECTURE GVA SÉMINAIRE ARCHITECTURES AGILES DE SYSTÈMES COMPLEXES BASÉES SUR DDS, LA VÉTRONIQUE EN CAS D EXEMPLE SÛRETÉ DE FONCTIONNEMENT ET ARCHITECTURE GVA SÉMINAIRE ARCHITECTURES AGILES DE SYSTÈMES COMPLEXES BASÉES SUR DDS, LA VÉTRONIQUE EN CAS D EXEMPLE PLAN Architecture GVA et NGVA SDF dans Architecture GVA

Plus en détail

CPU ou UCT. Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.

CPU ou UCT. Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç. CPU ou UCT Processor (data processing) Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.par UCT, en ang. CPU (Central Processing Unit) CPU+mémoire

Plus en détail

Application de K-means à la définition du nombre de VM optimal dans un cloud

Application de K-means à la définition du nombre de VM optimal dans un cloud Application de K-means à la définition du nombre de VM optimal dans un cloud EGC 2012 : Atelier Fouille de données complexes : complexité liée aux données multiples et massives (31 janvier - 3 février

Plus en détail

Conception d un modèle de coûts embarqué pour des requêtes mobiles. M. Hussein, F. Morvan, A. Hameurlain Université Paul Sabatier, IRIT Juin 2004

Conception d un modèle de coûts embarqué pour des requêtes mobiles. M. Hussein, F. Morvan, A. Hameurlain Université Paul Sabatier, IRIT Juin 2004 Conception d un modèle de coûts embarqué pour des requêtes mobiles M. Hussein, F. Morvan, A. Hameurlain Université Paul Sabatier, IRIT Juin 2004 Plan Contexte & motivations Position du problème Modèle

Plus en détail

Informatique UE 102. Jean-Yves Antoine. Architecture des ordinateurs et Algorithmique de base. UFR Sciences et Techniques Licence S&T 1ère année

Informatique UE 102. Jean-Yves Antoine. Architecture des ordinateurs et Algorithmique de base. UFR Sciences et Techniques Licence S&T 1ère année UFR Sciences et Techniques Licence S&T 1ère année Informatique UE 102 Architecture des ordinateurs et Algorithmique de base Jean-Yves Antoine http://www.info.univ-tours.fr/~antoine/ UFR Sciences et Techniques

Plus en détail

Mise en œuvre de l exclusion mutuelle dans

Mise en œuvre de l exclusion mutuelle dans Mise en œuvre de l exclusion mutuelle dans µc/os-ii Mise en œuvre des mécanismes permettant l exclusion mutuelle à l aide des services de µc/os-ii vendredi 19 janvier 2001 1 Blocage des interruptions Méthode

Plus en détail

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 ENSEIRB-MATMECA Rapport de projet avancé 3 ème année électronique Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 Etudiants : Alexandre Braconnier Axel Chevalier Jean-Marc

Plus en détail

ICM 1A - SIN 27 juin 2011. École Nationale Supérieure des Mines de Saint-Étienne

ICM 1A - SIN 27 juin 2011. École Nationale Supérieure des Mines de Saint-Étienne ICM 1A SIN Pôle XXI Stockage de l Information Numérique P Lalevée, S Sanaur, S Blayac, P Boivin École Nationale Supérieure des Mines de Saint-Étienne Présentation Présentation générale Le stockage de l'information

Plus en détail

Introduction aux systèmes temps réel

Introduction aux systèmes temps réel Introduction aux systèmes temps réel Frank Singhoff Bureau C-207 Université de Brest, France LISyC/EA 3883 singhoff@univ-brest.fr UE systèmes temps réel, Université de Brest Page 1/42 Sommaire 1. Concepts

Plus en détail

PCIE40 Carte PCIe pour Readout LHCb. Centre de Physique des Particules de Marseille

PCIE40 Carte PCIe pour Readout LHCb. Centre de Physique des Particules de Marseille PCIE40 Carte PCIe pour Readout LHCb K.Arnaud, J.P. Cachemiche, J.P. Cachemiche,P.-Y. F. Réthoré Duval, F. de Hachon, M. Jevaud, R. Le Gac, Rethore Centre Physique des Particules def.marseille Centre de

Plus en détail

Systèmes d exploitation et Programmation Concurrente. L équipe «SEPC» L organisation de l année 14/09/2014

Systèmes d exploitation et Programmation Concurrente. L équipe «SEPC» L organisation de l année 14/09/2014 Systèmes d exploitation et Programmation Concurrente Yves Denneulin Yves.Denneulin@imag.fr Jacques Mossière Sebastien Viardot Le cours L équipe «SEPC» Yves Denneulin : ISI, Telecom et SLE Les TD/TP Vincent

Plus en détail

Chap. III : Le système d exploitation

Chap. III : Le système d exploitation UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Le système d exploitation (ou O.S. de l anglais Operating System ) d un ordinateur est le programme qui permet d accéder

Plus en détail

france.ni.com Journée technique Du contrôle d instruments au banc de test

france.ni.com Journée technique Du contrôle d instruments au banc de test Journée technique Du contrôle d instruments au banc de test Processeur, FPGA, GPU : quelle approche est la mieux adaptée au traitement de données National Instruments France Au programme Les différents

Plus en détail

Modélisation du comportement d'internet pour le contrôle sûr à distance de machines matérielles

Modélisation du comportement d'internet pour le contrôle sûr à distance de machines matérielles Modélisation du comportement d'internet pour le contrôle sûr à distance de machines matérielles Mickaël Le Meur Laboratoire LISyC - EA3883 Université Bretagne Occidentale Master 2 Recherche Informatique

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

Caméra embarquée sur Ethernet / Internet

Caméra embarquée sur Ethernet / Internet Caméra embarquée sur Ethernet / Internet Projet de semestre de Sylvain Pasini Professeur : Responsable : Paulo Ienne René Beuchat Lausanne, le 10 février 2003 Sylvain Pasini 1 1. Objectifs 2. Applications

Plus en détail

Parallélisme. Cours 1

Parallélisme. Cours 1 Parallélisme Cours 1 TD : 20% - TP : 30% - Examen : 50% Feuille A4 manuscrite (pas de photocopie) Fabrice.Huet@etu.unice.fr (prendre rdv par mail pr le contacter) A quoi sert le parallélisme? Augmenter

Plus en détail

Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA

Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA 1) Problématique et objectifs L objectif de cette séance est d intégrer un processeur spécialisé (PS) avec la logique

Plus en détail

Système. Introduction aux systèmes informatiques

Système. Introduction aux systèmes informatiques Introduction aux systèmes informatiques Système Un système est une collection organisée d'objets qui interagissent pour former un tout Objets = composants du système Des interconnexions (liens) entre les

Plus en détail

GEL 1001 Design I (méthodologie)

GEL 1001 Design I (méthodologie) GEL 1001 Design I (méthodologie) Technique 2 Systèmes embarqués et fiabilité Hiver 2013 Département de génie électrique et de génie informatique Plan Système embarqué Ordinateur et architecture Von Neumann

Plus en détail

Panorama des temps réels sous GNU/Linux. Stelian Pop

Panorama des temps réels sous GNU/Linux. Stelian Pop <stelian.pop@openwide.fr> Panorama des temps réels sous GNU/Linux Stelian Pop Conférence Linux Solutions, 2 février 2006 Le besoin en contexte industriel il y a souvent besoin d'un comportement temps réel:

Plus en détail

Cours de Systèmes d Exploitation

Cours de Systèmes d Exploitation Licence d informatique Synchronisation et Communication inter-processus Hafid Bourzoufi Université de Valenciennes - ISTV Introduction Les processus concurrents s exécutant dans le système d exploitation

Plus en détail

Découverte et analyse de dépendances dans des réseaux d entreprise

Découverte et analyse de dépendances dans des réseaux d entreprise Découverte et analyse de dépendances dans des réseaux d entreprise Samer MERHI Sous la direction de: Olivier FESTOR LORIA - Equipe MADYNES - Université Henri Poincaré June 24, 2008 1 / 24 Plan 1 Introduction

Plus en détail

Introduction à la programmation FPGA avec LabVIEW

Introduction à la programmation FPGA avec LabVIEW Introduction à la programmation FPGA avec LabVIEW Mathieu BREGEON National Instruments, Ingénieur d applications Sommaire Qu est-ce qu un FPGA et pourquoi sont-ils utiles? Applications courantes en FPGA

Plus en détail

Présentation CaSciModOT Performances et Architectures

Présentation CaSciModOT Performances et Architectures Présentation CaSciModOT Performances et Architectures Code parallèle : Un peu de théorie Architectures variables : C(n,p)? Quel code? Quelle architecture? Structure d un code : partie parallèle / séquentielle

Plus en détail

Atelier GEDSIP 2007. Gautier Bastide bastide@ensm-douai.fr. Abdelhak Seriai seriai@ensm. Mourad Oussalah oussalah@lina.univ

Atelier GEDSIP 2007. Gautier Bastide bastide@ensm-douai.fr. Abdelhak Seriai seriai@ensm. Mourad Oussalah oussalah@lina.univ 1 Atelier GEDSIP 2007 Gautier Bastide bastide@ensm-douai.fr douai.fr Ecole des Mines de Douai Abdelhak Seriai seriai@ensm ensm-douai.fr Ecole des Mines de Douai Mourad Oussalah oussalah@lina.univ lina.univ-nantes.frnantes.fr

Plus en détail

Reflective Middleware Solutions for Context-Aware Applications

Reflective Middleware Solutions for Context-Aware Applications Reflective Middleware Solutions for Context-Aware Applications Licia Carpa Wolfgang Eimmerich Cecilia Mascolo 1 BDIRA Mezri mezri.bdira@cpe.fr Les auteurs Licia Carpa Professeur dans le département informatique

Plus en détail

La gestion du poste de travail en 2011 : Panorama des technologies

La gestion du poste de travail en 2011 : Panorama des technologies La gestion du poste de travail en 2011 : Panorama des technologies François Clémence C.R.I Université Paul Verlaine Metz UFR Sciences Humaines et Arts clemence@univ-metz.fr Olivier Mathieu C.R.I Université

Plus en détail

Comment reproduire les résultats de l article : POP-Java : Parallélisme et distribution orienté objet

Comment reproduire les résultats de l article : POP-Java : Parallélisme et distribution orienté objet Comment reproduire les résultats de l article : POP-Java : Parallélisme et distribution orienté objet Beat Wolf 1, Pierre Kuonen 1, Thomas Dandekar 2 1 icosys, Haute École Spécialisée de Suisse occidentale,

Plus en détail

Modélisation: outillage et intégration

Modélisation: outillage et intégration Modélisation: outillage et intégration Emmanuel Gaudin emmanuel.gaudin@pragmadev.com Un réel besoin Le logiciel double tous les deux ans. Le volume final rend extrêmement difficile de garantir le niveau

Plus en détail

Systèmes & Réseaux. Georges Arhodakis Université Paris 8

Systèmes & Réseaux. Georges Arhodakis Université Paris 8 Systèmes & Réseaux Georges Arhodakis Université Paris 8 Sommaire Introduction Historique Service du noyau Appel Système Trappes & Interruptions Horloge & Gestion du Temps Ordonnancement Contrôle & Gestion

Plus en détail