Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2013-2014
Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des nombres en base 2, logique booléenne, portes logiques, circuits combinatoires Circuits séquentiels Construction circuits complexes Micro-architecture et fonctionnement des mémoires Machines à état Synthèse de circuits PC/PO Optimisation de circuits PC/PO Interprétation d'instructions Interprétation d'instructions Interprétation d'instructions Introduction aux caches 2 / 22
Intérêt Intérêt Les schémas logiques sont des abstractions, il faut les réaliser physiquement pour construire des appareils électroniques Des informations relatives à l'implantation physique sont données par les constructeurs, il faut savoir ce que cela signie 3 / 22
Plan Plan détaillé du cours d'aujourd'hui 1 Introduction Dessin de masques 4 / 22
Plan 1 Introduction Dessin de masques 5 / 22
Introduction Introduction CMOS : Complementary Metal Oxyde Semiconductor Pourquoi le CMOS : pas de polarisation pour le fonctionnement dimension très petites, 0.5µm 2 comportement du transistor (au 1er ordre) très simple fabrication très bien maîtrisée (rendement très bon) integration de plus de 10 9 en quelques dizaines de mm 2 evaluation de fonction simples en 50 10 12 secondes CMOS : technologie numérique hégémonique 6 / 22
Vue logique des transistors MOS Schémas utilisés pour la conception logique : PMOS S G D NMOS D G S G=1 G=0 S D D S G=0 G=1 S D D S 7 / 22
Éléments parasites Un transistor n'est pas un interrupteur! Au second ordre : C in : capacité de grille, resistance D d'entrée G C in R on S R on : resistance transistor fermé, résistance ouvert causes de la non-instantanéité des transitions Résistance PMOS 2.5 celle du NMOS de géométrie équivalent Nous ignorons les parasites dans la suite 8 / 22
Règles électriques NMOS : bonne transmission de 0, mauvaise transmission de 1 (1 ) PMOS : bonne transmission de 1, mauvaise transmission de 0 (0 + ) NMOS connectables en série (max 4 ou 5) PMOS connectables en série (max 4 ou 5) interdiction de connecter en série un NMOS et un PMOS 1 utilisable sur une grille NMOS si sa source est connectée à 0 0 + utilisable sur une grille PMOS si sa source est connectée à 1 Comportement vérié par simulation électrique (Spice) 9 / 22
Principe de la construction de portes complémentaires Sortie toujours positionnée VDD : alimentation ( 1.2 Volts) VSS : ground VDD x0, x1, xi,... Up network Down network PMOS NMOS f(x i ) Réseau haut (up) : connecte la sortie à VDD composé exclusivement de PMOS calcule les 1 de f(x i ) déconnecte la sortie sinon Réseau bas (down) : connecte la sortie à VSS composé exclusivement de NMOS calcule les 0 de f(x i ) déconnecte la sortie sinon VSS Bon pour le calcul des fonctions inverseuses 10 / 22
Exemple : l'inverseur f = x x vdd vss x Entrée à 0 : réseau P fermé, réseau N ouvert 1 Entrée à 1 : réseau P ouvert, réseau N fermé 0 Pas de chemin fermé entre VDD et VSS 11 / 22
Porte Nand : f = a b vdd a b ab Mise à 0 : ssi les 2 NMOS sont passant Mise à 1 : si au moins 1 PMOS est passant vss 12 / 22
Généralisation NMOS : entrée à x, PMOS entrée à x transistors en parallèle : 1 entrée active sut sorte de or transistors en série : n entrées actives nécéssaires sorte de and connexion de parties série/parallèle réalise des combinaisons de or et and. reseaux N et P duaux : si NMOS en parallèle, PMOS correspondants en série si NMOS en série, PMOS correspondants en parallèle Construire le réseau NMOS pour calculer les 0 de f(x i ) : identier les chemins série et parallèle construire le réseau PMOS par dualité 13 / 22
Exemple : retenue de l'addition f(a, b, c) = ab + bc + ac On cherche les 0 en fonction des x i pour NMOS On cherche les 1 en fonction des x i pour PMOS z = ab + bc + ac and : mise en série 2 à 2 de 6 transistors d'entrée a et b, b et c, a et c or : mise en parallèle des 3 réseaux série z = (a + b) (b + c) (a + c) or : mise en parallèle 2 à 2 de 6 transistors d'entrée a et b, b et c, a et c and : mise en série des 3 réseaux parallèles Optimisation : z = a(b + c) + bc et z = a(b + c) + bc 14 / 22
Transistor et porte de passage in in cmd out out entrée sur source du transistor pas de connexion aux alims! perte de la tension de seuil marge de bruit réduite cmd cmd consommation parasite car transistor suivant mal bloqué in out porte de passage : conserve la marge de bruit, mais fournit un courant lié à la porte en amont cmd 15 / 22
Exemple : portes statiques à pass transistors a b a b x y type de circuiterie assez courant x = a b y = a b inverseur de sortie obligatoire pour restaurer le niveau de sortie plus délicate à dimensionner pour les technologies récentes 16 / 22
Dessin de masques Masques : vue physique du circuit intégré Traduction du schéma en géométrie implantable sur Silicium 1. procédé de photo-lithographie 1 circuit : une quinzaine de masques (sorte de pochoirs) une trentaine d'étapes technologiques coût du jeu de masques pour circuit avancé : 1 Me à 1,5 Me rentable uniquement si production de masse 1. cf. article Circuits intégrés, Encyclopaedia Universalis : http://www.universalis.fr/encyclopedie/c050038/circuits_integres.htm par F. Pétrot et F. Wasjbürt 17 / 22
Dessin de masques Masques : vue générale Vue en plan : métal1 contact poly/métal1 contact diffusion N/métal1 métal2 polysilicium transistor NMOS transistor PMOS contract métal1/métal2 contact diffusion P/métal1 Coupes au tableau 18 / 22
Dessin de masques Masques : focalisation sur le transistor W LL L longueur du canal du transistor taille minimale dénie le n ud technologique par ex 32nm (prod) ou 24nm (préprod), 12nm (40 atomes SiO 2 ) W largeur, déni la quantité de courant passant pour un L donnée 19 / 22
Dessin de masques Masques : exemple de l'inverseur vdd i nq vss 20 / 22
Dessin de masques Masques : règles technologiques et de dessin transistor de L minimale essentiellement W dépend de la charge et du schéma (simulations électriques) transistor et poly plutôt verticaux métal1 horizontal ou vertical métal2 vertical règles pour : un bon rendement être utilisable par les outils Exemples 21 / 22
Dessin de masques Masques : analyse 22 / 22