4. Eléments de logique séquentielle

Documents pareils
FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE

Système binaire. Algèbre booléenne

Logique séquentielle

IFT1215 Introduction aux systèmes informatiques

RESUME DE COURS ET CAHIER D'EXERCICES

VIII- Circuits séquentiels. Mémoires

La conversion de données : Convertisseur Analogique Numérique (CAN) Convertisseur Numérique Analogique (CNA)

UE 503 L3 MIAGE. Initiation Réseau et Programmation Web La couche physique. A. Belaïd

QUESTION 1 {2 points}

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)

Les diagrammes de modélisation

Logique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques.

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview.

UNIVERSITE D'ORLEANS ISSOUDUN CHATEAUROUX

Saisir et traiter les engagements de coûts

Conception de circuits numériques et architecture des ordinateurs

Les fonctions logiques

Guide d'utilisation du Serveur USB

Manipulations du laboratoire

ELP 304 : Électronique Numérique. Cours 1 Introduction

Tout savoir sur le matériel informatique

CONVERTISSEURS NA ET AN

Notice d'utilisation Afficheur multifonctions et système d'évaluation FX 360. Mode/Enter

POUR MAC Guide de démarrage rapide. Cliquez ici pour télécharger la version la plus récente de ce document

ECO=Comfort' Contrôle'par'SMS'

GOL-502 Industrie de services. Travaux Pratique / Devoir #7

Réplication des données

CHAPITRE VI ALEAS. 6.1.Généralités.

Recueil d'exercices de logique séquentielle

Livret - 1. Informatique : le matériel. --- Ordinateur, circuits, codage, système, réseau. Cours informatique programmation.

3. SPÉCIFICATIONS DU LOGICIEL. de l'expression des besoins à la conception. Spécifications fonctionnelles Analyse fonctionnelle et méthodes

KL5121. Pour activer des sorties en fonction de la position d'un codeur

CREATION D UNE EVALUATION AVEC JADE par Patrick RUER (

Liste des Paramètres 2FC4...-1ST 2FC4...-1PB 2FC4...-1PN 2FC4...-1SC 2FC4...-1CB

Mini_guide_Isis.pdf le 23/09/2001 Page 1/14

Notice Générale - MODULE CLIENTS. I. Description générale du module. II. La liste des clients a. Accès

Cours de Génie Logiciel

E N R E G I S T R E M E N T

J AUVRAY Systèmes Electroniques TRANSMISSION DES SIGNAUX NUMERIQUES : SIGNAUX EN BANDE DE BASE

Convention Beobank Online et Beobank Mobile

Cours Informatique Master STEP

Date : Tangram en carré page

Travaux pratiques : configuration et vérification des listes de contrôle d'accès IPv6 Topologie

Date: 22/10/12 Version: 3.2

Préleveur d'échantillons d eau automatique ELECTRO-MAGNUM /AQUAMAX 1 & 2 / SERVOTOP

LE MODELE CONCEPTUEL DE DONNEES

Projet Active Object

I- Définitions des signaux.

MP508M/TG MP508TG Centrale d alarme télécommandable

Spam Manager. Guide de l'utilisateur

Mini_guide_Isis_v6.doc le 10/02/2005 Page 1/15

INDEX Fonctionnement Schéma de câblage... 24

TD Architecture des ordinateurs. Jean-Luc Dekeyser

Atelier C TIA Portal CTIA06 : programmation des automates S7-300 Blocs d organisation

MODE D'EMPLOI DE LA CALCULATRICE POUR LES COURTS SÉJOURS DANS L'ESPACE SCHENGEN

STI 3 Édition 4 / Mai 2005

Conditions d utilisation

MS PROJECT Prise en main. Date: Mars Anère MSI. 12, rue Chabanais PARIS E mail : jcrussier@anere.com Site :

Guide de fonctions du téléphone du système SCI Norstar

- Instrumentation numérique -

MultiPlus sans limites

Fiche technique CPU 314SC/DPM (314-6CG13)

Séquence de découverte de SparkAngels Logiciel d entraide numérique

CPU 317T-2 DP : commande d'un axe. virtuel SIMATIC. Système d'automatisation S7-300 CPU 317T-2 DP : commande d'un axe virtuel.

LE PLAN. A l aide de la molette de la souris vous pouvez diminuer/augmenter la taille du plan.

1. Contexte général page Le compte auprès de la BCGE...page La procuration 2.2 Les accès e-banking 2.3 Le bon de retrait 2.

Guide Mémoire NETRAM

Algèbre binaire et Circuits logiques ( )

Manuel d installation Lecteur XM3

Convertisseurs statiques d'énergie électrique

Un reporting intégré en tant qu'aide à la gestion

Module SMS pour Microsoft Outlook MD et Outlook MD Express. Guide d'aide. Guide d'aide du module SMS de Rogers Page 1 sur 40 Tous droits réservés

Éléments d'architecture des ordinateurs

REALISATION d'un. ORDONNANCEUR à ECHEANCES

RapidMiner. Data Mining. 1 Introduction. 2 Prise en main. Master Maths Finances 2010/ Présentation. 1.2 Ressources

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:

Vers l'ordinateur quantique

Jean-Louis Cech descente des Princes des Baux Orange Orange : 20 juin 2014.

Plan. Exemple: Application bancaire. Introduction. OCL Object Constraint Language Le langage de contraintes d'uml

Université de La Rochelle. Réseaux TD n 6

La polarisation des transistors

Conception d'un système d'information WEB avec UML Par Ass SERGE KIKOBYA

LE CONTRÔLE INTERNE GUIDE DE PROCÉDURES

Conception et réalisation d'une pédale MIDI

BudgetInMind, une appli Mac et ipad simple et qui soulage

Baromètre 2014 Club de l Epargne Salariale - Harris Interactive

Rapport d'analyse des besoins

Spécialité Professionnelle. Patrick Boulandet

2.1 Le point mémoire statique Le point mémoire statique est fondé sur le bistable, dessiné de manière différente en Figure 1.

Votre appareil est configuré en usine pour permettre d'envoyer immédiatement des SMS.

Règlement des frais ricardo.ch

POLITIQUE DE COMMUNICATION

Procédure Création : 04/05/2009 ARCHIVAGE DE LA MESSAGERIE

Module de mesure de courant pour relais statiques serie HD Module de mesure de courant HD D0340I

Convention européenne sur la promotion d'un service volontaire transnational à long terme pour les jeunes

Inscription en ligne FQSC. Guide d utilisation

Logiciel de gestion de données

Système de sécurité Easy Series

Algorithmes de recherche

Transcription:

4 Eléments de logique séquentielle 41 éfinitions, exemple introductif ans un système logique combinatoire les variables de sorties sont liées aux variables d'entrée par des relations univoques Les variables de sorties s'expriment donc uniquement en fonction des variables d'entrée Par ailleurs la réalisation de la fonction logique nécessite un certain temps de retard, que l'on peut représenter ainsi : e1 e2 e3 en ystème Combinatoire τ1 τ2 s1 s2 système parfait (sans retard) s i = f(e i ) retard 411 éfinition d'un système logique séquentiel ans un système séquentiel les variables de sorties à un instant t1 dépendent non seulement des variables d'entrées, mais aussi des variables de sortie à un instant t0 antérieur à t1 On dit que le système a une mémoire (il se souvient de la séquence des variables de sortie) On peut représenter le système ainsi : e1 e2 e3 en ystème Combinatoire τ1 τ2 s1 s2 i = f(e i (t 1 ),s i (t 0 )) 412 ystèmes séquentiels synchrones et asynchrones ans un système asynchrone, les variables de sorties évoluent "librement" (dés que l'on change les variables d'entrée, les sorties changent) en fonction des séquences des variables d'entrée ans un système synchrone, on n'autorise les variations des variables de sorties qu'a des instants précis Ces instants sont fixés par un signal que l'on appelle signal d'horloge 413 Etats stables et instables Etant donné qu'il y a influence de la sortie sur l'entrée, 2 cas peuvent se produire : - la configuration des variables d'entrées et de sortie conduit à une configuration des variables de sortie différente de celle de départ : l'état est instable (l'état est différent du précédent) - la configuration des variables d'entrées et de sortie conduit à la même configuration des variables de sortie que celle de départ : l'état est stable (l'état reste le même que précédemment) 414 Exemple introductif de système séquentiel 42 Éléments de base de logique séquentielle : les bascules 421 Bascules (asynchrone) Cet élément réalise la fonction précédemment décrite en ajoutant une deuxième sortie ' dont on veut qu'elle soit égale à : eset (mise à 0) : et (mise à 1) : sortie : sortie complémentée

Table de vérité réduite : n+1 ' n+1 0 0 n n Etat mémoire 0 1 0 1 Transparence 1 0 1 0 Transparence 1 1 x x Interdit x dépend du choix de la priorité, en pratique on veut éviter cette liberté et l'état 11 en entrée et interdit, il ne doit pas se produire Equations logiques : 00 01 11 10 n 0 0 0 0/1 1 1 1 0 0/1 1 On en déduit : n+ 1 = + n = ( + n ) = + + n ( cas EET n+ 1 = + n = + + n ( cas ET prioritaire) prioritaire) Par la suite on fera apparaître un φ à la place de 0/1 pour signifier que l'état est interdit et qu'il ne peut donc pas apparaître éalisation à l'aide de NAN et NO : Cas EET prioritaire : ' Cas ET prioritaire : ' i on exclu l'état 11 en entrée, les 2 formes donnent la même table de vérité, et = 422 Bascules T (synchrone : les sorties évoluent sur commande de l'horloge) Ce type de bascule permet de "bloquer" les entrées tant qu'un signal d'autorisation (signal d'horloge) n'est pas envoyé sur la bascule : il s'agit donc d'un fonctionnement synchrone Pour le reste, le fonctionnement est le même qu celui d'une bascule classique T n+1 0 0 0 n 0 0 1 n 0 1 0 n 0 1 1 n 1 0 0 n 1 0 1 1 1 1 0 0 Transparence Chronogramme : 1 1 1 x Interdit

Fonctionnement d'une T Fonctionnement d'une T 423 Bascules (synchrone) - Bascule commandée sur niveau latch triggered (très peu utilisée) Bascules commandées sur niveau haut et bas Table de Vérité : n+1 n+1 0 0 n 0 x n 0 1 n 1 0 0 1 0 0 Transparence 1 1 1 1 1 1 Transparence - Bascule commandée sur front Edge triggered Bascules commandées sur front montant et descendants Table de vérité (front montant) : n+ 1 n+1 0 x n 1 x n n n 0 0 1 Transparence 1 1 0 Transparence Chronogramme : - Entrées de forçage asynchrones Edge Latch Toutes les bascules disposent d'une ou plusieurs entrées de forçage asynchrones de type eset (CL) ou Preset (PE) Ces entrées sont prioritaires sur toutes les autres

Exemple : CL PE n+ 1 n+1 0 1 X X 0 1 Forçage 1 0 X X 1 0 Forçage 1 1 1 X n n 1 1 0 X n n 1 1 0 0 1 Transparence 1 1 1 1 0 Transparence 0 0 X X X X Interdit Caractéristiques de la bascule : - déclenchée sur front montant - entrées de forçage activent sur niveau bas CL PE 424 Bascules T (asynchrone) La bascule T change d'état à chaque impulsion d'horloge, sa fonction principale est de diviser par 2 la fréquence du signal d'horloge Ce type de bascule n'existe pas, elle est en pratique toujours réalisée à partir de bascules ou JK La bascule T se déduit facilement d'une bascule commandée par front : emarque : si on utilise une bascule commandée par niveau il y a risque d'instabilité : si = 0 = 0 = 1 = 1 Table de vérité, chronogramme : n+1 0 n 1 n n f 0 f 0 /2 Application : division de fréquence par 2 (2 n si n bascules en série) 425 Bascules JK Cette bascule s'apparente à une T et à une T : les entrées J et K jouent le rôle de et sauf si J = K = 1 auquel cas la bascule fonctionne comme une T Ces bascules possèdent 2 entrées de forçage asynchrones (CL et PE) Bascule JK commandée par front (Edge Triggered) La bascule peut être déclenchée par un front montant ou descendant, suivant le type de bascule choisi Table de vérité : J K n+1 n+ 1 0 x x n n 1 x x n n 0 0 n n 0 1 0 1 1 0 1 0 Transparence 1 1 n n Inversion (Toggle)

Chronogramme : J K '