ELN : TP D ÉLECTONIQUE FONCTION COMPTAGE Page sur A. OBJECTIFS FONCTION COMPTAGE - Analyser par simulation le fonctionnement des compteurs (réalisés par des bascules JK) les plus simples. - Comparer les caractéristiques des compteurs synchrones et asynchrones. - Visualiser les inconvénients introduits par les montages asynchrones. - Câbler des compteurs et décodeur BCD/SEG intégrés. B. DOCUMENT ÉVENTUELLEMENT NÉCESSAIE - La procédure de simulation est détaillée dans le TP N : «Initiation à la simulation logique» C. MATÉIEL UTILISÉ - Ordinateur équipé de Proteus. - Imprimante.. SAISIE DU SCÉMA ET LABELLISATION DES FILS - Ouvrir le logiciel ISIS de la suite Proteus. - Cliquer sur Fichier -> Nouveau Projet, choisir le modèle Landscape A4. - Cliquer sur Projet -> Éditer les propriétés du Projet et compléter les différents champs. - Cliquer sur la disquette afin d enregistrer votre projet en respectant le nom et le chemin suivants : P:\ELN\COMPTASY.DSN Vérifier l exactitude du contenu du cartouche en bas à droite du schéma. - éaliser le schéma sans oublier de labéliser les fils.. PLACEMENT DES SIGNAUX D ENTÉES ET DES SONDES DE MESUES - Placer les signaux d entrées et les sondes de tensions. Configurer les générateurs de la façon suivante : D. TAVAIL DEMANDÉ I. COMPTEU BINAIE ASYNCONE Un compteur est constitué de bascules JK (ou de bascules D) montées en diviseur de fréquence par deux. Il est dit asynchrone lorsque chacune de ces bascules n'utilisent pas le même signal d'horloge. On donne le schéma d'un compteur binaire asynchrone bits : 4 U:A Q0 0 U:B Q0 Q Q Q 4 U:A Q. PLACEMENT ET CONFIGUATION DES CONOGAMMES - Placer une fenêtre de chronogrammes et ajuster la durée de simulation à périodes du signal. 4. LANCEMENT DE LA SIMULATION ET EXPLOITATION DES ÉSULTATS - Lancer la simulation. - Imprimer en ajustant les paramètres d impression de façon à coller les résultats dans le cadre de la page suivante. - Écrire sous chaque période d'horloge la valeur de sortie du compteur en décimal (Q0 constitue le bit de poids faible : 0, Q constitue le bit de poids fort : ). - Donner le modulo du compteur :
ELN : TP D ÉLECTONIQUE FONCTION COMPTAGE Page sur ésultats du compteur asynchrones : - epérer T (la période du signal d'horloge ) sur le chronogramme ci-contre. À l écran, mesurer précisément sa valeur à l aide des curseurs : le premier curseur (vert) s obtient en cliquant sur le signal, le second curseur (rouge) s obtient en faisant un Ctrl + click. On peut atteindre précisément les fronts d horloge grâce au flèches du clavier (ou Ctrl + flèches pour le curseur rouge). - Calculer la fréquence F : - Mesurer précisément la période T Q0 du signal de sortie Q0. Calculer sa fréquence F Q0. En déduire le rapport de division de fréquence entre la sortie Q0 et l'entrée : - Effectuer ces mesures pour les sorties Q et Q : II. ÉALISATION D UN COMPTEU ASYNCONE BINAIE 4 BITS. SAISIE DU SCÉMA ET LABELLISATION DES FILS chemin suivants : P:\ELN\COMPTASY.DSN - Modifier le schéma comme suit : 4 U:A 0 U:B 4 U:A 0 U:B Q0 Q Q Q Q[..0] Q0 Q Q Q Q[..0] - Le bus Q[..0] est obtenu avec l outil Mode Bus. Ne pas oublier de le labéliser, de lui placer une sonde de tension et de l ajouter aux chronogrammes.
ELN : TP D ÉLECTONIQUE FONCTION COMPTAGE Page sur ésultats du compteur binaire 4 bits :. LANCEMENT DE LA SIMULATION ET EXPLOITATION DES ÉSULTATS - Lancer la simulation sur 0 périodes de. À l écran, mesurer la période du signal Q. En déduire le rapport de division de fréquence entre la sortie Q et : - Donner la représentation normalisée du compteur réalisé par ce montage : - En utilisant les curseurs et en zoomant très fortement sur la transition de la valeur comptée à 0, mesurer le retard entre le changement d'état de la sortie Q0 et le front d'horloge qui provoque ce changement : - Effectuer la mesure pour la sortie Q, Q et Q (toujours par rapport au signal d'horloge). Que peut-on dire des différents retards? - En visualisant le bus et toujours en zoomant, indiquer dans quelle circonstance ces retards peuvent provoquer un défaut dans le fonctionnement du compteur : - Imprimer ce zoom en ajustant les paramètres d impression de façon à coller les résultats dans le cadre ci-contre.
ELN : TP D ÉLECTONIQUE FONCTION COMPTAGE Page 4 sur III. ÉALISATION D UN COMPTEU SYNCONE BINAIE 4 BITS Un compteur est dit synchrone lorsque chacune des bascules qui le constituent utilisent le même signal d'horloge.. SAISIE DU SCÉMA chemin suivants : P:\ELN\COMPTSYN.DSN - Modifier le schéma comme suit : 4 Q[..0] U:A Q[..0] Q0 0 U:A U:B & 4C0 Q0 Q Q Q 4 U:A U4:A & 4 Q 0 U:B Q Q - En quoi est dû le retard entre Q0 et? - Pourquoi n y a-t-il pas de retard entre Q0, Q, Q et Q contrairement au montage asynchrone? - En observant les chronogrammes complets, quel doit être le niveau logique de Q0 pour que s opère un changement d état de Q? - En déduire la justification du câblage de Q0 sur J et K de la seconde bascule : - En observant les chronogrammes complets, quel doit être les niveaux logiques de Q0 et Q pour que s opère un changement d état de Q?. LANCEMENT DE LA SIMULATION ET EXPLOITATION DES ÉSULTATS - Lancer la simulation sur 0 périodes de. - Visualiser les chronogrammes en zoomant fortement sur la transition de la valeur comptée à 0. Mesurer le retard entre un changement d'état de la sortie Q0 et le front d'horloge qui provoque ce changement - Effectuer la même mesure pour la sortie Q, Q et Q (toujours par rapport au signal d'horloge). Que peut-on dire des différents retards? - En déduire la justification du câblage de U:A sur J et K de la troisième bascule : - En observant les chronogrammes complets, quel doit être les niveaux logiques de Q0, Q et Q pour que s opère un changement d état de Q? - En déduire la justification du câblage de U4:A sur J et K de la quatrième bascule :
ELN : TP D ÉLECTONIQUE FONCTION COMPTAGE Page sur IV. ÉALISATION D UN COMPTEU DÉCIMAL. COMPTEU INTÉGÉ 4C0 ésultats du compteur décimal : - Compléter le schéma structurel suivant pour réaliser un compteur décimal (modulo 0).. VÉIFICATION DU FONCTIONNEMENT PA SIMULATION chemin suivants : P:\ELN\CPTDECI.DSN - Effectuer la saisie du schéma sans oublier le bus Q[..0]. Attention, sur le 4C0, l entrée CL est active au niveau haut.. LANCEMENT DE LA SIMULATION ET EXPLOITATION DES ÉSULTATS - Lancer la simulation sur périodes de. Imprimer en ajustant les paramètres d impression de façon à coller les résultats dans le cadre ci-contre. - Valider le fonctionnement du montage :
ELN : TP D ÉLECTONIQUE FONCTION COMPTAGE Page sur 4. SIMULATION INTEACTIVE chemin suivants : P:\ELN\ CPTDECI.DSN. Modifier le schéma comme suit : - Quel est le rôle du bouton poussoir BI (Blanking Input)? V. UTILISATION D UN COMPTEU EN DIVISEU DE FÉQUENCE 0k 0 0k. COMPTEU INTÉGÉ 4C404 Le signal sur l'entrée d'horloge du 4C404, a une fréquence de 0 Kz. 0k 0k LT BI 4 U:A CT=0 + + 4C0 CT DIV DIV CT 0 4 U V[LT] G0[BI] C D, D, D,4 D, 4C4 BCD/SEG - Lancer la simulation en cliquant sur Jouer.. EXPLOITATION DES ÉSULTATS [T] a0, b0, c0, d0, e0, f0, g0, - Quel est le rôle du bouton poussoir? - Quel est le rôle du bouton poussoir? - Quel est le rôle du bouton poussoir LT (Lamp Test)? Justifier son utilité dans l affichage contractuel d une pompe à essence par exemple : 0 4 4 0 SEG-COM-CATODE - Calculer la fréquence du signal présent sur les sorties repérées. F Q0 = F Q = F Q = F Q = F Q =. SIMULATION ET EXPLOITATION DES ÉSULTATS chemin suivants : P:\ELN\DIVFEQ.DSN - Lancer la simulation sur 0 périodes de. Afficher les chronogrammes. - Mesurer la période des sorties Q0, Q, Q, Q et Q. En déduire leurs fréquences. - Calculer le rapport de division de ces sorties par rapport à l'horloge.