Cours 1&2 Introduction au circuits VLSI Patrick Pangaud Ingénieur en électronique au Centre de Physique des Particules de Marseille Rappel Électronique Les semi -conducteurs Transistor MOS Cours 3 Les portes et fonctions logiques Cours 4 Technologies Méthode de conception des circuits MOS Cours 5&6 Les SOC, les SIP Évolutions technologiques ESIL-Informatique 1 pangaud@cppm.in2p3.fr 1 Cours 3 Programme Codage numérique de l information Logique CMOS Performance Logique CMOS Portes logiques Puissance dissipée ESIL-Informatique 1 pangaud@cppm.in2p3.fr 2
Traitement matériel de l information Alors que le cerveau de l être humain comporte 10 12 neurones, le microordinateur comporte 10 10 composants de base : les transistors. Malgré cette relative simplicité, la réalisation de tels systèmes de traitement est difficilement concevable par un même individu dans sa globalité. La maîtrise de cette complexité est le résultat d un découpage hiérarchique aboutissant à des étapes ayant une cohérence soit logique (fonction) soit physique (composant). L assemblage judicieux de moins d une dizaine de transistors permet la réalisation des briques de base du traitement logique : les portes logiques. Il est possible par l assemblage de quelques milliers de portes logiques et de fonctions de mémorisation de créer des opérateurs de calcul ou de traitement. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 3 Codage numérique de l information Le signal électrique est actuellement le support nécessaire à l ensemble des systèmes de traitement de l information qui nous sont familiers. Dans un signal binaire, seuls deux états sont possibles : 0/1. Nous choisissons deux plages de tensions disjointes pour représenter les deux états, une fonction ne pouvant être à la fois dans l état «1» et l état «0». Lorsque le signal électrique évolue dans le temps, il passe successivement et continûment d une plage de définition d état à l autre en croisant une plage intermédiaire pour laquelle on qualifie le signal d indéterminé. Une vision simplifiée du signal consiste à ne représenter que les états détectés «0» et «1» reliés par des segments de droite représentant leur transition d un état à un autre. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 4
Codage numérique de l information ESIL-Informatique 1 pangaud@cppm.in2p3.fr 5 Codage numérique de l information ESIL-Informatique 1 pangaud@cppm.in2p3.fr 6
Fonctions de base Pour avoir une réalisation physique des fonctions de calcul, nous utilisons une représentation binaire des données. Mais avant, nous allons développer les bases mathématiques des fonctions logiques (Algèbre de Boole) ainsi que les méthodes de représentation et de manipulation associées. La construction de fonctions combinatoires complexes est basée sur l utilisation d une bibliothèque de fonctions logiques (ou portes) élémentaires telles que l inversion, le «OU» logique, et le «ET» logique. L optimisation des fonctions complexes est basée sur la minimisation du nombre des portes élémentaires utilisées qui correspond à une simplification des équations booléennes associées. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 7 Algèbre de Boole Considérons l ensemble E à 2 éléments (0, 1). Une variable logique est un élément de E et qui ne possède ainsi que 2 états, 0 et 1. Elle est représentée par des lettres (A, b, e,x, ). L'algèbre de Boole s'intéresse aux opérations et aux fonctions sur les variables logiques. La loi ET, dite conjonction a ET b est VRAI si et seulement si a est VRAI et b est VRAI. Cette loi est aussi notée :. ; ; & ; AND La loi OU, dite disjonction a OU b est VRAI si et seulement si a est VRAI ou b est VRAI. Cette loi est aussi notée : + ; ; ; OR Le contraire, dite négation Le contraire de "a" est VRAI si et seulement si a est FAUX. Le contraire de a est noté : a ; a ;! ; NOR ESIL-Informatique 1 pangaud@cppm.in2p3.fr 8
Propriétés de l algèbre de Boole Complémentarité Idempotence Éléments neutres Éléments absorbants Commutativité Associativité Distributivité Théorème d absorption (1) Théorème d absorption (2) Théorème d adjacence a + a = 1 a a = 0 a = a a + a + a + = a a a a = a a + 0 = a a 1 = a a + 1 = 1 a 0 = 0 a + b = b + a a b = b a (a + b) + c = a + (b + c)= a + b + c (a b) c = a (b c) = a b c (a + b) c = (a c) + (b c) (a b) + c = (a + c) (b + c) a + (a b) = a a (a + b) = a a b + b = a + b (a + b) b = a b (a + b) (a + b) = a a b + a b = a Théorème de De Morgan a + b = a b a b = a + b ESIL-Informatique 1 pangaud@cppm.in2p3.fr 9 Représentation schématique des fonctions logiques Notre bibliothèque de fonctions ou portes logiques élémentaires n est pour l instant constituée que des trois opérateurs inversion (NOT), «et» logique (AND) et «ou» logique (OR). Nous allons la compléter par : la fonction NON-ET ou NAND dont la sortie vaut 0 si et seulement si toutes les entrées sont à 1, la fonction NON-OU ou NOR dont la sortie vaut 1 si et seulement si aucune entrée n est à 1. Ces deux fonctions sont la simple complémentation des fonctions AND et OR. Il nous est maintenant possible d'avoir une représentation schématique de toute équation algébrique. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 10
Les portes et fonctions logiques : propriétés ESIL-Informatique 1 pangaud@cppm.in2p3.fr 11 Les portes et fonctions logiques : propriétés ESIL-Informatique 1 pangaud@cppm.in2p3.fr 12
Les portes et fonctions logiques : propriétés ESIL-Informatique 1 pangaud@cppm.in2p3.fr 13 La logique CMOS : Modèle en interrupteur En utilisant les caractéristiques du transistor MOS, nous allons élaborer un modèle de type interrupteur commandé, qui permet de construire des portes logiques et de comprendre les principes et les caractéristiques de la logique complémentaire. Nous pourrons ensuite aborder le principe et l utilisation d une bibliothèque de cellules. Pour cela, nous transformons le modèle électrique du transistor en un interrupteur commandé uniquement par la tension de grille V G. Ainsi nous faisons correspondre : à l état bloqué du transistor l état ouvert de l interrupteur que nous notons O, à l état passant du transistor l état fermé de l interrupteur que nous notons F. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 14
La logique CMOS : Modèle en interrupteur transistor NMOS Lorsque la tension de grille V G est à "1" il suffit d avoir : V 2 < V DD V TN pour que la condition de conduction : V GSN > V TN soit respectée et que l interrupteur équivalent soit fermé, ce que nous notons "F" Lorsque la tension de grille V G est à "0" la condition de blocage est remplie : V GSN = 0V < V TN l interrupteur équivalent est ouvert, ce que nous notons "O" DD NMOS DD PMOS transistor PMOS Lorsque la tension de grille V G est à "1", la condition de blocage est remplie : V GSP = 0V > V TP l interrupteur équivalent est ouvert : "O" Lorsque la tension de grille V G est à "0" il suffit d avoir : V 2 > V TP pour que la condition de conduction : V GSP < V TP soit respectée et que l interrupteur équivalent soit fermé : "F" NMOS PMOS ESIL-Informatique 1 pangaud@cppm.in2p3.fr 15 DD DD La logique CMOS : Modèle en interrupteur Imperfections L'assimilation d'un transistor à un interrupteur n'est toutefois pas parfaite. Il s'avère que si un transistor NMOS doit transmettre un signal à V DD, alors sa tension de commande V G va devenir trop faible pour maintenir le transistor saturé et la tension de sortie de l'interrupteur n'atteint au mieux que V DD -V TN. Par contre un transistor NMOS transmet bien des tensions proches de 0V. L'effet sera symétrique pour un transistor PMOS. Celui-ci transmet bien une tension V DD. Mais par contre une tension de 0V prendra la valeur de V TP. OV V DD OV V DD ESIL-Informatique 1 pangaud@cppm.in2p3.fr 16
La logique CMOS : Modèle en interrupteur Imperfections Compte tenu de la technologie de fabrication du transistor MOS, les grilles se comportent comme des condensateurs parasites dont une électrode est la grille elle même et l autre électrode est répartie entre la source, le drain et le substrat des transistors. Il est possible de faire l hypothèse simplificatrice qu un condensateur parasite unique est connectée entre l entrée A et la masse. On détermine de la même manière un condensateur d entrée sur l entrée B. En règle générale, les condensateurs d entrée des différentes entrées d une porte logique sont différents et dépendent de la taille et du nombre de transistors dont les grilles sont connectées à ces entrées. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 17 La logique CMOS : Modèle en interrupteur Imperfections Pour bien comprendre les effets de ces condensateurs, nous allons faire un rappel d'électrocinétique. La charge d'un condensateur à travers une résistance s'exprime par une équation différentielle du 1er ordre. V t V out( t) = 1 e τ. in Le temps de transition au niveau d un connecteur correspond au temps que met le signal pour passer d un état logique à un autre. Il est en général mesuré entre 10 % et 90 % de la tension d alimentation. Le délai de propagation d un signal entre une entrée et une sortie correspond quant à lui au temps qui va s écouler entre le moment ou le signal en entrée atteint 50 % de la tension d alimentation et le moment où le signal en sortie atteint lui aussi 50 % de la tension d alimentation C étant la somme des condensateurs vue par le transistor. R étant la valeur du transistor lorsqu'il est en zone linéaire. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 18
La logique CMOS : Temps de propagation ESIL-Informatique 1 pangaud@cppm.in2p3.fr 19 La logique CMOS : Modèle en interrupteur Imperfections A cause de ces condensateurs, la commutation de l'interrupteur génère un courant de charge et de décharge. Or la variation de temps maximale est équivalente à : t p = C L V i DD t p = temps nécessaire pour que le signal en sortie commute. C L = capacité totale connectée en sortie de la porte. V DD = variation de la tension maximale au niveau de la sortie. I = valeur maximale du courant de charge ( ou décharge). RDS P 1 = W µ P. Cox. ( V L DD V TP ) RDS N 1 = W µ N. Cox. ( V L DD V TN ) ESIL-Informatique 1 pangaud@cppm.in2p3.fr 20
La logique CMOS : Quelques montages simples Montages séries Pour qu une branche constituée de 2 interrupteurs en série soit passante, il faut que les 2 interrupteurs soient fermés en même temps (fonction logique ET notée "." Si l un au moins est ouvert, la branche est ouverte. Montages parallèles Pour qu une branche constituée de 2 interrupteurs en parallèle soit passante, il suffit qu un interrupteur au moins soit fermé (fonction logique OU notée "+" Si les deux sont ouverts, la branche est ouverte. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 21 La logique CMOS : la porte "inverseur" La porte la plus simple de la logique complémentaire est l inverseur. Chacune des 2 branches est constituée d un seul transistor : L interrupteur TN est le modèle du transistor NMOS (entrée = "1" et il est fermé, entrée ="0" et il est ouvert). L interrupteur TP est le modèle du transistor PMOS (entrée = "0" et il est fermé, entrée ="1" et il est ouvert). L entrée Ve est commune aux deux grilles, celle de TN en parallèle avec celle de TP. Lorsque la branche N est fermée, la branche P est ouverte : la sortie est reliée à "0", électriquement à la masse (0V). Lorsque la branche N est ouverte, la branche P est fermée : la sortie est reliée à "1", électriquement au VDD. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 22
La logique CMOS : la porte "inverseur" Caractéristiques proches de la famille idéale Excellent comportement pour des charges capacitives Consommation quasi nulle au repos ( états 0 ou 1) Une seule tension d'alimentation V DD Niveaux logiques ~ Niveaux de l'alimentation (0V et V DD ) La sortie change d'état pour V in ~ V DD /2 Grande marge de bruit Vitesse élevée. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 23 La logique CMOS : la porte "inverseur" ESIL-Informatique 1 pangaud@cppm.in2p3.fr 24
La logique CMOS : la porte "inverseur" ESIL-Informatique 1 pangaud@cppm.in2p3.fr 25 La logique CMOS : la porte "inverseur" ESIL-Informatique 1 pangaud@cppm.in2p3.fr 26
La logique CMOS : la porte "inverseur" ESIL-Informatique 1 pangaud@cppm.in2p3.fr 27 La logique CMOS : la porte "inverseur" K = µ. C ox. W L ESIL-Informatique 1 pangaud@cppm.in2p3.fr 28
La logique CMOS : autres fonctions Fonctions complémentées Les fonctions complémentées permettent de réaliser des portes simples en respectant la dualité NMOS et PMOS. C'est le cas de la porte NON-ET. Et de la porte NON-OU. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 29 La logique CMOS : autres fonctions Fonctions non complémentées Ces fonctions ne peuvent respecter la dualité simplement et doivent être combinées avec d'autres portes. ESIL-Informatique 1 pangaud@cppm.in2p3.fr 30
La logique CMOS : autres fonctions ESIL-Informatique 1 pangaud@cppm.in2p3.fr 31 La logique CMOS : autres fonctions ESIL-Informatique 1 pangaud@cppm.in2p3.fr 32
Puissance dissipée ESIL-Informatique 1 pangaud@cppm.in2p3.fr 33 Consommation des circuits intégrés CMOS Dans la grande majorité des cas, les portes d'un circuit CMOS sont chargés par de pures condensateurs. En effet, les portes sont très souvent connectées sur les grilles de transistors qui constituent les portes suivantes. Ceci entraîne qu'elles n'ont pas de consommation continue. L'énergie qu'elles consomment n'est dissipée que lors des charges et décharges de ces condensateurs. Pour une entrée et pour un couple de transitions (0 à 1 à 0), la charge transférée de l'alimentation vers la masse sera donc exprimée par Q =CV Si f représente le nombre moyen de couple de transitions par seconde, le courant consommé par cette entrée est i = CV.. f La puissance moyenne consommée par un ² circuit CMOS est donc Pto t = Ctot. V. f Puissance autour de 130W!!! ESIL-Informatique 1 pangaud@cppm.in2p3.fr 34