Architecture pour les systèmes. Didier Verna. didier. Systèmes d Exploitation. Didier Verna EPITA

Transcription

1 1/22 pour les systèmes didier

2 2/22 Table des matières 1 Générale 2 Cycle de matérielle

3 4/22 Composition d n système informatique Un (ou plusieurs) processeur(s) Mémoire Contrôleurs de périphériques Périphériques associés Bus de liaison

4 5/22 Bus Disque dur Écran Imprimante processeur contrôleur 1 contrôleur 2 etc... Données Addresses Contrôle Mémoire

5 6/22 Exemple : architecture Pentium Cache level 2 PCI Cache CPU Local RAM Bridge Memory AGP SCSI USB PCI Slots Graphics card ISA Bridge IDE IDE Disk Modem Sound Printer ISA Slots Et aussi IEEE 1394 (FireWire) etc.

6 8/22 Cycle de Scenario Extraction d une instruction Stockage dans le registre d instruction Décodage Extraction de données éventuelles (opérandes) Exécution Implémentation Jeu d instructions spécifique à chaque CPU Utilisation de registres CPU. Registres spéciaux : PC (Program Counter), SP (Stack Pointer), PSW (Program Status Word) s modernes : pipelines, CPU super-scalaires, RISC etc.

7 10/22 Initialisation BIOS (Basic Input Output System) initialise le matériel (registres processeur, mémoire etc.) scanne les bus (ISA et PCI d abord) pour trouver un périphérique amorçable (bootable) Premier secteur = partition active = deuxième «boot loader» ou système charge le système d exploitation en mémoire Système lance le premier processus («init») attend un événement Les événements sont produits par des «interruptions»

8 11/22 Seul moyen d interrompre le traitement en cours d exécution Deux types d interruption matérielles déclenchées par le processeur, les périphériques etc. (ex. fin d une opération d entrée / sortie) logicielles déclenchées par des «appels système» (ex. accès mémoire) Vocabulaire : «Exception» = interruption causée par une erreur (division par 0, accès mémoire illégal etc.) Remarque : Conflit d IRQ, périphériques legacy etc. = «Plug and Play» (Plug and Pray).

9 12/22 Traitement des interruptions Scenario L arrivée d une interruption suspend le traitement en cours, exécute la routine associée puis reprend le traitement précédent l interruption. Implémentation Chaque interruption est associée à une routine fixe de traitement. Vecteur d interruptions : tableau situé en mémoire basse et contenant les adresses de début de chaque routine. L adresse de l instruction interrompue est stockée dans la pile du système. Les routines de traitement des interruptions doivent elle-même sauvegarder l état du processeur si besoin est.

10 13/22 Interruption des interruptions Masquage simple Aucune interruption ne peut intervenir pendant le traitement d une interruption : leur traitement est différé jusqu à la fin du traitement de l interruption en cours. Masquage sélectif Chaque interruption est associée à un niveau de priorité. Une interruption peut interrompre une autre interruption de priorité inférieure. Les interruptions de même niveau sont gérées par masquage simple.

11 15/22 Contrôleur de périphériques Gérer un ou plusieurs périphériques de même type (IDE, SCSI etc.) Harmoniser leur comportement (vitesse d accès, structure etc.) Assurer le transfert de données entre ces périphériques et la mémoire locale du contrôleur Contrôle des périphériques par pilotes (drivers)

12 Fonctionnement des pilotes 16/22 Scenario Requête d E/S par positionnement des registres du contrôleur Signalement de la fin d une E/S par une interruption E/S configurées en mémoire Adresses mémoire correspondant aux registres des contrôleurs Pas besoin d instructions d E/S spécifiques Évite le contact direct entre le matériel et les programmes utilisateurs Remarques : Pratique pour les périphériques à temps de réponse rapide (adaptateurs vidéos) ou utilisés fréquemment (modem) Il existe également des périphériques permettant l acquisition de données avant que celles-ci soient requises.

13 17/22 Techniques d E/S Processus Appel système Pilote Contrôleur E/S synchrones Le pilote attend la fin de la requête : scrutation (sondage) du périphérique (polling), attente active. Une seule requête d E/S à la fois. E/S asynchrones Demande d interruption pour signaler la fin de la requête, retour immédiat du pilote. Possibilité d E/S simultanées. Nécessité de maintenir une «table d état des périphériques».

14 18/22 Direct Memory Access (DMA) Problème : les périphériques rapides (disques, réseau etc.) sont susceptibles de générer énormément d interruptions (à une fréquence proche du temps de traitement des interruptions). Solution : transférer des blocs entiers de données entre le contrôleur et la RAM, sans intervention du processeur. = Un interruption par bloc et non plus par mot.

15 20/22 Mode double Partage des ressources = problèmes de cohérence et de sécurité Mode utilisateur Mode d exécution des processus clients : le système commute en mode utilisateur dès qu il donne la main à un processus. Mode superviseur Mode d exécution du système d exploitation : le matériel commute en mode superviseur dès qu une interruption est reçue. Instruction privilégiée Instruction potentiellement nuisible ne pouvant s effectuer qu en mode superviseur. Au minimum : toutes les instructions d E/S.

16 21/22 de la mémoire Problèmes Protéger le système et les utilisateurs entre eux Empêcher la modification du vecteur d interruptions et des routines de traitement de ces interruptions Solution la plus simple À chaque processus, on associe un registre base et un registre limite définissant ses capacités d accès à la mémoire. Des instructions privilégiées permettent au système d exploitation de charger ces registres. Le matériel effectue le contrôle d accès.

17 22/22 du CPU But S assurer que tout processus client finit par rendre la main au système Solution : horloge Temps fixe : l horloge génère une interruption à intervalle régulier. Temps variable : temps fixe + compteur. Le système d exploitation fixe la valeur du compteur. Le compteur est décrémenté à temps fixe. Une interruption est générée quand le compteur atteint la valeur 0.