F. Réthoré. Réalisation d'une carte d'acquisition 10Gbps au standard xtca pour l expérience LHCb

Transcription

1 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb F. Réthoré IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb

2 Sommaire Contexte LHCb upgrade Étapes de réalisation du dispositif ATCA Carte Status sur la fabrication Cartes _TP Setup de Test pour cartes IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 2

3 Contexte LHCb Développements réalisés pour l'upgrade LHCb Augmentation de la luminosité Amélioration de l'efficacité du trigger Changement radical d'architecture : Trigger software Current architecture Readout Supervisor L0 electronics Trigger L electronics L0 trigger L0 latency buffer HLT L0 Hardware L0 derandomizer Input buffer Data link Output buffer Zero Suppress ADC MHz Formatting Gb Ethernet Network 2 khz HLT µs Tell Upgrade architecture Readout Supervisor Front End ADC Zero Suppress Input buffer Network Slice Output buffer Data link 0 MHz HLT++ Trigger Back End L0 trigger Derandomizing buffer HLT++ Interaction Formatting to 0 MHz 20 khz 0 Gb Ethernet Network Slice HLT++ HLT++ Tell0 IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 3

4 Readout LHCb FrontEnd FrontEnd FrontEnd FrontEnd FrontEnd FrontEnd FrontEnd FrontEnd End Front Front End Hardware Trigger 000 liens à.8 Gbits/s Timing and Fast Control Readout Readout Readout Readout Readout Event Building 5000 liens au format 0 Gbit Ethernet Switches Storage Switches Switches Switches Switches Switches Switches Switches CCCC CCCC CCCC CCCC CCCC CCCC CCCC CCCC PPPP PPPP PPPP PPPP PPPP PPPP PPPP PPPP UUUU UUUU UUUU UUUU UUUU UUUU UUUU UUUU High level trigger farm IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb

5 Choix du standard ATCA Étape de Développement du dispositif Réalisation d'une carte But : Tester les liaisons haute vitesse 0Gbps et étudier l'intégrité du signal. Valider les différents protocoles mis en œuvre (GBT GbE PCIe) Valider les aspects distribution d'horloge (collaboration) Intégration du système dans une architecture ATCA Intérêt : Grande compacité : cartes ATCA équipées de cartes. Standard industriel. Ajout d éléments de reconfiguration sur la carte ATCA But : Carte «générique» pour LHCb IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 5

6 Readout board pour LHCb 0 FLASH FLASH Ctrl Optical Optical Interface Interface 36 serial links Data DDR3 DDR3 Ctrl Stratix Stratix V V GX GX CCPC for slow control ATCA0 connector MMC MMC PCIe Data GBe link 2 PCIe links PCIe serial links serial links in, out out ECS path X_FPGA path COM COM Express Express CPU CPU PCIe PCIe Switch Switch GbE RJ5 RJ5 Global ECS path Jitter Jitter cleaner cleaner PLL PLL In Interfaces Optics and processing mezzanine board - JTAG - SPI - I2C CCPC Base Channels 3 to Base Channel 2 ShMC port Programmable communication matrix Flexible and reconfigurable carrier board THROTTLES Data J2 J2 FPGA Fabric Channels 3 to Serial Serial Fabric Channel 2 Fabric Channel Power Power Supply Supply IPMB Carrier IPM Controller J J LAPP IPMI Module Mezzanine Card IPNL VLSI 05 juin 20 Component on ATCA Carrier Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 6

7 Mapping des cartes sur plusieurs fonctions From Front-Ends To Farms Network Readout ACQ ACQ PCIe ACQ J3 J3 ACQ FSC RJ5 RJ5 Base Channels 3 to Base Channel 2 FSC PCIe Base Channels 3 to Fabric Channels 3 to 2 FSC J3 CCPC CCPC ShMC port J2 J2 Serial Serial GbE 6 Slow Control From/to Front-Ends CCPC CCPC Base Channel 2 ShMC port J2 Fabric Channels 3 to Serial Fabric Channel 2 GbE RJ5 RJ5 Fabric Channel J J FSC Fabric Channel 2 Fabric Channel J Acquisition data flow s ECS Timing & Fast Control Supervision To/From I To/From Farms Network ODIN RJ5 RJ5 GbE From TRIG0 LLT PCIe J3 J3 CCPC CCPC Base Channels 3 to Trigger Interface From HCAL/ECAL or Muon To/From Farms Network From HCAL/ECAL or Muon To/From Farms Network TRIG s Trigger data RJ5 GbE PCIe Serial Fabric Channels 3 to From HCAL/ECAL or Muon To/From Farms Network TRIG J3 CCPC CCPC Base Channels 3 to Base Channel 2 ShMC port J2 6 Serial Fabric Channels 3 to 2 Fabric Channel 2 Fabric Channel J J To LLT on ODIN0 OUT ECS IPNL VLSI 05 juin 20 TRIG ShMC port J2 J2 LHC Time Interface Base Channel 2 6 Fabric Channel J ECS Trigger DAQ Farm communication Fabric Channel 2 Candidates Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 7

8 Cartes 0 IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 8

9 73 m m : Développement précédent (µtca board) Carte MEZZ (Projet ENVISION) 8 mm Carte (Projet ENVISION) Serial link at 8 Gbps with GBT protocol (Spécification :.8 Gbps) Serial link at.8 Gbits/s with GBT protocol Min aperture = 0.35 UI UI = 208 ps IPNL VLSI 05 juin : Jitter mesuré à 0- Total : 73 ps (p to p) Random : 3.0 ps Deterministic : 33 ps Taux d'erreur estimé : 0-6 sans pré-accentuation ni égalisation UI = 5 ps Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 9

10 0 : Carte générique - Remplacement des 2 Stratix IV GX par un seul Stratix V GX - Remplacer la carte fille MEZZ par des transceivers sur le CI FLASH Optical Optical Interface Interface 36 serial links In and out Jitter Jitter cleaner cleaner IPNL VLSI 05 juin 20 Data DDR3 Stratix Stratix V V GX GX connector MMC MMC Data GBe link PCIe link PCIe 8 serial links serial link in, out out ECS path X_FPGA path path PLL PLL In Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 0

11 0 : Interface Optique - 36 TX * MPO <=> 2*MiniPod 73,5 mm 8,5 mm Rx Tx Rx Tx MMC Stratix V GX Rx Tx 5mm 22,65 mm Face Avant Three 2 fibers ribbons Maximum height MPO/MPO adapter board 22,65 mm Six fibers ribbons OR Maximum height MPO/MPO adapter MPO/MPO adapter board IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb

12 0 - Réalisation du CI Caractéristiques : - couches - Épaisseur.6mm - Classe (6+) HDI (High Density Integrity) composants - Dim : 8 x 73 mm Actuellement En câblage Livraison Fin de semaine! IPNL VLSI 05 juin 20 TOP TX RX STRATIX V BOTTOM Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb

13 Carte _TP Setup Test IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 3

14 cm _TP card 0 card _TP Interface connecteur But : - Fournir alimentation V - Fournir Power Management 3.3V - Interface CCPC (PCIe) - Interface JTAG - Bouclage des liens rapides (test) - Interfaces LVDS ( - s) _TP card SFP+ RJ5 0 card 0 ECS PC : émulation interface Ferme de calcul COM Express module V pwr Timing and Fast Control emulation Front End en test 0 cm Setup de test Data from FE 0 GbE _TP in 0 MHz Osc serial link, COM Express Module FE interface Ethernet PCIe Stratix V GX IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb

15 _TP en test : _(ENVISION) CcPC _TP _TP en cours de test avec une carte (ENVISION) IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 5

16 Perspectives 0 en cours de câblage Livraison prévue le 8 Juin Carte ATCA0 en cours de routage Fabrication : mi-juillet 20 Fabrication d'une présérie courant 203 Objectif : un premier crate dans LHCb fin 203 IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 6

17 BONUS : 0 en cours de Câblage (TOP) IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 7

18 BONUS : 0 en cours de Câblage (BOTTOM) IPNL VLSI 05 juin 20 Réalisation d'une carte d'acquisition 0Gbps au standard xtca pour l expérience LHCb 8