Chapitre I : La technologie SOI 130 nm

LA TECHNOLOGIE SOI 130 nm Chapitre I : La technologie SOI 130 nm L'introduction de ce mémoire présente, succinctement, plusieurs technologies disponibles pour la réalisation de circuits analogiques micro-ondes. Pour des raisons de coût et de temps de mise sur le marché, la technologie SOI devient une alternative économique aux systèmes réalisés à base d'arséniure de gallium. Afin de mieux appréhender les qualités mais également les défauts de la technologie Silicium-Sur-Isolant 130 nm, ce chapitre se propose de la présenter en s'appuyant sur des résultats de mesure obtenus pour des MOSFET SOI partiellement désertés polarisés en statique. La première partie de ce chapitre décrit la technologie utilisée au cours de cette étude. La distinction physique entre les MOSFET SOI complètement déserté et les MOSFET SOI partiellement déserté est donnée afin d'introduire ce dernier. À partir des équations de base des MOSFET sur substrat massif, transposables aux MOSFEST SOI partiellement déserté, la seconde partie de ce chapitre détaille le comportement et la modélisation de ces dispositifs en fonction de la polarisation statique. Dans cette partie, les phénomènes parasites sont également abordés. La dernière partie de ce chapitre expose les effets physiques propre à la technologie SOI. De part sa structure, la technologie Silicium-Sur-Isolant contient une zone isolante enterrée dans le substrat. Par rapport à une technologie silicium sur substrat massif, celle-ci améliore la rapidité du transistor en réduisant les effets capacitifs entre les régions drain/source et le substrat. Cependant, la zone non désertée sous le canal est isolée du substrat et son potentiel est alors flottant. Les conséquences sur le comportement du MOSFET SOI seront analysées dans cette partie. À noter que les transistors à effet de champ MOS considérés dans ce chapitre sont des MOSFET à inversion avec un canal de type n. Pour les MOSFET à canal p, les effets physiques sont globalement similaires. 1. La technologie SOI 1.1. La désertion dans les MOSFET SOI La structure interne des MOSFET en technologie SOI se différencie de celle des MOSFET sur substrat massif par l ajout d une couche d'oxyde dans le substrat, voir figure 1-a. Ainsi, cinq couches de matériaux composent le MOSFET SOI : - les métallisations : contacts de grille, source et drain. - l oxyde de grille d'épaisseur t ox. - les régions source, body et drain, d'épaisseur t si. - l oxyde enterré ou BOX, d'épaisseur t box. - le substrat. 45

CHAPITRE I La photo de la figure 1-b montre une vue en coupe d'un MOSFET SOI en technologie 0,13 µm où ces différentes épaisseurs peuvent être identifiées aisément. Il est possible également de distinguer les zones de siliciuration au niveau de la grille, de la source et du drain. Leur rôle est de réduire les résistances de contact. Siliciuration ( CoSi 2 ) V gf M é tallis atio n Grille avant LDD Source x dmax1 p + n - n - n + n + x dmax2 Oxyde de grille Canal Drain Zone non désertée Substrat (grille arrière) V gb Oxyde enterré a) b) Figure 1 : a) Schéma d'un MOSFET SOI vu en coupe parallèlement à la longueur du canal. b) Vue du MOSFET SOI au microscope électronique à balayage. La grille, l oxyde de grille et le body forment une structure métal-isolantsemiconducteur ou MIS, comme le substrat, l oxyde enterré et le body. Par conséquent, deux zones de charge d espace sont présentes dans la zone active. Chacune de ces zones est commandée par une grille : soit par la grille avant, soit par le substrat qui peut être assimilé à une grille arrière. Chaque grille de la structure SOI impose un potentiel de surface à son interface Si/SiO 2 ainsi qu'un régime de fonctionnement : accumulation, désertion, inversion. Lorsque la structure MIS fonctionne en régime d inversion forte, l'épaisseur de la zone de désertion est maximale [1]. Le potentiel de surface est pratiquement égal à 2 φ F où φ F est le potentiel de Fermi. Dans ces conditions, les épaisseurs de chaque zone de désertion sont définies par l'équation (1). 2εsi 2φ f xd max1,2 = (1) q Na q est la charge des électrons, Na est la concentration des atomes donneurs du matériau et ε si est la permittivité du silicium. À la figure 1, x dmax1 et x dmax2 représentent les valeurs maximales des épaisseurs de chaque désertion dans la zone active, imposées respectivement par la grille avant et par le substrat. Suivant les conditions de polarisation et de dopage, les deux zones de désertion couvrent une partie ou la globalité du film de silicium de la zone active. Les conditions de désertion en fonction de x dmax1 et x dmax2 sont résumées au tableau 1. Le MOSFET SOI est dit complètement déserté ou fully depleted lorsque la zone de charge d'espace s'étend dans tout le film de silicium. Sinon, le transistor est appelé partiellement déserté ou partially depleted. Classiquement, l'épaisseur du film de silicium des MOSFET SOI partiellement déserté est de l'ordre de 1000 Å, alors que celle des dispositifs complètement désertés est inférieure à 500 Å. Toutefois, en fonction de la polarisation, le MOSFET SOI peut passer d'un état de désertion partiel à un état de désertion complète et inversement. 46

LA TECHNOLOGIE SOI 130 nm t si? x dmax1 & t si? x dmax2 x dmax1,2 < t si < x dmax1 + x dmax2 t si? x dmax1 + x dmax2 Film de silicium Complètement déserté Non totalement déserté dépend des conditions de polarisation Partiellement déserté Tableau 1 : Les différents régimes de fonctionnement du MOSFET SOI en fonction des épaisseurs des zones de désertion. Il est intéressant de noter que pour les MOSFET SOI complètement désertés, toute la zone de désertion est entièrement contrôlée par la grille avant et la grille arrière, par l'intermédiaire des capacités C ox1 et C ox2 respectivement. La figure 2 illustre le schéma équivalent capacitif du MOSFET SOI complètement déserté. V gf V gf Grille avant C ox1 Oxyde de grille C Si Ψs 1 C it1 C it2 C it3 C ox2 C sub Ψs 2 Ψ sub V gb V gb Oxyde enterré Substrat (grille arrière) Figure 2 : Schéma capacitif équivalent du MOSFET SOI complètement déserté d'après [2]. V gf et V gb correspondent respectivement aux potentiels de la grille avant et arrière. C Si et C sub sont les capacités du film de silicium et du substrat. C it1, C it2, C it3 sont des capacités liées aux états d'interface. Ψs 1, Ψs 2 et Ψ sub sont les potentiels de surface avant et arrière aux interfaces SiO 2,avant /Si et Si/SiO 2,arrière, et le potentiel de surface à l'interface SiO 2,arrière /substrat. Par ces couplages capacitifs, Ψs 1 et Ψs 2 sont chacun dépendants des variations des potentiels de la grille avant et de la grille arrière. À partir des équations de Poisson, H. K. Lim et J. G. Fossum ont développé un modèle de caractéristiques de courant en fonction des conditions de désertion arrière et avant [3]. En conséquence, la modélisation des MOSFET SOI complètement désertés est plus difficile que celle des MOSFET SOI partiellement désertés dont les équations sont similaires à celles des MOSFET sur silicium massif. Néanmoins, il faut prendre en compte les variations du potentiel de la zone non désertée, appelée également body. Un autre avantage des MOSFET SOI partiellement désertés par rapport aux MOSFET SOI complètement désertés concerne leur réalisation. La fabrication des MOSFET SOI partiellement désertés utilise une technologie similaire aux transistors réalisés sur silicium massif. Leur conception est, donc, plus simple que pour des MOSFET SOI complètement désertés dont il est nécessaire de réduire l'épaisseur du film de silicium. 47

CHAPITRE I 1.2. Description de la technologie Lors de cette étude, deux technologies ont été étudiées. La première est la technologie 0,25 µm développée au CEA-LETI à Grenoble. Cette technologie a été le point de départ de ces travaux. Trois ou six niveaux de métallisation peuvent être employés afin d'assurer les connexions. Les épaisseurs d'oxyde de grille, de silicium et d'oxyde enterré sont respectivement de 45, 1000 et 4000 Å. Des zones de LDD, des poches ou pockets et un canal rétrograde sont implantés dans la zone active du transistor. L'isolation latérale est une structure LOCOS. Les plaques de test étudiées sont fabriquées sur deux types de résistivité de substrat. Le premier substrat est de résistivité classique. ρ est située entre 1 et 10 Ω. Le second substrat est fabriqué de façon à former une structure fortement résistive avec ρ supérieure à 10 kω. La seconde technologie est issue de la technologie 0,13 µm de ST-Microelectronics. Deux épaisseurs d'oxyde de grille sont disponibles. Elles sont de 20 et 68 Å. Les épaisseurs de silicium et d'oxyde enterré sont respectivement de 1600 et 4000 Å. Des zones de LDD, des poches et un canal rétrograde sont implantés dans le transistor. L'isolation latérale est une structure STI. Les dispositifs disponibles sont des MOSFET SOI partiellement déserté à body flottant, à body connecté et à body lié. La méthode de fabrication des tranches SOI en technologie 0,13 µm est le procédé Smart-Cut. Le contexte de fabrication de ces plaques a été évoqué en introduction de ce manuscrit. 2. Le MOSFET Comme il a été évoqué précédemment, la modélisation des MOSFET SOI partiellement désertés repose sur les équations des MOSFET sur silicium massif. Ainsi, cette partie présente la théorie générale du fonctionnement des transistors à effet de champ MOS sur substrat massif. Les résultats obtenus pour les MOSFET SOI en technologie 0,13 µm illustreront les propos avancés. Cette partie débute par le fonctionnement général, en statique, des MOSFET à canal long et large, dopés uniformément. Ces hypothèses impliquent que les effets de bord, dans le canal, sont négligeables. Ceux-ci seront étudiés, dans un second temps, pour des transistors de faible dimension. 2.1. Le fonctionnement des MOSFET en statique La grille, l'oxyde de grille, la source, le drain, la zone active dont le canal et le substrat composent l'architecture classique d'un MOSFET sur substrat massif, voir figure 3-a. Les potentiels appliqués sur la grille, V g, et sur le substrat, V b, modulent le type et la quantité des porteurs présents dans la zone active, voir figure 3-b. En première approximation, la structure grille/oxyde de grille/substrat se comporte comme une capacité. La différence de potentiel entre l'interface oxyde de grille/substrat et la zone neutre du substrat s'appelle le potentiel de surface, Ψ S. Ce potentiel varie suivant les conditions de polarisation de la grille et du substrat mais aussi en fonction du champ électrique longitudinal au canal (potentiels de source et de drain). Le potentiel, sous le canal, varie jusqu'à un seuil fixé dans la partie neutre du substrat. 48

LA TECHNOLOGIE SOI 130 nm Potentiel Ψ S V gb Grille V g Oxyde de grille Canal Source n + p n + Drain Zone de désertion Substrat V b φ ms1 Ψ S y a) b) Figure 3 : Le MOSFET à canal n sur substrat massif. a) schéma du transistor; b) illustration du potentiel distribué dans le transistor. V gb =V g -V b. Ψ ox correspond à la différence de potentiel entre les deux interfaces de l'oxyde de grille. Les différences des travaux de sortie au niveau de la grille et du substrat sont représentées par φ ms1 et φ ms2. φ ms =φ ms1 +φ ms2. Dans la suite de ce paragraphe, l'étude de cette structure de type Métal Isolant Semi-conducteur ou MIS est approfondie. 2.1.1. Les régimes de fonctionnement Ψ ox φ ms2 Par supposition, aucun potentiel n'est appliqué sur la source et le drain. Six modes de fonctionnement sont identifiables en fonction de V gb [4-7]. Sauf la condition de bandes plates et le régime d'inversion modérée, ceux-ci sont représentés à la figure 4. métal oxyde silicium E C E C E Fm qv g <0 qψ S E I E F E V E Fm qv g >0 qψ S qψ B E I E F E V a) Ψ S <0 b) 0<Ψ S <Ψ B E C E C E Fm qv g >0 qψ S qψ B E I E F E V qv g >0 qψ S qψ B E I E F E V E Fm c) Ψ B <Ψ S <2Ψ B d) 2Ψ B Ψ S Figure 4 : Diagramme de bandes d'énergies pour un MOSFET à canal n à désertion. MOSFET en régime a) accumulation; b) désertion; c) inversion faible; d) inversion forte. 49

CHAPITRE I Si la différence de potentiel entraîne Ψ S négatif, la quantité de charge négative dans le polysilicium, Q' g, donnera l'apparition d'une quantité de charges positives dans le canal, Q' acc. Les charges majoritaires trous s'accumulent à l'interface oxyde/substrat. Le transistor est alors en régime d'accumulation, voir figure 4-a et figure 5. Dans le canal, cette charge d'accumulation, essentiellement surfacique, s'étend sur environ 50 Å, jusqu'à y acc. La condition de bandes plates est obtenue lorsque Ψ S est nul. La quantité de charge par unité de surface dans le canal Q' c est nulle, voir figure 5. V gb =V FB où V FB est la tension de bandes plates. D'après la figure 3-b, celle-ci s'écrit [4,8] : Q ' ox VFB = φms (2) C ' ox Q' ox correspond à la quantité de charges par unité de surface présentent dans l'oxyde et aux interfaces entre l'oxyde et le silicium. C' ox est la capacité de l'oxyde de grille par unité de surface. Dans ces conditions, en augmentant le potentiel de grille, Ψ S devient positif. La densité de trou à l'interface se réduit ( deplete en anglais). Ces trous sont expulsés loin de l'interface. Une zone se forme, désertée de porteurs majoritaires dont la quantité de charges par unité de surface est Q' b. Le transistor est en régime de désertion, illustré à la figure 4-b. La profondeur de la zone de désertion est donnée par y d, indiquée à la figure 5. Ψ B représente la différence de potentiel entre le niveau de Fermi intrinsèque et le niveau de Fermi du semi-conducteur extrinsèque, voir figure 4-b. Lorsque Ψ S =Ψ B, les concentrations à la surface en trous, p s, et en électrons, n s, sont identiques et correspondent à la concentration intrinsèque, n i, des porteurs dans le silicium. n s =p s =n i. À partir de ce niveau de polarisation, si le potentiel de grille s'accroît, le MOSFET sera en inversion et Ψ S >Ψ B. La quantité de charges par unité de surface, dans la zone d'inversion, Q' inv, augmente avec le potentiel de surface. Ce régime d'inversion peut être scindé en trois : l'inversion faible, l'inversion modérée et l'inversion forte. Les quantités de charge du régime d'inversion sont illustrées à la figure 5. Le premier régime intervient lorsque Ψ B <Ψ S <2 Ψ B, voir figure 4-c. Le second régime est caractérisé par 2 Ψ B <Ψ S <2 Ψ B +kφ T1. Lorsque Ψ S 2 Ψ B +kφ T, le régime d'inversion forte domine, voir figure 4-d. Comme le potentiel de surface, la profondeur de désertion peut être considérée constante et atteint la valeur maximale y d,max illustrée à la figure 5 et définie à l'équation (1). métal oxyde Q silicium Q Q Q Q' ox y Q' acc y Q' g Q' b y Q' g Q' b y d,max y Q' c Q' g y acc y d Q' inv Bandes plates Q' c =0 Accumulation -Q' g =Q' acc Désertion -Q' g =Q' b Inversion -Q' g =Q' inv +Q' b Figure 5 : Visualisation des quantités de charges par unité de surface présentes dans le MOSFET pour chaque régime de fonctionnement [6]. Entre chaque régime, V gb est associée à une valeur spécifique. Les rapports entre Ψ S, V gb, et les différents modes de fonctionnement sont résumés au travers du tableau 2. 1 La valeur de k vaut approximativement 6 [5]. φ T =k B T/q. k B est la constante de Boltzmann. T est la température. q est la charge des porteurs. 50

Accumulation Désertion Inversion faible Inversion modérée Inversion forte Tableau 2 : Représentation des différentes zones de fonctionnement du MOSFET. Les valeurs de Ψ S et V gb sont indiquées aux frontières de chaque régime. LA TECHNOLOGIE SOI 130 nm La représentation de l'ensemble des charges dans le silicium, Q' inv et Q' b, en fonction de V gb est illustrée à la figure 6. Les différents régimes de fonctionnement sont indiqués sur cette courbe. Ainsi, il est possible de remarquer que lorsque V gb est inférieur à V FB, l'ensemble des charges présentes dans le silicium est lié à l'accumulation des trous à l'interface Si/SiO 2. Au-delà de V FB, la densité de charges liée à la zone de désertion augmente jusqu'à un palier. À partir du régime d'inversion faible, la quantité des charges d'inversion s'accroît pour devenir proportionnelle par rapport à V gb, avec une pente égale à C' ox. Q'(V gb ) Ψ S <0 Ψ S =0 V gb =V FB Ψ S =Ψ B V gb =V L Ψ S =2 Ψ B V gb =V M Ψ S =2 Ψ B +kφ T V gb =V H Ψ S >2 Ψ B +k φ T Q' Q' b Q' inv V H C' ox V FB V L V M accumulation V th0 désertion faible modérée forte inversion V gb Figure 6 : Représentation idéale des quantités de charges dans le silicium en fonction de V gb, d'après [4-7]. Les régimes de fonctionnement sont indiqués ainsi que leurs potentiels spécifiques V gb. Jusqu'à présent, l'étude s'est basée sur une structure MIS afin d'introduire ces divers régimes de fonctionnement en fonction de l'état de l'interface Si/SiO 2 sous la grille. Pour comprendre le comportement global du MOSFET, dorénavant, la source et le drain sont considérés polarisés aux potentiels respectifs V s et V d. Par hypothèse, V sb et V db sont positifs de manière à ce que les jonctions drain/substrat et source/substrat soient polarisées en inverse. Le potentiel de surface ne varie plus seulement par rapport à V gb mais également sur toute la longueur du canal en fonction de V sb et de V db. Par exemple, le canal à proximité de la source peut se situer en inversion forte, alors qu'au voisinage du drain, celui-ci peut être en inversion faible. Ainsi, le côté du canal où la charge d'inversion est la plus élevée, définie le régime de fonctionnement en inverse du MOSFET. Le régime de fonctionnement du MOSFET est défini par la combinaison de V gb, de V db et de V sb. La figure 7 représente l'état du MOSFET en fonction de ces différentes polarisations. V ds =V db -V sb et V sd =V sb -V db [5,7,9]. Lorsque V ds =0, V gb et V db ou V sb impose le potentiel de surface. Dans ce cas uniquement, Ψ S (x) est constant sur toute la longueur du canal. x est un point situé entre la source, indicé par 0, et le drain, indicé par L. Il est possible, ainsi de retrouver les différents modes de fonctionnement définis pour la structure MIS, voir figure 7, par l'intermédiaire des valeurs de V H, V M et V L définies au tableau 2. 51

CHAPITRE I En considérant que V sb (ou V db ) soit constant, l'augmentation de V db (respectivement de V sb ) s'accompagne de l'accroissement du potentiel de surface du côté du drain : Ψ S (L g ) (respectivement Ψ S (0)). Le canal du côté du drain devient moins inversé par l'effet substrat 2, voir l'illustration à la figure 7. Ψ S (L g ) (respectivement Ψ S (0)) croît jusqu'à atteindre un palier lorsque le canal du côté du drain est en désertion, voir encadré de droite à la figure 7. Cet effet implique l'augmentation des paliers V H, V M et V L en fonction de V db (ou de V sb ). Cette évolution est représentée en tiret à la figure 7. En accroissant V db, celui-ci peut atteindre un seuil noté V P et dessiné en trait plein à la figure 7. Cette limite correspond au potentiel de pincement, c'est-à-dire le potentiel à appliquer à un point du canal pour que Q' inv 0. À ce point, le canal est en inversion faible ou en quasi-désertion. Au-delà de ce potentiel, le transistor est saturé ce qui correspond à la zone hachurée sur la figure 7. saturation saturation canal côté source moins inversé V P V gb inversion forte V gb V P canal côté drain moins inversé V H V H Vsb<Vdb Vsb=constant inversion modérée Ψ S (L g ) V p V ds V M inversion faible V M drain en inversion forte drain en inversion modérée drain en inversion faible désertion V L V L désertion désertion V sd accumulation V sd =3φ T V FB accumulation V FB V ds =3φ T accumulation V ds V sb >V db V db =constant V sd =0 V V ds =0 V V sb <V db V sb =constant état du canal côté source état du canal côté drain état du canal côté source état du canal côté drain Figure 7 : Représentation des diverses zones de fonctionnement du MOSFET en fonction de la polarisation V gs et de V ds (V sb est constant) ou de V sd (V db est constant), d'après [4-7]. À droite, dans l'encadré, l'évolution du potentiel de surface dans le canal du côté du drain est représentée en fonction de V ds, pour une polarisation V gb donnée, d'après [5]. 2 V sb =0 et V db =0. V gb est choisi pour que le MOSFET soit en inversion. Lorsque V db (ou V sb ) augmente,, la zone de désertion dans le substrat, à proximité du drain (ou de la source), croît ainsi que la quantité de charges Q' b associée. Or, vu que V gb est fixe, la quantité de charge dans le polysilicium, à proximité de l'interface polysiliciumoxyde de grille, reste inchangée. Dans ce cas, pour respecter l'équilibre des charges, moins d'électrons seront présent dans la zone d'inversion. Q' inv diminuera. Le canal deviendra par conséquent moins inversé. C'est l'effet substrat ou body effect [5]. 52

LA TECHNOLOGIE SOI 130 nm 2.1.2. La tension de seuil En inversion forte, la dépendance de la quantité de charge d'inversion est linéaire par rapport à V gb, voir figure 7. L'intersection de cette droite avec l'axe des abscisses donne la valeur de la tension de seuil, V th. En première approximation, cette tension peut être considérée comme la limite à partir de laquelle le canal se situe en inversion forte [5]. L'expression de V th peut être obtenue intuitivement à l'aide de la figure 4. Le seuil est atteint lorsque Ψ S 2Ψ B =φ B. Dans ce cas, la tension de seuil s'écrit : Q ' b Vth = Vgs = VFB + φb ψs = φb C ' ox (3) Q' b = 2εSiqNa φb + Vsb (4) En remplaçant la quantité de charge dans la zone de désertion Q' b, à l'équation (3), par son expression donnée en (4), la tension de seuil devient : 2εSiqNa ( φb + Vsb ) Vth = VFB + φb + C ' ox (5) Celle-ci peut se simplifier en notant : γ = 2εsi qn A C ' ox (6) où le coefficient γ représente l'effet substrat (voir note n 2 page 52). L'équation (6) s'exprime en fonction de γ, ainsi : ( ) V = V + φ + γ φ + V (7) th FB B B sb À noter que la tension de seuil est donnée pour un potentiel de surface équivalent à φ B, c'est-à-dire à 2Ψ B. Or, rigoureusement, l'inversion forte intervient pour un potentiel de surface dont la valeur est proche de 2Ψ B +k φ T, comme il est indiqué au tableau 2. 2.1.3. Le courant drain-source Pour toutes polarisations entre la source et le drain ou V ds, un courant de porteurs minoritaires circule à l'interface oxyde de grille/canal. Ce courant drain-source est noté I ds. Il est la somme de trois composantes : un courant de diffusion, un courant de dérive, appelé également courant de conduction, et des courants de fuite. Dans la suite de ce paragraphe, ces derniers sont négligés. En fonction de la longueur du canal, L g, les courants de diffusion et de dérive s'écrivent : dq ' I ( ) inv diff x = µwφt dx (8) dψ S Idérive ( x ) = µwq' inv dx (9) W est la largeur de la grille, µ, la mobilité surfacique des électrons. L'équation (8) illustre le comportement du courant de diffusion issue d'un gradient de porteurs. Le courant de dérive est donné par l'expression (9). Il se forme par la présence d'un gradient de potentiel. 53

CHAPITRE I À partir de ces deux expressions, le courant drain-source s'écrit : Q ' inv, L ψ g sl g W I ds = φt µdq ' inv µq' invdψs (10) L g Q ' inv,0 ψ s 0 L g représente la longueur du canal 3. Les couples (Q' inv,0 ;Ψ S0 ) et (Q' inv,lg ;Ψ SLg ) symbolisent la quantité de charges de la couche d'inversion, par unité de surface, ainsi que le potentiel de surface dans le canal, respectivement, du côté de la source et du drain. La quantité de charges de la couche d'inversion s'exprime en utilisant l'approximation progressive du canal ( gradual channel approximation ) [5]. Sa profondeur est supposée infinitésimale. La suite de ce paragraphe traite des équations du courant en inversion faible puis en inversion forte. 2.1.3.1. Courant en inversion faible et pente sous le seuil Lorsque le transistor est en inversion faible, le courant drain-source est issu principalement de la diffusion des porteurs minoritaires. Grâce à l'expression de la quantité des charges de la couche d'inversion par unité de surface et en considérant que V sb est fixé, une approximation de I ds est donnée par [5] : Vgs VLM φf Vds W 2 n φt 2 φt φt Ids = µ C' ox ( n 1) φt e 1 e (11) L g V LM est un potentiel appliqué à V gs et se situant entre V L et V M à la figure 7. n est défini par : γ n = 1+ (12) 2 1,5 φ F + V sb À V gs constant, le courant croit en fonction de V ds. En effet, à l'équation (11), le terme en Vds T exponentiel, e φ, diminue jusqu'à devenir négligeable. Le courant drain-source atteint un seuil pour une valeur de V ds, indépendante de V gs, de l'ordre de 3 à 5 φ T. À partir de seuil, I ds évolue uniquement en fonction de V gs, en suivant une variation exponentielle. Dans ces conditions, la fonction qui lie log(i ds ) à V gs est linéaire. L'inverse de sa pente est appelée la pente sous le seuil et est notée S. S s'exprime en mv/décade. kt B S = n ln10 (13) q Ce coefficient traduit le nombre de mv appliqué à V gs afin d'élever le courant d'une décade. S illustre la rapidité d'une commutation du transistor, lorsque celui-ci passe de l'état bloqué (régime de désertion) à l'état passant (régime d'inversion forte). 2.1.3.2. Régime d'inversion forte En inversion forte, le potentiel de surface dépend fortement de V ds. Par conséquent, le courant est dominé par la dérive des porteurs minoritaires sous l'effet de ce champ électrique. À partir de l'équation (9), I ds s'exprime par [5] : W α 2 Ids = µ C' ox ( Vgs Vth ) Vds Vds (14) L 2 g 3 À noter que dans tout ce manuscrit, L g fait référence à la longueur électrique de la grille. L g ~L eff où L eff est la longueur effective du canal. Elle est plus faible que la longueur dessinée sur le masque à cause des diffusions latérales induites pendant le processus de fabrication du dispositif. 54

LA TECHNOLOGIE SOI 130 nm γ α 1+ où Ψ S 0 est le potentiel de surface dans le canal, du côté de la source. Selon 2 ψ s0 l'expression (14), le courant drain-source s'accroît en fonction de V ds. Comme il a été illsutré à la figure 7, l'augmentation de V ds élève le potentiel de surface du côté du drain ou Ψ S drain. Cependant, cet accroissement entraîne la diminution de la quantité des charges d'inversion du côté du drain. Ainsi, au voisinage du drain, le canal passe du régime d'inversion forte au régime d'inversion faible. Ψ S drain atteint un maxima. De même, le courant I ds tend vers un seuil symbolisé par le potentiel de pincement, V P, illustré à la figure 7. Le transistor devient saturé. Le courant de saturation s'écrit : ( V ) 2 gs Vth W Ids, sat = µ C' ox L g 2α (15) Le transistor est considéré saturé à partir de la limite : Vgs Vth Vds, sat = α (16) 2.2. Les phénomènes parasites dans le MOSFET Le 2.1 présente le fonctionnement général des MOSFET en fonction des polarisations statiques. De ce fait, les notions liées aux potentiels de seuil introduisent les divers régimes du canal. Ceux-ci apportent les conditions d'évaluation du courant drain-source, à partir des expressions de la quantité des charges d'inversion et du potentiel de surface. Toutes ces notions ont été introduites en s'appuyant sur l'hypothèse d'un MOSFET à canal long et large. Ceci représente le cas où certains effets physiques ont un impact mineur sur les modèles statiques. Or, il est possible de noter que la diminution de la longueur du canal entraîne l'amélioration des performances statiques mais également l'activation de certains phénomènes physiques, négligés dans les modèles statiques simples qui ne reproduisent plus fidèlement la réalité. Ce paragraphe offre un aperçu, non exhaustif, de ces phénomènes physiques rencontrés au sein de ces transistors à faibles dimensions. Cette partie traite également des modifications apportées aux précédents modèles. Définition : Par rapport aux axes grille substrat, drain source et l'axe parallèle à W, les champs électriques sont, respectivement, le champ électrique transversal, longitudinal et latéral, voir figure 8. Dans les études suivantes, le champ électrique global du canal et dans le reste du silicium est une combinaison d'au moins deux de ces champs. Source Grille Drain E longitudinal E latéral E transversal Figure 8 : Représentation des lignes de champ électrique dans le MOSFET. L'orientation des vecteurs des champs électriques E est illustrée à droite. 55

CHAPITRE I 2.2.1. La mobilité effective Le champ électrique transversal accélère les électrons à la surface de la couche d'inversion et tend à les rapprocher de l interface canal/oxyde de grille. Dans cette zone, les porteurs minoritaires subissent différents mécanismes d'interactions en fonction de l'amplitude du champ appliqué. Trois interactions imposent la vitesse de transport de ces porteurs. La première est dominante lorsque les champs électriques sont faibles. Elle englobe les interactions coulombiennes des électrons avec les impuretés atomiques, les charges piégées à l'interface oxyde de grille/canal et les charges piégées dans l'oxyde de grille. Ces interactions s'estompent avec l'augmentation du champ électrique à cause de l'accroissement de la quantité de charges d'inversion. Alors, la seconde classe d'interactions domine. Cette famille regroupe les interactions électron/phonon 4. À plus fort champ électrique transversal, les électrons interfèrent avec la rugosité de surface ce qui représente la troisième famille d'interactions. L'implication de tous ces phénomènes de transport sur les porteurs dans le canal entraîne la réduction de leur mobilité effective notamment pour de forts champs électriques transversaux [10]. Ceci implique la dégradation de la caractéristique I ds (V gs ) à V ds fixé et lorsque V gs est important, comme il est illustré à la figure 9. Ainsi, pour V ds = 0,1 V et lorsque V gs est supérieure à 0,9 V, la mesure de I ds en fonction de V gs décroît par rapport à sa caractéristique idéale représentée en pointillée à la figure 9, et modélisée par l'équation (14). À noter que pour V ds = 1,2 V, le champ électrique longitudinal est assez fort pour masquer les effets liés à la mobilité électrique. Néanmoins, pour V gs supérieur à 1,1 V, la caractéristique I ds (V gs ) mesurée tend légèrement vers son asymptote représentée en tiret à la figure 9. 0.008 0.007 0.006 modèle mesure Id_measure Id_model.i, A I ds (A) 0.005 0.004 0.003 V ds = 1,2 V V ds = 0,1 V 0.002 0.001 0.000 0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 1.1 1.2 Vvg gs (V) Figure 9 : Caractéristiques d'un nmosfet SOI à body flottant avec L g = 0,12 µm et W = 2,5 µm pour deux polarisations distinctes de V ds, d'après. dids La réduction de la mobilité dégrade également la caractéristique en fonction de V gs, voir dvgs figure 10. En régime d'inversion forte, lorsque V ds est faible et V gs est supérieure à V th, cette caractéristique doit être constante en fonction de V gs. Cependant, il est possible de noter une décroissance liée à la réduction de la mobilité. 4 Les phonons représentent des quantas d'énergies dues aux vibrations mécaniques du réseau cristallin. 56

LA TECHNOLOGIE SOI 130 nm modèle mesure di ds /dv gs (S) V sb V gs (V) Figure 10 : Variations de la caractéristique di ds /dv gs en fonction de V gs et dev sb, pour un nmosfet SOI partiellement déserté avec L g = 5 µm et W = 2,5 µm, d'après [11]. V sb varie de -0.5 V à 1 V par pas de 0,25 V, V ds = 0,1 V. La mobilité des porteurs s'exprime en fonction du champ électrique transversal E y par [12] : µ 0 µ = (17) 1 + α E y où α est un paramètre d'ajustement qui dépend de la température. µ 0 est égal approximativement à la moitié de la valeur de la mobilité des porteurs dans le substrat. En développant l'expression du champ électrique transversal, il est possible d'obtenir une expression de la mobilité effective en fonction de V gs mais également V sb. Ainsi : µ 0 µ eff = (18) 1 + θa ( Vgs Vth) + θbvsb θ a et θ b sont des paramètres d'ajustement. Les variations de di ds /dv gs en fonction de V gs et de V sb sont représentées à la figure 10. Afin de refléter les dégradations de la mobilité pour les forts champs électriques, le dénominateur de l'expression (18) peut être modélisé par un polynôme du second degré en fonction de E y. Ainsi, µ 0 µ = (19) b1 b2 1+ α1e y + α2e y À l'équation (19), α 1 et α 2 sont des paramètres d'ajustement, b 1 et b 2 sont proche de 0,3 et de 2 respectivement. À partir de cette expression, il est possible d'en déduire la mobilité effective. Finalement, la mobilité effective peut s'exprimer par : µ 0 µ eff = (20) 2 1 + θa ( Vgs Vth) + θb ( Vgs Vth) + θcvsb ( Vgs Vth) où θ a, θ b, θ c sont des paramètres d'ajustement. 57

CHAPITRE I 2.2.2. Les effets de canal court Le paragraphe suivant traite de l'impact de la réduction des dimensions sur le fonctionnement intrinsèque des MOSFET. En effet, un accroissement des performances des MOSFET s'obtient en réduisant la longueur de leur canal : pour les mêmes conditions de polarisation, en théorie, le courant I ds est plus élevé pour une longueur de canal plus faible, voir les équations (14) et (15). Or, des effets physiques négligés pour les MOSFET à canal long se révèlent prépondérant pour des faibles dimensions comme la modulation de la longueur du canal, la saturation de la vitesse des porteurs en fonction du champ électrique ou le partage des charges. 2.2.2.1. Modulation de la longueur de canal Le transistor atteint le régime de saturation lorsque la différence de potentiel entre les zones n + de source et de drain s'approche de la tension de pincement V P, voir figure 7. Sous l'influence des champs électriques du côté du drain, les porteurs minoritaires tendent à être repoussés de la surface du canal. La quantité des charges d'inversion devient plus faible que la quantité des charges de désertion. Q' inv < Q' d. Le canal du côté du drain est en inversion faible, voir figure 11-a. L'augmentation de V ds entraîne le déplacement du point de pincement en direction de la source. V P se retrouve à une distance L sat de la source, voir figure 11-b et figure 11-c. Bien qu'entre le point de pincement et la zone n + du drain, une légère couche d'inversion est toujours présente, le canal peut être assimilé en cette zone par une région de désertion. Ainsi, en saturation, V ds module la distance entre la région n + de la source et le point de pincement. C'est le phénomène de modulation de la longueur du canal. Cet effet n'est pas classifié dans les effets de canal court dont l'étude est contemporaine à ce phénomène. Cependant, la modulation de la longueur du canal joue un rôle important avec la réduction des dimensions. L sat l' Charges d'inversion L g L sat Saturation Désertion a) E 0 b) E sat E d Zone non désertée E Figure 11 : Modulation de la longueur du canal pour un MOSFET en saturation. a) V ds =V ds,sat ; b) V ds >V ds,sat ; c) représentation du champ électrique longitudinal dans le canal en fonction de la longueur pour V ds >V ds,sat. Le long du canal, jusqu'au point de pincement noté L sat, le champ électrique longitudinal est déterminé à partir de l'approximation progressive du canal. Par hypothèse, ce champ électrique suit une variation linéaire jusqu'à L sat, par rapport à l'axe Ox indiqué à la figure 11-c. Ce champ électrique s'écrit : Esat EO E1 ( x) = E O + x (21) L sat O L sat L g l' c) x 58

LA TECHNOLOGIE SOI 130 nm E O et E sat correspondent respectivement au champ électrique à la jonction source/canal et au champ électrique au point de pincement. Du point de pincement à la jonction drain/substrat, l'approximation progressive du canal n'est plus valable. L'étude s'effectue en appliquant le théorème de Gauss. Dans cette région, le champ électrique longitudinal s'exprime par [13] : x L sat E2 ( x ) = E sat cosh (22) l p εs lp = td est la longueur caractéristique. t d est l'épaisseur de la région n + de drain pour un C ' ox MOSFET sur substrat massif. Pour un MOSFET SOI, t d = t si sous l'hypothèse que t ox est négligeable par rapport à t si. À partir des équations de Poisson, l'expression de la longueur de la région de saturation conduit à [5] : 2 ε l' = S ( φ ( ) ) sat + V ds V qn ds,sat φ sat (23) 2 A εs sat avec φ sat = E. Cet effet implique que I ds augmente linéairement en fonction de V ds, au-delà 2qN A du seuil représenté par le courant de saturation, I ds,sat, voir figure 12. I ds s'exprime en fonction de I ds,sat par : 1 Ids = Ids, sat (24) 1 l ' Lg En remplaçant (23) dans (24) et en appliquant un développement de Taylor au premier ordre à V ds,sat, I ds peut se mettre sous la forme : Vds Vds, sat Ids = Ids, sat 1 + (25) VA où V A est donné à la figure 12. Sur cette même figure, k 1 est une constante de proportionnalité. I ds V = k L N A 1 g A I ds,sat V ds -V A +V ds,sat 0 V ds,sat Figure 12 : Représentation de I ds (V ds ) pour un MOSFET présentant l'effet de modulation de la longueur de canal. Le modèle proposé à l'équation (23) est une évaluation empirique de l'effet de modulation de la longueur du canal. Il ne prend pas en compte les variations de l' en fonction du champ électrique transversal. Par une analyse plus fine en 2D ou pseudo 2D, il est possible d'estimer cette longueur. Ainsi, pour un MOSFET SOI complètement déserté, cette longueur s'exprime par [13,14] : µ 1 eff Vds Vds, sat l' lc sinh = (26) 2 vsatl c où l c est une quantité qui dépend de t si et des conditions de polarisations de la grille arrière. 59

CHAPITRE I 500 400 300 200 100 0 2.2.2.2. Vitesse de saturation La vitesse des porteurs minoritaires est proportionnelle au champ électrique longitudinal. Elle atteint un seuil, v d,max, pour la valeur critique de ce champ électrique E c. Cette quantité s'écrit : vd,max E c = (27) µ Une approximation de la vitesse des porteurs minoritaires, en fonction du champ électrique longitudinal et de la vitesse de saturation, est donnée par la relation suivante [15] : E / Ec vd ( E ) = vd,max (28) 1 + E / Ec Lorsque la longueur du canal diminue, le champ électrique dans le canal peut atteindre cette valeur critique à partir de laquelle la vitesse des porteurs commence à saturer. Finalement, le lien entre le courant sans les effets de saturation de la vitesse, I ds,v0, et le courant I ds,v incluant ces effets s'écrit : Ids,0 v Ids, v = (29) Vds 1+ L E g c Dans ce cas, la longueur apparente du canal semble rallonger d'un coefficient V ds 1+ L ge. La c caractéristique I ds,sat (L g ) ne tend plus vers l'infini lorsque L g tend vers 0, mais elle tend vers une constante, comme il est indiqué à la figure 13. n Isat High speed 800 W = 10 µm I (µa/µm) 700 W = 2 µm effets de saturation de la W = 2,5 µm 600 vitesse des porteurs. I ds,sat (µa/µm) drawn L (µm) 0.1 1 10 L g (µm) Figure 13 : I ds,sat (L g ) pour différents MOSFET SOI partiellement désertés, d'après. La saturation de la vitesse des porteurs minoritaires entraîne une diminution de V ds,sat, ainsi que de I ds,sat sur les caractéristiques des MOSFET [4-6]. Une autre conséquence plus subtile concerne la variation de I ds,sat. Avec la saturation de la vitesse des porteurs, ce courant est fonction de V gs -V th surtout lorsque L g est petit. Sans ces effets, I ds,sat est proportionnel à (V gs -V th ) 2, comme il est indiqué à l'équation (15). 60

LA TECHNOLOGIE SOI 130 nm 2.2.2.3. Le partage des charges La zone de charge d'espace des jonctions source/substrat et drain/substrat s'étend essentiellement vers la zone la moins dopée, c'est-à-dire en direction du substrat. Leur 2 ε S qn profondeur, notée d B, s'écrit : d = ( φ V ) B B bs A. Ces zones de charge d'espace induisent des effets de bord à la zone de désertion. Pour un transistor à canal long, ces effets de bord du côté de la source et du drain sont négligeables, cf. figure 14-a. Par conséquent, l'étude analytique du courant I ds s'appuie sur l'examen de la quantité de charges de la couche d'inversion, voir 2.1. Lorsque la longueur du canal diminue, ces effets de bords deviennent importants. En effet, la zone de désertion issue de la source et du drain s'ajoute à celle contrôlée par la grille, voir figure 14-b. Cette zone de désertion est plus grande que celle prédite par le modèle du MOSFET à canal long. Plus d'atomes accepteurs sont ionisés, entraînant l'augmentation du potentiel de surface [16,17], voir figure 14-c. La barrière de potentiel qui empêche les électrons d'entrer dans le canal est abaissée. Il s'en suit une augmentation de la quantité de porteurs dans la zone d'inversion. Par conséquent, la tension de seuil définie en (3) diminue en fonction de la longueur du canal [16,17], voir figure 16. Désertion contrôlée par la grille a) b) c) Figure 14 : Visualisation des effets liés au partage des charges par comparaison de la région de désertion sous le canal pour, a), un MOSFET SOI à canal long et, b), à canal court. Un grossissement de la région de désertion est donné en c). Zone de désertion issue de la théorie des canaux longs Une autre façon de comprendre ce phénomène est de comparer les quantités de charges entre un MOSFET à canal long et un MOSFET à canal court. En reprenant la notion de partage des charges de désertion, représentée à la figure 14-c, une minorité de ces charges de désertion est issue des zones de charge d'espace des jonctions source/substrat et drain/substrat, la représentation de Q' bl à la figure 15-a. Le reste provient du champ électrique transversal E gb entre la grille et le substrat. Lorsque les zones de source et de drain se rapprochent, leur contribution sur la quantité de charges de désertion s'accroît. Par conséquent, par rapport à la théorie des canaux longs, les charges dans la grille, illustrées par Q' g à la figure 15, contrôlent une quantité effective de charges de désertion Q' bc plus faible, voir figure 15-b. Ainsi, les charges dans la grille peuvent se lier à plus de charges de la couche d'inversion. Dans le canal, pour un champ électrique vertical identique, une quantité de charge d'inversion issue des zones de charges d'espace des jonctions s'ajoute à celle définie par la théorie des canaux longs, voir figure 15-b. Cet effet suppose un excédent de courant drain-source par rapport à un MOSFET à canal long. En conséquence, dans le canal, les porteurs minoritaires sont issus de la désertion du silicium en dessous de l'oxyde sous l'action du champ transversal, et de la désertion aux jonctions source/substrat et drain/substrat. Ce point de vue constitue le principe du partage des charges utilisé pour établir les relations empiriques de la tension de seuil avec la longueur du canal. Dans les MOSFET à canal long, le phénomène de partage des charges est également présent. Cependant, l'impact de la zone de désertion liée aux jonctions est négligeable par rapport à la quantité de charges de désertion sous l'oxyde de grille contrôlée par le champ électrique transversal, voir figure 15-a. Désertion supplémentaire 61

CHAPITRE I Grille Oxyde Substrat Q Q' bl Q' gl x Q' gc Q Q' bc x Quantité de charges issue de la théorie des canaux longs. Q' invl Q' invc Contribution des zones de charges d'espace côté drain et source a) MOSFET à canal long régime d'inversion Figure -Q' gl =Q' 15 : invl +Q' bl b) MOSFET à canal court régime d'inversion -Q' gc =Q' invc +Q' bc Figure 15 : Représentation du phénomène de partage des charges dans un MOSFET à canal long, a), et à canal court, b). La tension de seuil effective V th, eff est calculée à partir de Q ' b issue du champ électrique E gb, en appliquant une approximation trapézoïdale dans la zone de désertion effective comme il est indiqué à la figure 14-c. Après simplifications, l'expression obtenue est : Vth, eff = Vth + V thl (30) où une expression de V thl peut s'écrire : εsi VthL = 2β1 C' L ( φb Vbs ) (31) β 1 est un paramètre d'ajustement qui prend en compte les erreurs commises lors de la simplification de l'écriture de l'expression (31). Le paramètre φ B est défini au 2.1.2. La variation de V thl suit une évolution inversement proportionnelle à L g, voir figure 16 et figure 17. La caractéristique I ds (V ds ) se décale vers les faibles valeurs de V gs. Pour un V gs fixé, la valeur de I ds mesurée est plus importante que la valeur donnée par l'équation (14). ox g V th (V) 0.5 0.4 0.3 0.2 Effets canal court inverse dominant W = 10 µm W = 2 µm W = 2,5 µm 0.1 Effets canal court dominant drawn L (µm) 0 0.1 1 10 L g (µm) Figure 16 : Variations de la tension de seuil en fonction de la longueur du canal pour différents MOSFET SOI partiellement désertés en technologie 0,13 µm. V ds = 1,2V. 62

LA TECHNOLOGIE SOI 130 nm 2.2.2.4. L'effet de canal court inverse L'effet canal court inverse est lié au dopage non uniforme le long du canal [18]. Pendant les étapes de réalisation du canal et de l'oxyde de grille post-ldd [19] ou après l'implantation de zones fortement dopées ou poches ou pockets ou de halos au niveau de la source et du drain [20], un sur-dopage a lieu dans le canal au niveau des interfaces source/substrat et drain/substrat. La zone surdopée s'accroît avec la réduction de la longueur du canal. Le dopage effectif augmente. Ceci implique une élévation de la tension de seuil lorsque la longueur de grille diminue [21], voir figure 16 et figure 17. Selon le dopage du canal, ce phénomène est influent pour des longueurs moyennes du canal. 2.2.2.5. Effet de réduction de la barrière de potentiel induit par le drain Dans les paragraphes précédents, les effets de canal court ne supposaient pas de variations en fonction de la polarisation V ds. Cependant, en augmentant le potentiel de drain, la zone de charges d'espace liée à la jonction drain/substrat s'élargit. Ainsi, la quantité des charges de désertion contrôlée par la grille diminue par rapport à la tension V ds appliquée. Par conséquent, en suivant le schéma du partage des charges énoncé précédemment, la tension de seuil diminue en fonction de V ds, voir la figure 17. Ce phénomène correspond à l'effet DIBL ou Drain Induced Barrier Lowering. 0.5 Effets canal court inverse dominant Vth (V) 0.4 0.3 0.2 Effets canal court dominant Effet DIBL V ds Vth 0.1 0 0.01 0.1 1 10 Longueur du canal (µm) Figure 17 : Variations de la tension de seuil en fonction de la longueur du canal en utilisant les paramètres extraits pour BSIMSOI 2.2 pour la technologie MOSFET SOI 0,13 µm à body connectée. Une des conséquences de ce phénomène peut être la mise en conduction du MOSFET même si ce dernier est bloqué. En effet, même si V gs <V th, en ajustant V ds, il est possible de décroître la valeur de V th jusqu'à obtenir V gs >V th, voir figure 18. Dans ces conditions, le transistor peut refonctionner en régime d'inversion forte. Ainsi, en dehors des effets de modulation de la longueur du canal, le courant de saturation, I ds,sat, augmente en fonction de V ds au-delà de V ds,sat. Une autre répercussion de l'effet DIBL concerne la forte dégradation de la pente sous le seuil [22]. Pour conclure sur les impacts de l'effet DIBL sur le comportement statique des MOSFET SOI partiellement déserté, ceux-ci entraînent l'augmentation du seuil du courant de fuite I OFF. 63

CHAPITRE I Lg=0,12 µm & W = 60 µm Lg=0,12 µm & W = 60 µm Figure 18 : Effets DIBL sur la caractéristique I ds (V ds ) prononcés pour un nmosfet SOI partiellement déserté de longueur 0,12 µm à gauche, par rapport à un dispositif avec L g =2 µm à droite À partir de l'approximation effectuée pour le calcul de l'équation (31), l'expression de V thl devient : V εs thl = 2β1 (( φ0 bs ) 2 ds ) C' V + β V (32) ox L où β 2 est un paramètre d'ajustement. D'autres modèles ont été développés sur la base de solutions quasi-2d des équations de Poisson [20,23]. Ces derniers prennent en compte la dépendance exponentielle de V thl en fonction de L g. Ces modèles intègrent également les variations des effets de canal court et de DIBL en fonction du dopage du canal et de V [23] bs. Par exemple, dans le cas où V ds est faible, V thl s'écrit : 2( φbi φ0 ) + Vds VthL = (33) 2cosh L 2l 2 ( g ) εsd B avec l =. η est un paramètre d'ajustement. φ bi est le potentiel intégré des jonctions C ' ox η source/substrat ou drain/substrat. Lorsque l <<L g, V thl peut se mettre sous la forme suivante : Lg = ( ( φ φ ) + ) /2 l Lg 2 ( + /2 l VthL bi 0 Vds e 1 2e ) (34) L'effet DIBL modifie également le potentiel de surface. Quand la polarisation V ds augmente, son minimum ne se situe plus au milieu du canal mais se déplace en direction de la source. La barrière de potentiel de la jonction source/canal est abaissée. La modélisation de l'effet DIBL doit, également, prendre en compte cette dépendance en complexifiant son écriture [23,24]. Pour finir, l'effet DIBL est caractérisé par le rapport V gs (mv)/ V ds en inversion faible pour un courant I ds constant. Lorsque cet effet est faible, la valeur typique de V gs (mv)/ V ds est supérieure à 100 mv/v. 2.2.2.6. L'effet de perçage L'effet de perçage ou punchthrough [5] a lieu lorsque les zones de charges d'espace des jonctions source/substrat et drain/substrat se rejoignent dans la zone active. Cette vision du phénomène est empirique. En fait, pour des fortes tensions V ds, les lignes de champ de la zone de drain atteignent la source et augmentent le potentiel de surface. La tension de seuil effective devient nulle. La quantité de charges d'inversion croit. Le transistor conduit même pour V gs =0 V. Cet abaissement de la barrière de potentiel conduit à la formation d'un faible courant d'électron 64

LA TECHNOLOGIE SOI 130 nm de la source au drain. Ce courant se positionne soit en surface de la zone active pour un canal uniformément dopé, soit dans le corps du silicium lorsque le dopage en surface est important. Cet effet implique une pente sous le seuil légèrement dégradée et un plus fort courant de fuite à l'état bloqué (I OFF ) contrôlé par V ds. Ce phénomène peut être annihilé en augmentant le dopage de la zone active afin de réduire l'étalement des zones de charges d'espace des jonctions source/substrat et drain/substrat. Des implantations en profondeur spécifiques permettent également de contrôler l'effet de perçage. Cet artifice est limité par les courants de fuite de la jonction drain/substrat. 2.2.2.7. Résumé des effets de canal court Les effets de canal court ont un impact important sur les caractéristiques statiques du MOSFET. Par exemple, ces effets dégradent la pente sous le seuil et par conséquent la vitesse de commutation des circuits numériques. Ils détériorent également le courant de fuite à l'état bloqué et peuvent impliquer une conduction du MOSFET même lorsque V gs <V th. Le tableau 3 résume l'impact des paramètres technologiques sur les effets de canal court et, par conséquent sur V th. Par exemple, l'effet DIBL augmente lorsque la longueur de grille diminue (L g ). De même, les effets de canal court inverse (RSCE) apparaissent lorsque la largeur de grille diminue. Paramètres technologique Effets de canal court L g V ds V bs N a (dopage canal) t ox V th RSCE Effet de canal court Effet DIBL Effet de canal court inverse Effet de perçage Tableau 3 : Impact des variations géométriques et de polarisation sur les effets de canal court Pour conclure sur le tableau précédent, plusieurs techniques peuvent être mises au point afin de limiter les effets de canal court, à partir des La réduction de l'épaisseur de l'oxyde de grille permet d'atténuer l'impact des effets DIBL. Cette solution assure également une plus grande conduction du courant (courant de dérive lié au champ électrique verticale). Cependant, le courant de fuite dans la grille est plus important [25]. Il est possible de diminuer les effets liés au partage des charges par l'implantation de zones fortement dopées dans le canal à proximité des jonctions source/substrat et drain/substrat [20]. Ces zones, appelées poches ou pockets, présentent l'inconvénient de modifier le dopage effectif du canal. Par conséquent, les effets de canal court inverse sont augmentés. En réduisant l'épaisseur de film de silicium pour les MMOSFET SOI complètement désertés ou en accumulant le canal arrière pour les MOSFET SOI partiellement désertés, il est possible de réduire les effets canal court [26]. À noter que pour des longueurs de grille ultime 25 nm, il a été montré que les MOSFET sur SOI présentent des variations de la tension de seuil plus faible que les MOSFET sur silicium massif, notamment pour la technologie double grille [27]. 65

CHAPITRE I 2.2.3. Les effets de canal étroit De chaque côté de la largeur du canal, le transistor est isolé par un oxyde appelé oxyde de champ. Cet oxyde permet de limiter l'étalement de la zone de désertion sous le canal par le champ électrique transversal voir figure 19. Deux types de structures isolantes sont utilisées : le LOCOS ou LOCal Oxidation of Silicon, et le STI ou Shallow-Trench Isolation. Les lignes de champ du champ électrique vertical E gb pénètrent chacune de ces structures et atteint la zone active du MOSFET. Ce champ électrique de frange s'ajoute au champ électrique traversant l'oxyde de grille, et assure une désertion supplémentaire sous le canal. Dans le cas d'une structure LOCOS, la zone de désertion s'étale dans une direction normale à la largeur de grille, voir figure 19-a. La profondeur de la zone de désertion est plus faible que celle prédite par la théorie. Pour une structure STI, la zone de désertion s'étend en direction de l'oxyde enterré comme il est indiqué à la figure 19-b et est plus profonde. W L a) b) Figure 19 : Oxydes de champ pour des MOSFET SOI partiellement déserté avec des Structures a) LOCOS; b) STI. Pour un canal large, ces effets sont négligeables. Pour un canal étroit, l'impact de ces effets s'accroît et modifie la tension de seuil du transistor [28]. Dans le cas d'une structure de type LOCOS, la tension de seuil est plus élevée lorsque le canal est étroit. L'effet est inverse pour une structure STI [29], voir figure 19 c). À noter que l'isolation latérale des transistors par des structures LOCOS peut conduire à la formation d'un transistor latéral supplémentaire dont l'oxyde de grille est l'oxyde de champ - voir figure 20. La région sous l'oxyde est mal dopée, donc sa tension de seuil est mal contrôlée. Ainsi, le courant de fuite I OFF est plus élevé et s'ajoute à celui du MOSFET SOI. Transistors latéraux W L Figure 20 : Représentation des transistor latéraux pour une structure LOCOS. 66

LA TECHNOLOGIE SOI 130 nm 2.2.4. Les effets liés à la grille Afin d'améliorer les performances du MOSFET, les transformations de son architecture passe par la diminution de ses dimensions. Or, en réduisant la longueur du canal, il est nécessaire de modifier certains paramètres technologiques comme l'épaisseur de l'oxyde de grille. Cette technique modère l'impact des effets de canal court. Cependant, elle entraîne l'apparition de nouveaux phénomènes physiques liés à la grille. Ce paragraphe traite de ces phénomènes. 2.2.4.1. Épaisseur effective de grille Suivant l'épaisseur de la grille ou les conditions de dopage du polysilicium, les caractéristiques C-V du MOSFET se dégradent [30]. Deux phénomènes sont principalement impliqués : la désertion du polysilicium lorsque le transistor est en inversion forte, et les effets quantiques dans le canal. Effets de polydésertion Pour former la partie métallique de la grille d'un MOSFET à canal n, la technologie CMOS emploie un silicium polycristallin fortement dopé n ++ et siliciuré. Cependant, lorsque le transistor est en inversion, une faible zone de désertion de quelques Å d'épaisseur se forme à l'interface entre le polysilicium et l'oxyde de grille. C'est l'effet de polydésertion, voir figure 21-b. L'origine de ce phénomène est une désertion locale située dans les grains de silicium à l'interface grille/oxyde de grille [31]. De part cette zone de désertion, la valeur effective de l'épaisseur de l'oxyde de grille est augmentée par rapport à un dispositif où cet effet est négligeable, voir figure 21-a. Par conséquent, la valeur effective de la capacité d'oxyde de grille, C' ox,eff, est diminuée [32]. La caractéristique C-V des structures MOS est dégradée [33]. C' ox,eff se déduit ainsi [34] : εox C ' ox, eff (35) 2 εsi tox + 2 9 ( Vgs VFB φs ( Vgs )) qn En plus de son impact sur la capacité effective de l'oxyde de grille, la polydésertion influence également la tension de seuil. Celle-ci se détermine en modifiant l'écriture de la chute de potentiel Ψ g dans le polysilicium, estimée par la résolution des équations de Poisson et de Laplace. La tension de seuil, donnée au 2.1.2, peut s'écrire : 2 Q' B 1 Q' B = VFB + φ0 + C' ox 2 av C' ox Vth ' (36) qεsi Ng avec av =. N 2 g correspond au dopage du polysilicium de grille. Lorsque ce dopage de la C ' ox grille n'est pas homogène, cas d'un dopage par implantation d'ions, l'effet du gradient de dopant se rajoute à la désertion du polysilicium. En conséquence, le potentiel intrinsèque de la grille n'est plus nul et se rajoute au potentiel Ψ g. En plus du caractère non uniforme du dopage, le champ électrique transversal de frange modifie la zone de polydésertion à proximité de la source et du drain. À l'approche de ces zones, la désertion est plus importante. La réduction de la longueur ou de la largeur du canal rapproche ces effets de bords. Ils augmentent globalement la profondeur effective de polydésertion ainsi que Ψ g, dans le cas d'un MOSFET à canal n [35]. De même, la diminution de l'épaisseur d'oxyde de grille ou l'augmentation du dopage du substrat accentue la profondeur de désertion dans la grille. Ces derniers points ont été vérifiés expérimentalement par C.-L. Huang [30]. g 67

CHAPITRE I Les effets quantiques Classiquement, la concentration des porteurs libres dans le silicium (le canal) est décrite à partir de la statistique de Maxwell-Boltzmann. Or, à l'interface Si/SiO 2, lorsque la surface du silicium est fortement inversée ou accumulée, les courbures des bandes peuvent former des puits de potentiel énergétiques. En profondeur, c'est-à-dire à l'interface Si/SiO 2, la largeur de ces puits peut être plus faible que la longueur d'onde associée aux porteurs. Il s'en suit une quantification des niveaux d'énergie des porteurs. Dans ces conditions, la statistique de Fermi- Dirac n'est plus adaptée pour décrire la distribution des porteurs dans le canal [36]. La densité des porteurs libres occupe des niveaux d'énergie supérieurs à celles décrites par la statistique de Maxwell-Boltzmann. Le premier niveau occupé est supérieur à la bande de conduction. Les courbures de bandes sont augmentées, voir figure 21-b). Les porteurs sont repoussés de l'interface Si/SiO 2 en direction du substrat dont le pique de Q' inv se situe à une distance comprise entre 7 et 15 Å de cette interface [37,38]. Cette distance varie selon le type de porteur dans la couche d'inversion. Une représentation des niveaux d'énergie autorisés en fonction de l'épaisseur du substrat est donnée à la figure 3 de [39]. L'augmentation du dopage de substrat ou de l'épaisseur de l'oxyde de grille implique des puits de potentiel plus étroits. Ainsi, le premier niveau d'énergie autorisé sera élevé. Ceci se traduit par une épaisseur effective de l'oxyde de grille plus importante voir figure 21 a). La résolution des équations de charges s'effectue par une résolution de Poisson-Schrodinger [39-42] ou Poisson-Wigner [43-45]. Désertion du polysilicium de grille t ox,eff -qv ox Effets quantiques E C Q' inv E Cg -qv g -qψ S qψ B E I E F E V Valeur moyenne de Q' inv E Ig E Vg Polydésertion a) b) Figure 21 : Représentation de l'épaisseur effective de l'oxyde de grille dans un MOSFET a) et illustration des effets de mécanique quantique et de polydésertion par le diagramme des bandes b). Ces effets impliquent un abaissement de la caractéristique C-V de la structure MIS en inversion et accumulation forte, par rapport à la théorie des MOSFET à oxyde épais [46-48]. La mesure C-V devient une méthode pour déterminer ces effets quantiques. Par rapport à la théorie classique, le niveau de la tension de seuil s'accroît [49], voir équation (36). Pour finir, la valeur de I ds diminue [41] et la transconductance se dégrade [18]. Une autre conséquence est la détérioration de la linéarité du MOSFET dans les micro-ondes [34]. 2.2.4.2. Le courant de grille La réduction de l'épaisseur de l'oxyde de grille entraîne l'abaissement de sa barrière de potentiel. Par conséquent, les charges de la zone d'inversion ou de la grille peuvent avoir assez d'énergie pour traverser cette barrière par effet tunnel. Alors, des courants de fuite se forment. E Fg 68

LA TECHNOLOGIE SOI 130 nm PMOS NMOS -qv ox E Cg ECB -qv ox E Fg E C E Ig -qv g E C E Cg E Ig -qv g EVB -qψ S E F E I E V E Vg HVB -qψ S qψ B E I E F E V E Fg E Vg HVB Accumulation E Cg E Ig E Fg E Vg -qv g HVB -qv ox ECB EVB -qψ S qψ B Inversion E C E F E I E V E Cg E Fg E Ig E Vg ECB -qv g -qv ox -qχ B EVB HVB -qψ S qψ B E C E I E F E V Figure 22 : Structure de bandes lorsque le courant de grille se manifeste Trois processus d'effet tunnel participent à la formation de ce courant [25,50]. Le premier est un courant d'électrons de la bande de conduction du substrat vers le polysilicium [51], noté ECB à la figure 22. Ce flux d'électrons donne naissance aux courants, voir figure 23 : I gc,s/d, pour un MOSFET à canal n en inversion. I gb, pour un MOSFET à canal n ou p en accumulation. I go,s/d pour un MOSFET à canal n. Le second effet tunnel concerne le passage des électrons de la bande de valence du substrat à la grille, noté EVB à la figure 22. Cet effet génère le courant I gb dans un MOSFET à canal n ou p en inversion. Le dernier processus est un effet tunnel des trous de la bande de valence de la grille vers le substrat, noté HVB à la figure 22 et présent dans tous les cas. Ce dernier effet engendre, pour un MOSFET à canal p, les courants I gc,s/d, en régime d'inversion, et I go,s/d. Vue que les longueurs des régions n + de source et de drain ne sont plus négligeables devant L g, il est à noter que les courants I gos et I god deviennent prépondérants lorsque la longueur du canal diminue, voir figure 23. De plus ces courants sont insensibles aux variations de V bs. Par conséquent, les effets de substrat sont moins influents sur le courant de grille [52]. À noter également que pour un MOSFET à canal p, la probabilité pour que les électrons de la bande de valence participent au courant tunnel, est faible. Par comparaison avec un MOSFET à canal n pour la même polarisation V gs, son courant de grille sera moindre [53]. 69

CHAPITRE I n + n + I gcs I gcd n + I gos I god p Igb Figure 23 : Représentation des courants tunnel traversant l'oxyde de grille d'un MOSFET à canal n, d'après [25]. L'expression simplifiée de ces courants tunnel est donnée à partir de la formule de Fowler-Nordheim [50] : 2 B V t Vox ox ox Jg = A e (37) tox avec A et B sont des constantes. I gc =I gcs +I gcd. Ce partage des charges est déterminé en résolvant les équations de continuité des courants [25,54]. Lorsque V ds augmente, I gcs s'accroît et I gcd s'affaiblit, à cause de la formation de la zone de saturation du côté du drain. Pour conclure, le courant de grille peut s'ajouter au courant I OFF. Leur valeur n'est séparée que d'une décade, pour un MOSFET à canal p en technologie 0,13 µm avec t ox = 19 Å. En outre, les trous créés par l'effet tunnel bande à bande ou GIDL sont accélérés par le champ électrique vertical. Ces trous chauds sont injectés dans l'oxyde de grille de la zone de recouvrement et contribuent au courant de grille en s'ajoutant à l'effet Fowler-Nordheim. Ce phénomène s'accroît pour des oxydes épais [55]. 2.2.4.3. Effet GIDL En accumulation et à fort V ds, le courant drain-source de fuite, ou I OFF, augmente en fonction de V ds, comme il est illustré à la figure 24. Ce phénomène correspond au GIDL ou Gate Induced Drain Leakage. 1 0,1 10-2 10-3 10-4 10-5 I ds (A) GIDL 10-6 10-7 10-8 10-9 10-10 0,1 V 1,2 V V ds = 0,1 V V ds = 1,2 V 10-11 10-12 -1,5-1 -0,5 0 0,5 1 1,5 10-13 V gs (V) Figure 24 : Variations de la caractéristique I ds (V gs ) en fonction de V ds pour un MOSFET SOI partiellement désertés en technologie 0,13 µm. L g = 0,13 µm et W = 5 µm. Lorsque V ds = 1,2 V et V gs < -0,4 V, les effets GIDL apparaissent. 70

LA TECHNOLOGIE SOI 130 nm Pour un MOSFET à canal n, dans sa région n + du côté du drain, une large zone de désertion se forme sous les effets conjugués des forts champs électriques longitudinaux et verticaux. Un courant tunnel bande à bande issu de paires électron/trou se forme à l'interface oxyde de grille/substrat. Les électrons de la bande de valence accèdent à la bande de conduction par des effets tunnel direct et indirect [56], voir la figure 25-a. Les électrons sont évacués par le drain, sous l'action du champ électrique vertical. Les trous sont repoussés dans le substrat, par la zone de désertion créée à la jonction drain/substrat polarisée en inverse, voir figure 25-b. E Cg E Fg E Vg -qv gd >0 V gs <V FB et V ds >>0 E Cc Substrat Drain E Fc -qψ s E C E F E Vc -qv d E C E F E V E V Figure 25 : Représentation de la structure des bandes proche de la région de drain, avec l'effet GIDL En considérant un dispositif sans zone de LDD, l'expression de I ds issu du GIDL s'écrit [57,58] : B I = A E e Es (38) avec ( ψ ) ds Es = Vdg VFB s 3 t ox. E g est l'énergie de gap. A et B sont des constantes, fonction de E g. B~21,3 MV/cm. VFB + ψ s doit valoir 1,2 V pour que le potentiel à l'interface Si/SiO 2 assure une courbure de bande suffisante pour donner naissance à un effet tunnel bande à bande. Le courant de GIDL varie en fonction : [59] de la température par l'intermédiaire de E g et des effets de porteurs chauds pour des champs électriques de surface faibles [60]. du type de dopage de la grille par rapport au dopage du substrat [61,62]. des effets de bords dans les dispositifs à faible largeur de grille [63]. des pièges à l'interface oxyde de grille/drain pour des champs électriques faibles [55] et, in extenso, des effets de porteurs chauds [64]. Le dopage de la zone n + influe sur le courant de GIDL en modifiant le potentiel de surface, mais surtout, en réduisant le champ électrique transversal qui traverse la zone de drain. Ainsi, les dispositifs avec une zone de LDD présentent moins d'effets GIDL [65]. Il en est de même pour les transistors à canal latéral asymétrique avec une seule poche. Leur dopage de drain étant plus faible, l'effet GIDL est moins prononcé [66,67]. 2.2.5. L'ionisation par impact s L'expression du champ électrique longitudinal dans la région de pincement est donnée à l'équation (22). À la jonction drain/canal, l'amplitude de ce champ électrique est maximale. Elle dépend de L g et de V ds. Cette quantité, notée E d, est supérieure à celle du champ électrique critique, E c, lié à la vitesse de saturation des porteurs. Pour les transistors à canal long, E c se situe proche du point de pincement. Lorsque la longueur du canal diminue, E c se rapproche de jonction source/canal. Lorsque les porteurs minoritaires atteignent leur vitesse de saturation, le 71

CHAPITRE I champ électrique longitudinal continue de céder de l'énergie cinétique à ces porteurs. Les interactions dans le réseau cristallin modifient aléatoirement leur libre parcours moyen. Puisque leur vitesse de propagation reste constante, par conséquent leur énergie cinétique augmente, en suivant une loi de probabilité dictée par les interactions dans le canal, voir figure 26. Une partie de ces porteurs ont une énergie suffisamment importante pour ioniser les atomes de silicium du cristal. Ils sont appelés les porteurs chauds. Des pairs électron-trou se forment à partir de ces impacts [68-70]. À noter que pour les trous, dans un MOSFET à canal p, le taux d'ionisation par impact est plus faible. Légende électrons trous atomes ionisés piéges de l'oxyde états d'interfaces électrons attrapés flux d'ionisation flux d'électron Limite de désertion Limite de la zone de charges d'espace E c E sat E d =E max E Figure 26 : Schématisation du processus d'ionisation par impact dans un MOSFET à canal n. Le champ électrique longitudinal attire les électrons du côté du drain. Les trous sont repoussés vers le substrat par le champ électrique de la zone de désertion. Ces trous, issus de l'ionisation par impact, constituent le courant de substrat dont l'expression est : V i ds sat Vds V, (, ) I = I K V V e (39) db ds i ds ds sat K i et V i sont des paramètres empiriques d'ajustement. Le rapport de I db sur I ds représente le coefficient d'ionisation par impact. Une partie des électrons du canal, dans la zone de saturation, possède suffisamment d'énergie pour franchir la barrière de potentiel située entre l'oxyde de grille et la zone active. Ces électrons sont ensuite collectés par la grille. Ces électrons forment ainsi un courant de grille. Une portion de ces électrons dégrade l'interface oxyde de grille/substrat et augmente ainsi la densité d'états d'interface. La mobilité électrique est alors réduite et la tension de seuil augmente. Une partie des électrons énergétiques issus du canal se retrouve piégée dans l'oxyde. Ce piégeage a pour effet d'augmenter la quantité de charges intrinsèque de l'oxyde de grille. 2.2.6. Les claquages et le régime d'avalanche Les effets d'avalanche ou de claquage ont plusieurs origines. L'une d'elles est liée par les effets d'ionisation par impact. Ces effets induisent l'ionisation des atomes du cristal dans la zone de saturation et entraînent la génération de particules énergétiques. Ces charges peuvent à leur tour ioniser les atomes de silicium et créer un phénomène d'avalanche. Un autre effet est le claquage des jonctions source/substrat et drain/substrat pour une polarisation inverse trop forte. L'oxyde de grille est également altéré par un champ à électrique trop fort. Pour ce dernier, la limite de polarisation se situe autour de 0,07 V/Å, soit 1,4 V pour un oxyde de grille de 20 Å. 72

LA TECHNOLOGIE SOI 130 nm 2.2.7. Les résistances et capacités séries 2.2.7.1. Les résistances séries Un transistor à effet de champ MOS est constitué d'une zone active au voisinage de laquelle se trouvent les régions n + de source et de drain. Ces zones sont reliées aux lignes d'accès métalliques par une faible couche de siliciuration - TiSi. Cependant la partie de métallisation, R 1 à la figure 27 - a), le contact métal/silicium, R 2, et la zone n +, R 3 et R 4, présentent une résistivité globale non négligeable. Cette résistance parasite diminue le champ électrique effectif appliqué au dispositif. Par rapport à la représentation de la polarisation du MOSFET SOI donnée à la figure 27 - b), V ds,eff =V ds -(R s +R d ) I ds. R s et R d sont respectivement les résistances des régions de source et de drain. De part la symétrie du MOSFET, ces deux résistances ont des valeurs proches. Cette quantité augmente en fonction de l'inverse de la profondeur des jonctions, d j. Siliciuration R 1 R d I ds R 2 R3 R 4 R g V ds,eff V ds V gs R s a) b) Figure 27 : Représentation des résistances séries dans les zones source et drain du MOSFET SOI. a) 4 résistances composent les résistances séries. b) Polarisation du MOSFET avec les résistances séries. Afin d'estimer l'impact de ces résistances séries, l'expression de V ds,eff est intégrée à l'équation (14) à la place de V ds. En négligeant V ds ² devant V gs -V th, l'expression de I ds devient : W µ eff C' ox Ids = ( ) ( Vgs Vth ) Vds (40) L g µ eff C' ox Rs + Rd 1+ ( Vgs Vth L ) g Sur la caractéristique I ds (V gs ), les effets des résistances séries sont importantes pour des dispositifs à canal court, à forte mobilité électrique ou avec une épaisseur d'oxyde de grille faible. 2.2.7.2. Les LDD La zone de charges d'espace s'étend plus du côté le moins dopé. Au 2.2.2, il a été noté que les effets de canal court deviennent importants lorsque la zone de désertion des jonctions s'étend dans le substrat. Par conséquent, une technique pour maîtriser les effets de canal court consiste à réduire la zone de charges d'espace de ces jonctions en contrôlant le dopage des zones n +[23]. Cependant, la résistivité des régions n + côté source et drain augmente lorsque leur dopage diminue. Pour éviter la formation d'une résistance trop forte, une petite zone faiblement dopée n ou LDD, Ligthly Doped Drain, est crée entre le canal et les zones n + de la source et du drain. 73

CHAPITRE I Les effets liés aux électrons chauds sont également atténués grâce à cette structure. Une partie du potentiel est absorbée par la zone de désertion de la région de LDD. Le champ électrique maximal, E d, est alors abaissé. Moins de porteurs chauds sont générés dans la zone de saturation. La diminution du champ électrique au travers de la zone de LDD contribue également à affaiblir l'effet DIBL [23]. Cependant, le champ électrique transversal module la zone de charges d'espace des régions de LDD. Les résistances séries R 4 de source et de drain, à la figure 27 - a), deviennent dépendantes du champ électrique transversal. Du côté du drain, elle est inversement proportionnelle à V ds et V gs. Du côté de la source, sa valeur diminue lorsque V gs augmente [71,72]. 2.2.7.3. Les capacités de recouvrement Les charges des régions de LDD et n + de la source et du drain avec celles de la grille forment une capacité appelée capacité de recouvrement. Les régions n + et de LDD varient du régime d'inversion au régime d'accumulation en fonction du champ électrique transversal. Ceci implique des variations de la valeur de la capacité de recouvrement en fonction de V gs [73]. Cependant, cette capacité est également dépendante du champ électrique longitudinal, donc de V ds. 3. Les effets physiques liés à la technologie SOI La zone active du transistor est confinée autour de zones isolantes électriques et thermiques. Ainsi, l'évacuation de la température et des charges est plus faible que pour un transistor sur substrat massif. En plus des phénomènes inhérents au MOSFET sur silicium massif, d'autres contributions sont à prendre en compte liés au potentiel flottant de la zone body. Cette dernière partie traite d'abord des effets liés à l'isolation thermique par l'oxyde enterré. L'impact de l'isolation électrique sur le fonctionnement statique du MOSFET SOI sera étudié dans un second temps. 3.1. Les effets thermiques Les effets d'auto-échauffement en statique et en dynamique sont analysés en détail au chapitre IV. Afin d'éviter les redondances, cette partie ne présente qu'un résumé succinct de ces effets. Lors du fonctionnement d'un MOSFET, la puissance électrique génère une quantité de chaleur par effet Joule. Plus la puissance sera élevée, plus la température du canal augmentera. Cependant, les paramètres physiques tels que la mobilité, la tension de seuil ou la vitesse de saturation sont dépendants de la température. Ces trois paramètres sont liés à la température par les relations empiriques suivantes : k1 T µ eff = µ eff, Tamb (41) Tamb V = V k T T (42) ( ) th theff, T 2 amb amb T Tamb vsat = vsateff, T A amb T Tamb (43) 74

LA TECHNOLOGIE SOI 130 nm µ eff, T, amb theff, Tamb où k 1 [1,5 ; 1,7], k 2 [0,5 ; 4], A T =3,3 10 4. V et v sateff, T sont respectivement la amb mobilité effective, la tension de seuil effective et la vitesse de saturation effective à la température ambiante, T amb. La réduction de la mobilité effective est le facteur limitatif dominant. Lorsque la température ou la puissance dissipée augmente, la mobilité diminue entraînant la décroissance du courant I ds. Ainsi, la puissance dissipée sera plus faible, ce qui va entraîner la diminution de la température. Un phénomène auto entretenu est alors mis en place reliant la température du canal et I ds. C'est l'effet d'auto-échauffement. En conséquence, la caractéristique I ds (V ds ) présente en saturation une décroissance analogue au comportement d'une résistance négative [74,75]. La chaleur générée est évacuée par l'ensemble du dispositif en fonction du type de matériau et de sa conductivité thermique. Cette dernière quantité varie linéairement en fonction de la température du cristal. D'après les valeurs données au Tableau 4 pour des matériaux purs [76,77], la conductivité thermique du silicium est 100 fois plus grande que celle du SiO 2. Ceci signifie que la chaleur s'évacuera plus aisément par le silicium que par le dioxyde de silicium. Ce dernier agit comme un isolant thermique par rapport au silicium. À remarquer que le cuivre est meilleur conducteur thermique que l'aluminium, d'un rapport de 2. Valeurs typiques de k à 300 K W.m -1.K -1 Silicium 148 SiO 2 1,4 Aluminium 237 Cuivre 401 Tableau 4 : Quelques valeurs typiques de la conductivité thermique de cristaux purs à 300 K La chaleur générée s'évacue donc plus difficilement dans le cas d'un MOSFET comportant un oxyde enterré comparativement à son homologue sur silicium massif. Cette isolation entraîne l'augmentation de la température dans le canal. Par conséquent, les effets d'auto-échauffement sont plus significatifs dans le cas des MOSFET SOI. À noter que les effets d'auto-échauffement sont plus faibles lorsque l'épaisseur du film de silicium diminue dans les MOSET SOI complètement déserté [78]. 3.2. Les effets liés au potentiel de substrat flottant Le film de silicium sous le canal d'un MOSFET partiellement déserté présente une zone neutre dopée p. Son potentiel est contrôlé par le courant d'ionisation par impact et des effets capacitifs. Ainsi, le potentiel de la zone de body est dit flottant. Les effets liés à ce potentiel de substrat flottant interviennent essentiellement pour des MOSFET SOI partiellement déserté [79,80], ou complètement déserté avec soit le canal arrière en régime de forte accumulation [81], soit à fort V ds [82]. Ces effets sont décrits dans cette partie. 3.2.1. L'effet kink Lorsque le transistor fonctionne en saturation, le courant de trous lié à l'ionisation par impact devient non négligeable. Les trous sont repoussés par les champs électriques transversal et longitudinal, vers la zone non désertée de body où le potentiel est le plus faible. À cause de l'isolation électrique, ces trous s'accumulent dans la zone body pendant toute leur durée de vie voir figure 28. En augmentant V ds, le courant I db croît ainsi que le taux de trous dans la zone body. Lié à cette variation de charges dans la zone body, son potentiel croît. 75

CHAPITRE I Grille Source I db Drain Courant d'électron Courant de trou Figure 28 : MOSFET SOI partiellement déserté avec les effets de substrat flottant l'effet kink. Le potentiel de la zone body augmente jusqu'à ce que la jonction body/source devienne passante. Ce potentiel est alors fixé par la tension intrinsèque V bs de cette jonction. Cette augmentation du potentiel de body implique la décroissance de la tension de seuil du MOSFET SOI lié à l'effet body décrit à l'équation (6). Par conséquent, le courant dans le canal augmente. La barrière de potentiel côté source s'abaisse comme pour le MOSFET sur silicium massif lorsque V bs augmente. Sur la caractéristique I ds (V ds ), cet effet se manifeste par l'apparition d'une bosse ou kink en anglais [83,84]. Ainsi, après la saturation du transistor, il y a un phénomène de sur-courant, voir figure 29. L'effet kink modifie également la pente sous le seuil de la caractéristique I ds (V gs ) à fort V ds illustrée à la figure 30. Pour les applications numériques, il apparaît un saut de courant de drain pendant le passage d'un niveau de tension V ds à un autre ce qui peut entraîner des perturbations pour les SRAM [85]. Lg=0,24 µm & W = 60 µm Lg=0,24 µm & W = 60 µm kink kink Figure 29 : Effets liés au potentiel flottant de la zone body flottant sur les caractéristiques I ds (V ds ) et g ds (V ds ), pour plusieurs polarisation de V gs. L'effet lié au kink sur la caractéristique I ds (V ds ) s'observe également sur la caractéristique g ds (V ds ), voir figure 29. Lorsque la jonction source-body se met à conduire, g ds présente un maximum. Cette valeur, g ds,kink varie en fonction de V gs. Le potentiel de la zone neutre s'écrit [80,84,86] : kt B I ii Vb = α ln + 1 (44) q Ir 76

LA TECHNOLOGIE SOI 130 nm où I ii est le courant issu de l'ionisation par impact et I r est le courant inverse qui traverse la jonction body-source. α est un coefficient d'ajustement. Ce phénomène est plus important pour des MOSFET SOI partiellement déserté à canal n que pour les transistors à canal p. Dans les ceux cas, le principe est identique. Néanmoins, le type de porteur est différent. Pour un dispositif à canal p, les trous participent à la conduction dans le canal. Ceux-ci sont moins énergétiques que les électrons d'un MOSFET à canal n. Ainsi, le taux d'ionisation est plus faible. Par conséquent, le niveau du courant issu de l'ionisation par impact est inférieur à celui d'un MOSFET SOI à canal n [87]. Lg=0,24 µm & W = 60 µm kink Figure 30 : Effets kink sous le seuil sur la caractéristique log(i ds (V gs )) pour V ds =1,4 V. nmosfet SOI partiellement déserté, + : body connecté; o : body flottant. 3.2.2. L'effet GIFBE Les effets liés aux courants tunnel à travers l'oxyde de grille ont été introduits en seconde partie de ce premier chapitre. Une composante importante de ce courant est I gb. Dans le cas d'un MOSFET SOI, ce courant a pour effet de moduler la charge présente dans la zone body. C'est l'effet GIFBE Gate Induced Floating Body Effect. Parfois, ce phénomène est appelé également LKE ou Linear Kink Effect. Un second pic sur g m est observable lorsque V gs augmente, voir figure 31. Ce pic est induit par l'activation du courant tunnel EVB, à faible V ds. 0.012 gm=f(vgs) & Vds = 0.30V GIFBE 0.01 0.008 g m (S) ) (S gm 0.006 0.004 0.002 0 0 0.2 0.4 0.6 0.8 1 1.2 1.4 Vgs gs (V) Figure 31 : Effets GIFBE sur la caractéristique g m (V gs ) pour V ds = 0,3 V. nmosfet SOI partiellement déserté avec L g = 0,5 µm et W = 50 µm. 77

CHAPITRE I L'effet GIFBE augmente les effets d'histoire et augmente les temps de commutation des dispositifs numériques [88] ainsi que leur dépendance en fonction de la polarisation de drain. La présence de l'effet GIFBE est notée sur les MOSFET SOI complètement déserté avec la grille arrière en accumulation. 3.2.3. L'effet transistor bipolaire parasite Avec l'élévation du potentiel de body, la jonction source-body est activée. Une conséquence de ce phénomène est l'effet kink défini précédemment. À noter que les régions n + de source et de drain ainsi que la zone body forme une structure n + /p + /n + caractéristique des transistors bipolaires, voir la figure 32. Lorsque le champ électrique longitudinal croit de nouveau, le courant de trous peut devenir assez élevé pour assurer la conduction de ce transistor bipolaire parasite. Ainsi, la base de ce transistor est alimentée par le courant de trou issu de l'ionisation par impact. Grille Limite de la zone de désertion Source p + I Drain n + dsb n + Courant d'électrons Courant de trous Figure 32 : MOSFET SOI partiellement déserté avec les effets de substrat flottant l'effet bipolaire parasite. Un courant supplémentaire I dsb source-drain lié au transistor bipolaire s'ajoute au courant I ds du canal. I dsb correspond au courant de trou amplifié par le gain du transistor bipolaire. Bien que distinct du phénomène d'avalanche lié à l'ionisation par impact, ce sur-courant apparaît dans la zone de pré-avalanche sur la caractéristique I ds (V ds ), voir figure 33. 0.05 nmosfet SOI partiellement déserté à body flottant L g =0,12 µm N f x W f =30 x 2 µm Bipolaire parasite 0.04 0.03 V gs = 1,2V V gs = 1,1V A I ds 0.02 0.01 kink V gs = 0,8V 0 V gs = 0,4V -0.01 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 V ds (V) Figure 33 : Caractéristiques statiques du MOSFET SOI partiellement déserté à body flottant étudié dans ce paragraphe. 78

LA TECHNOLOGIE SOI 130 nm L'effet bipolaire parasite apparaît donc lorsque le MOSFET SOI partiellement déserté à body flottant est en inversion forte et en régime de forte saturation. Toutefois, le transistor bipolaire parasite peut également être mis en conduction et commandé par le courant de trou issu de l'effet GIDL pendant le régime d'accumulation. Le courant total dans le drain peut être modélisé par [80,89] : M ( β + 1) M Ids = Igidl + Ids (45) 1 ( M 1) β 1 ( M 1) β où I gidl est le courant de trou issu de l'effet GIDL. β est le gain du transistor bipolaire parasite. Le gain du transistor bipolaire parasite se situe entre 1 et 1000 pour un MOSFET SOI partiellement déserté [90,91]. M est le taux d'ionisation par impact [80]. D'après les équations (39) et (38), ce taux est défini ainsi : ai Vds ds, sat M = ( Vds Vds, sat ) e (46) Bi a i ~1,4 10 6 cm -1 et B i ~2,6 10 6 V cm -1 sont des constantes empiriques. l est la longueur caractéristique du transistor donnée précédemment. La valeur de M s'accroît exponentiellement en fonction de V ds à cause du champ électrique longitudinal. Cependant, la forte injection de trous dans la zone neutre entraîne la décroissance de β en fonction de V ds. Finalement, le produit β(m-1) augmente avec V ds. L'avalanche a lieu pour une quantité β(m-1)=1. Celle-ci se déclanche prématurément par rapport au MOSFET sur silicium massif [92]. La tension de claquage en fonction du gain du transistor bipolaire est donné par [89] : V Bl i V 13 0, 22 1,6 ( ) ( Vbd Vds, sat )( + β ) Bi tsi tox = Vds sat + ln 1, 2 1 2 ds,max, ( ) Le transistor bipolaire parasite induit également des problèmes de consommation et une hystérésis sur la caractéristique logi ds (V gs ) [93]. Ainsi, le transistor bipolaire parasite implique des phénomènes perturbateurs pour le bon fonctionnement du MOSFET SOI [79]. Afin de contrôler ces effets, il convient d'optimiser les zones de pockets, le dopage du canal par un dopage rétrograde à forte énergie, l'épaisseur du film de silicium, la siliciuration et la taille des espaceurs. Lorsque la longueur du canal diminue, le réservoir de trou constitué par la zone body se rétrécie. Le champ électrique longitudinal augmente. Les effets de substrat flottant s'accroissent. Finalement, l'effet transistor bipolaire parasite s'amplifie car la zone homologue à la base du transistor bipolaire se rétrécie. 3.2.4. Les effets transitoires Lorsque la grille passe de l'état bloqué à l'état passant, un pic de courant intervient. Les porteurs majoritaires sont chassés de la région de désertion et sont collectés dans la région neutre. Ces porteurs sont recombinés avec les électrons qui éliminent les porteurs en excès. Le courant décroît progressivement jusqu'à sa valeur nominale [1,94,95]. Le phénomène inverse intervient également lorsque le transistor passe de l'état passant à l'état bloqué. Dans ce cas, le processus de génération des porteurs majoritaires intervient, ce qui décroît progressivement la charge de désertion. Les effets transitoires sont dépendants des effets d'ionisation par impact. Les effets de canal court réduisent le temps de transition. (47) 79

CHAPITRE I 3.2.5. Les MOSFET SOI à body connecté Afin de diminuer les effets de body flottant, un procédé consiste à relier la zone body à la source. Dans ce cas, deux techniques peuvent être employées : soit par une connexion directe de la zone body à la source par une siliciuration. Le dispositif réalisé est un MOSFET SOI à body lié ou body tied, voir figure 34 a). soit en utilisant un accès métallique de la zone body à la source. Cette technique est employée pour les MOSFET SOI à body connecté ou body contacted, voir figure 34 b). Figure 34 : Schéma de MOSFET SOI à a) body lié, à b) body connecté avec une grille en T et à c) body connecté avec une grille en H. Le MOSFET SOI à body contacted est formé, sur un côté latéral du transistor, d'un accès de la zone body à la source. En technologie 130 nm, lorsque W est inférieur à 2,5 µm, le contact est une structure basique en T. Celui-ci est présenté à la figure 34-b. Pour des MOSFET SOI à canal large, c'est-à-dire W [2,5 µm; 5 µm] en technologie 130 nm, deux contacts sont présents de part et d'autre de la grille pour prévenir du contrôle insuffisant de l'effet kink. La structure utilisée est une architecture en H comme celle dessinée à la figure 34-c. 1,80E-03 1,8 1,60E-03 1,6 1,40E-03 1,4 1,20E-03 1,3 1,00E-031 8,00E-04 0,8 6,00E-04 0,6 body flottant 4,00E-04 body connecté, grille en T 0,4 body connecté, grille en H 2,00E-04 0,2 0,00E+000 0 0,2 0,4 0,6 0,8 1 1,2 1,4 V ds (V) I ds (ma) Figure 35 : Variations de la caractéristique I ds (V ds ) en fonction de la structure des MOSFET SOI partiellement désertés en technologie 0,13 µm. L g = 0,13 µm et W = 5 µm et V gs = 0,8 V. 80

LA TECHNOLOGIE SOI 130 nm La figure 35 illustre les variations de la caractéristique I ds (V ds ) en fonction de la structure des MOSFET SOI partiellement désertés. Il est possible de noter que l'effet kink n'apparaît plus pour les MOSFET SOI partiellement déserté à body connecté. Il est à noter également les écarts entre les caractéristiques I ds (V ds ) entre les MOSFET SOI partiellement déserté à body connecté avec une structure de grille en T et ceux qui ont une structure de grille en H. De part la structure de la grille en H, il y a un surcroît de la largeur de grille ce qui augmente la valeur du courant dans le canal. Le MOSFET SOI à body tied est formé d'une liaison directe entre la zone body et la source par une implantation opposée et une siliciuration. Les inconvénients de cette structure concernent l'asymétrie entre la source et le drain. De plus, la largeur effective de la grille est plus faible que la largeur de la zone active. Les effets capacitifs parasites sont plus importants pour cette structure. Le défaut de ces structures est la forte résistivité du contact qui peut nuire à l'élimination du potentiel flottant du body lorsque celui-ci augmente [96]. 4. Conclusion Dans ce chapitre, la technologie SOI a été introduite. La première partie concerne essentiellement la description de la technologie SOI 130 nm. La seconde partie introduit les notions liées aux MOSFET SOI partiellement désertés à canal n et à déplétion. Ces notions sont issues des modèles développés pour les MOSFET sur substrat massif qui sont directement applicable aux MOSFET SOI partiellement déserté. Les effets physiques sont ensuite présentés en s'appuyant sur des résultats obtenus pour la technologie 130 nm. Ainsi, des phénomènes comme la modulation de la longueur du canal, la saturation de la vitesse des porteurs, les effets de canal court, les effets dans la grille, l'ionisation par impact et l'impact des impédances des régions n + sont présentés. La dernière partie de ce chapitre traite des effets physiques liés à l'ajout de l'oxyde enterré. 81

CHAPITRE I Bibliographie [1] J. P. Colinge, Silicon-on-Insulator Technology: Materials to Vlsi, C. A. Vlsi, and Digital Signal Processing, Boston, Kluwer Academic Publishers, xi, 228 p., 1991. [2] F. Balestra and S. Cristoloveanu, Special Mechanisms in Thin Film Soi Mosfets, International Conference on Microelectronics Proceedings, Nis, Serbia, pp. 623-632, 12-14 September 1995. [3] H. K. Lim and J. G. Fossum, Threshold Voltage of Thin Film Silicon-on-Insulator (Soi) Mosfets, IEEE Transactions on Electron Devices, vol. 30, pp. 1244, 1983. [4] S. M. Sze, Physics of Semiconductor Devices, New York, Wiley Inter-Science, 868 p., 1981. [5] Y. Tsividis, Operation and Modeling of the Mos Transistor, Columbia University, WCB McGraw-Hill, 620 p., 1999. [6] J. P. Colinge and F. Van De Wiele, Physique Des Dispositifs Semi-Conducteurs, Bruxelles, De Broeck Université, 388 p., 1996. [7] C. Enz, F. Krummenacher and E. A. Vittoz, An Analytical Mos Transistor Model Valid in All Regions of Operation and Dedicated to Low-Voltage and Low-Current Applications, Analog Integrated Circuits and Signal Processing, vol. 8, Special issue, pp. 83-114, July 1995. [8] K. Iniewski and A. Jakubowski, New Method of Determination of the Flat-Band Voltage in Soi Mos Structures, Solid-State Electronics, vol. 29, 9, pp. 947-950, September 1991. [9] C. Enz, Mos Transistor Model Valid in All Regions of Operation, IEEE Transactions on Microwave Theory and Techniques, vol. 50, 1, pp. 340-359, January 2002. [10] E. J. Ryder, Mobility of Holes and Electrons in High Electric Fields, Physical Review, vol. 90, 5, pp. 766-769, June 1953. [11] G. Guegan, Project T206 - Bsim3soi Temperature Parameter Extraction, Grenoble, CEA-LETI, 1-28 p., 2003. [12] P. P. Wang, Device Characteristics of Short-Channel and Narrow-Width Mosfet's, IEEE Transactions on Electron Devices, vol. 25, 7, pp. 779-786, July 1978. [13] S. Veeraraghavan and J. G. Fossum, A Physical Short-Channel Model for the Thin-Film Mosfet Applicable to Device and Circuit Cad, IEEE Transactions on Electron Devices, vol. 35, 11, pp. 1866-1874, November 1988. [14] S. Veeraraghavan and J. G. Fossum, Short-Channel Effects in Soi Mosfet's, IEEE Transactions on Electron Devices, vol. 36, 3, pp. 522-528, March 1989. [15] F. N. Trofimenkoff, Field-Dependent Mobility Analysis of Field Effect Transistor, Proceedings of the IEEE, vol. 53, 11, pp. 1765-1766, November 1965. [16] R. R. Troutman and A. G. Fortino, Simple Model for Threshold Voltage in a Short- Channel Igfet, IEEE Transactions on Electron Devices, vol. 24, 10, pp. 1266-1268, October 1977. [17] G. W. Taylor, Subthreshold Conduction in Mosfet's, IEEE Transactions on Electron Devices, vol. 25, 3, pp. 337-350, March 1978. 82

LA TECHNOLOGIE SOI 130 nm [18] C.-Y. Lu and J. M. Sung, Reverse Short-Channel Effects on Threshold Voltage in Submicrometer Salicide Devices, IEEE Electron Device Letters, vol. 10, 10, pp. 446-448, October 1989. [19] T. Kunikiyo, K. Mitsui, M. Fujinaga, et al., Reverse Short-Channel Effect Due to Lateral Diffusion of Point-Defect Induced by Source/Drain Ion Implantation, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 13, 4, pp. 507-514, April 1994. [20] H. van Meer and K. De Meyer, A 2-D Analytical Threshold Voltage Model for Fully- Depleted Soi Mosfets with Halos or Pockets, IEEE Transactions on Electron Devices, vol. 48, 10, pp. 2292-2302, October 2001. [21] K. Y. Lim, X. Zhou and Y. Wang, Physics-Based Threshold Voltage Modeling with Reverse Short Channel Effect, Journal of Modeling and Simulation of Microsystems, vol. 2, 1, pp. 51-56, January 1999. [22] T. K. Chiang, Y. H. Wang and M. P. Houng, Modeling of Threshold Voltage and Subthreshold Swing of Short-Channel Soi Mesfet's, Solid-State Electronics, vol. 43, 1, pp. 123-129, January 1999. [23] Z.-H. Liu, C. Hu, J.-H. Huang, et al., Threshold Voltage Model for Deep-Submicrometer Mosfet's, IEEE Transactions on Electron Devices, vol. 40, 1, pp. 86-95, 1993. [24] S. R. Banna, P. C. H. Chan, P. K. Ko, et al., Threshold Voltage Model for Deep- Submicrometer Fully Depleted Soi Mosfet's, IEEE Transactions on Electron Devices, vol. 42, 11, pp. 1949-1955, November 1995. [25] K. M. Cao, W.-C. Lee, W. Liu, et al., Bsim4 Gate Leakage Model Including Source-Drain Partition, IEDM Technical Digest, San Francisco, CA, USA, pp. 815-818, 10-13 December 2000. [26] T. Hanajiri, T. Toyabe and T. Sugano, Suppression of Short Channel Effects by Full Inversion in Deep Sub-Micron Gate Soi Mosfets, Solid-State Electronics, vol. 45, 12, pp. 2077-2081, December 2001. [27] K. Takeuchi, R. Koh and T. Mogami, A Study of the Threshold Voltage Variation for Ultra-Small Bulk and Soi Cmos, IEEE Transactions on Electron Devices, vol. 48, 9, pp. 1995-2001, September 2001. [28] R. Kasai, K. Yokoyama, A. Yoshii, et al., Threshold-Voltage Analysis of Short- and Narrow-Channel Mosfet's by Three-Dimensional Computer Simulation, IEEE Transactions on Electron Devices, vol. 29, 5, pp. 870-876, May 1982. [29] S.-H. Oh, J. J. Sanchez and T. A. Demassa, Small Geometry Mos Threshold Voltage Variations from Solutions of the Three-Dimensional Poisson's Equation, Solide-State Electronics, vol. 39, 1, pp. 109-117, January 1996. [30] C.-L. Huang and N. D. Arora, Measurements and Modeling of Mosfet I-V Characteristics with Polysilicon Depletion Effect, IEEE Transactions on Electron Devices, vol. 40, 12, pp. 2330-2337, 1993. [31] R. Difrenza, J. C. Vildeuil, P. Llinares, et al., Impact of Grain Number Fluctuations in the Mos Transistor Gate on Matching Performance, I.C.T.M.S., pp. 244-249, 2003. [32] H. Shang, M. H. White and D. A. Adams, Characterization of Ultralow Voltage, Fully Depleted Silicon on Insulator Cmos Device and Circuit Technology, Solid-State Electronics, vol. 46, pp. 2307-2313, 2002. [33] K. F. Schuegraf, C. C. King and C. Hu, Impact of Polysilicon Depletion in Thin Oxide Mos Technology, International Symposium on VLSI Technology, Systems, and Applications, Proceedings of Technical Papers, Taipei, Taiwan, pp. 86-90, 12-14 May 1993. [34] C.-H. Choi, Z. Yu and R. W. Dutton, Impact of Poly-Gate Depletion on Mos Rf Linearity, IEEE Electron Device Letters, vol. 24, 5, pp. 330-332, 2003. 83

CHAPITRE I [35] C.-H. Choi, P. R. Chidambaram, R. Khamankar, et al., Gate Length Dependent Polysilicon Depletion Effects, IEEE Electron Device Letters, vol. 23, 4, pp. 224-226, 2002. [36] F. Stern and W. E. Howard, Properties of Semiconductor Surface Inversion Layers in the Electric Quantum Limit, Physical Review, vol. 163, 3, pp. 816-835, 1967. [37] Y. Li, T.-W. Tang and X. Wang, Modeling of the Quantum Effects for Ultrathin Oxide Mos Structures with an Effective Potential, IEEE Transactions on Nanotechnology, vol. 1, 4, pp. 238-242, 2002. [38] R. Rios and N. D. Arora, Determination of Ultra-Thin Gate Oxide Thicknesses for Cmos Structures Using Quantum Effects, IEDM Technical digest, pp. 613-616, 1994. [39] A. Abramo, A. Cardin, L. Selmi, et al., Two-Dimensional Quantum Mechanical Simulation of Charge Distribution in Silicon Mosfets, IEEE Transactions on Electron Devices, vol. 47, 10, pp. 1858-1863, 2000. [40] A. Pirovano, A. L. Lacaita and A. S. Spinelli, Two-Dimensional Quantum Effects in Nanoscale Mosfets, IEEE Transactions on Electron Devices, vol. 49, 1, pp. 25-31, 2002. [41] N. Shiguyo and H. Tanimoto, A New Quantum Effect Model for Practical Device Simulation, IEEE Transactions on Electron Devices, vol. 47, 5, pp. 1010-1012, 2000. [42] A. S. Spinelli, A. Benvenuti and A. Pacelli, Self-Consistent 2-D Model for Quantum Effects in N-Mos Transistors, IEEE Transactions on Electron Devices, vol. 45, 6, pp. 1342-1349, 1998. [43] Z. Han, N. Goldsman and C.-K. Lin, 2-D Quantum Transport Device Modeling by Self-Consistent Solution of the Wigner and Poisson Equations, International Conference on Simulation Semiconductor Processes and Devices, Seattle, WA, USA, pp. 64-65, 6-8 September 2000. [44] M. Ogawa, H. Tsuchiya and T. Miyoshi, Quantum Transport Modeling in Nano-Scale Devices, International Conference on Simulation of Semiconductor Processes and Devices (SISPAD 2002), Kobe, Japan, pp. 261-266, 4-6 September 2002 [45] A. Svizhenko, M. P. Anantram, T. R. Govindan, et al., Two-Dimensional Quantum Mechanical Modeling of Nanotransistors, Journal of Applied Physics, vol. 91, 4, pp. 2343-2354, 2002. [46] K. S. Krisch, J. D. Bude and L. Manchanda, Gate Capacitance Attenuation in Mos Devices with Thin Gate Dielectrics, IEEE Electron Device Letters, vol. 17, 11, pp. 521-524, 1996. [47] K. Yang, Y.-C. King and C. Hu, Quantum Effect in Oxide Thickness Determination from Capacitance Measurement, Symposium on VLSI Technology Digest of Technical Papers, pp. 77-78, 1999. [48] C. A. Richter, A. R. Hefner and E. M. Vogel, A Comparison of Quantum-Mechanical Capacitance-Voltage Simulators, IEEE Electron Device Letters, vol. 22, 1, pp. 35-37, 2001. [49] A. Asenov, G. Slavcheva, A. R. Brown, et al., Quantum Mechanical Enhancement of the Random Dopant Induced Threshold Voltage Fluctuations and Lowering in Sub 0.1 Micron Mosfets, IEDM Technical digest, Washington, DC, USA, pp. 535-538, 5-8 December 1999. [50] J. Cai and C.-T. Sah, Gate Tunneling Currents in Ultrathin Oxide Metal-Oxide-Silicon Transistors, Journal of Applied Physics, vol. 89, 4, pp. 2272-2285, 2001. [51] C.-H. Choi, K.-H. Oh, J.-S. Goo, et al., Direct Tunneling Current Model for Circuit Simulation, IEDM Technical digest, Washington, DC, USA, pp. 735-738, 5-8 December 1999. [52] X. Gu, T.-L. Chen, G. Gildenblat, et al., A Surface Potential-Based Compact Model of N-Mosfet Gate-Tunneling Current, IEEE Transactions on Electron Devices, vol. 51, 1, pp. 127-135, 2004. 84

LA TECHNOLOGIE SOI 130 nm [53] Y. Shi, T. P. Ma, S. Prasad, et al., Polarity Dependent Gate Tunneling Currents in Dual- Gate Cmosfet's, IEEE Transactions on Electron Devices, vol. 45, 11, pp. 2355-2360, 1998. [54] R. Van Langevelde, A. J. Scholten, R. Duffy, et al., Gate Current: Modeling, Dl Extraction and Impact on Rf Performance, IEDM Technical digest, Washington, DC, USA, pp. 289-292, 2-5 December 2001. [55] I.-C. Chen, C. W. Teng, D. J. Coleman, et al., Interface-Trap Enhanced Gate-Induced Leakage Current in Mosfet, IEEE Electron Device Letters, vol. 10, 5, pp. 216-218, 1989. [56] V. Nathan and N. C. Das, Gate-Induced Drain Leakage Current in Mos Devices, IEEE Transactions on Electron Devices, vol. 40, 10, pp. 1888-1890, 1993. [57] J. Chen, T.-Y. Chan, I. C. Chen, et al., Subbreakdown Drain Leakage Current in Mosfet, IEEE Electron Device Letters, vol. 8, 11, pp. 515-517, 1987. [58] J.-H. Chen, S.-C. Wong and Y.-H. Wang, An Analytic Three-Terminal Band-to-Band Tunneling Model on Gidl in Mosfet, IEEE Transactions on Electron Devices, vol. 48, 7, pp. 1400-1405, 2001. [59] K. Rais, F. Balestra and G. Ghibaudo, Temperature Dependence of Gate Induced Drain Leakage Current in Silicon Cmos Devices, Electronics Letters, vol. 30, 1, pp. 32-34, 1994. [60] M. Rosar, B. Leroy and G. Schweeger, A New Method for the Description of Gate Voltage and Temperature Dependence of Gate Induced Drain Leakage (Gidl) in the Low Electric Field Region, IEEE Transactions on Electron Devices, vol. 47, 1, pp. 154-159, 2000. [61] J. Chen, F. Assaderaghi, P.-K. Ko, et al., The Enhancement of Gate-Induced-Drain- Leakage (Gidl) Current in Soi Mosfet and Its Impact on Soi Device Scaling, Proceedings of the IEEE International SOI Conference, Fort Lauderdale, FL., USA, pp. 84-85, 6-8 October 1992. [62] N. Lindert, M. Yoshida, C. Wann, et al., Comparison of Gidl in P+-Poly Pmos and N+- Poly Pmos Devices, IEEE Electron Device Letters, vol. 17, 6, pp. 285-287, 1996. [63] S. Geissler, B. Porth, J. Lasky, et al., A New Three-Dimensional Mosfet Gate-Induced Drain Leakage Effect in Narrow Deep Submicron Devices, IEDM Technical digest, Washington, DC, USA, pp. 839-842, 8-11 December 1991. [64] G. O. Lo, A. B. Ioshi and D.-L. Kwong, Hot-Carrier-Stress Effects on Gate-Induced Dreain Leakage Current in N-Channel Mosfet's, IEEE Electron Device Letters, vol. 12, 1, pp. 5-7, 1991. [65] J. E. Moon, T. Garfinkel, J. Chung, et al., A New Ldd Structure: Total Overlap with Polysilicon Spacer (Tops), IEEE Electron Device Letters, vol. 11, 5, pp. 221-223, 1990. [66] M. V. Dunga, A. Kumar and V. R. Rao, Analysis of Floating Body Effects in Thin Film Soi Mosfets Using Gidl Current Technique, I.P.F.A., Singapore, pp. 254-257, 2001. [67] Najeeb-ud-din, M. V. Dunga, A. Kumar, et al., Analysis of Floating Body Effects in Thin Film Conventional and Single Pocket Soi Mosfets Using the Gidl Current Tevhnique, IEEE Electron Device Letters, vol. 23, 4, pp. 209-211, 2002. [68] J. S. Townsend, The Conductivity Produced in Gases by the Motion of Negatively- Charged Ions, Nature, vol. 62, 1606, pp. 340-341, 1900. [69] P. A. Wolff, Theory of Electron Multiplication in Silicon and Germanium, Physical Review, vol. 95, 6, pp. 1415-1420, 1954. [70] A. G. Chynoweth, Ionization Rates for Electrons and Holes in Silicon, Physical Review, vol. 109, 5, pp. 1537-1540, 1958. [71] G.-S. Huang and C. Y. Wu, An Analytical I-V Model for Lightly Doped Drain Mosfet Devices, IEEE Transactions on Electron Devices, vol. 34, 6, pp. 1311-1322, 1987. [72] G. M. Lim, D. J. Kim, Y. W. Park, et al., Additional Resistance Method for Extraction of Separated Nonlinear Parasitic Resistances and Effective Mobility in Mosfets, Electronics Letters, vol. 36, 14, pp. 1233-1234, 2000. 85

CHAPITRE I [73] P. Klein, A Compact-Charge Ldd-Mosfet Model, IEEE Transactions on Electron Devices, vol. 44, 9, pp. 1483-1490, 1997. [74] L. J. McDaid, S. Hall, P. H. Mellor, et al., Physical Origin of Negative Differential Resistance in Soi Transistors, Electronics Letters, vol. 25, 13, pp. 827-828, 1989. [75] D. Sharma, J. Gautier and G. Merckel, Negative Dynamic Resistance in Mos Devices, IEEE Journal of Solid-State Circuits, vol. 13, 3, pp. 378-380, 1978. [76] Y. S. Touloukian, R. W. Powell, C. Y. Ho, et al., Thermal Conductivity - Metallic Elements and Alloys, 1 New York - Washington, IFI/Plenum, p., 1970. [77] Y. S. Touloukian, R. W. Powell, C. Y. Ho, et al., Thermal Conductivity - Nonmetallic Solids, 2 New York - Washington, IFI/Plenum, p., 1970. [78] M. Cao, T. Kamins, P. Vande Voorde, et al., 0.18 µm Fully-Depleted Silicon-on- Insulator Mosfet's, IEEE Electron Device Letters, vol. 18, 6, pp. 251-253, 1997. [79] D. Suh and J. G. Fossum, A Physical Charge-Based Model for Non-Fully Depleted Soi Mosfet's and Its Use in Assessing Floating-Body Effects in Soi Cmos Circuits, IEEE Transactions on Electron Devices, vol. 42, 4, pp. 728-737, April 1995. [80] H.-K. Yu, J.-S. Lyu, S.-W. Kang, et al., A Physical Model of Floating Body Thin Film Silicon-on-Insulator Nmosfet with Parasitic Bipolar Transistor, IEEE Transactions on Electron Devices, vol. 41, 5, pp. 726-733, May 1994. [81] T. Ushiki, K. Kotani, T. Funaki, et al., New Aspects and Mechanism of Kink Effect in Static Back-Gate Transconductance Characteristics in Fully-Depleted Soi Mosfet's on High-Dose Simox Wafers, IEEE Transactions on Electron Devices, vol. 47, 2, pp. 360-366, February 2000. [82] J.-Y. Choi, Analysis and Control of Floating-Body Bipolar Effects in Fully Depleted Submicrometer Soi Mosfet's, IEEE Transactions on Electron Devices, vol. 38, 6, pp. 1384-1391, June 1991. [83] K. Kato, T. Wada and K. Taniguchi, Analysis If Kink Characteristics in Silicon-on- Insulator Mosfet's Using Two-Carrier Modeling, IEEE Journal of Solid-State Circuits, vol. 20, 1, pp. 378-382, February 1985. [84] I. M. Hafez, G. Ghibaudo and F. Balestra, Analysis If the Kink Effect in Mos Transistors, IEEE Transactions on Electron Devices, vol. 37, 3, pp. 818-821, March 1990. [85] M. M. Pelella, J. G. Fossum, D. Suh, et al., Low-Voltage Transient Bipolar Effect Induced by Dynamic Floating-Body Charging in Scaled Pd/Soi Mosfet's, IEEE Electron Device Letters, vol. 17, 5, pp. 196-198, May 1996. [86] J. G. Fossum, M. M. Pelella and S. Krishnan, Scalable Pd/Soi Cmos with Floating Bodies, IEEE Electron Device Letters, vol. 19, 11, pp. 414-416, November 1998. [87] J.-S. Lyu, S.-W. Kang and C.-C. Lee, Substrate Floating Effects of P-Channel Soi Mosfets, Proceedings of the IEEE SOS/SOI Technology Conference, Key West, FL, USA, pp. 87-88, 2-4 October 1990. [88] P. Su, S. K. H. Fung, W. Liu, et al., Studying the Impact of Gate Tunneling on Dynamic Behaviors of Partially-Depleted Soi Cmos Using Bsimpd, Proceedings of the International Symposium on Quality Electronic Design, San Jose, CA, USA, pp. 18-21 March 2002. [89] H.-S. Chen and S. S. Li, A Comparison of Statistical Variation of Threshold Voltage in Bulk Silicon and Soi Mosfets, IEEE International SOI Conference Proceeding, Vail Valley, CO, USA, pp. 42-43, 1-3 October 1991. [90] G. Reichert, C. Raynaud, O. Faynot, et al., Temperature Dependence (300-600k) of Parasitic Bipolar Effects in Soi-Mosfets, European solid state device research conference, Stuttgart; Germany, pp. 11-13 September 1997. [91] T. Matsumoto, S. Maeda, Y. Hirano, et al., Clarification of Floating-Body Effects on Drive Current and Short Channel Effect in Deep Sub-0,25µM Partially Depleted Soi Mosfets, IEEE Transactions on Electron Devices, vol. 49, 1, pp. 55-60, January 2002. 86

LA TECHNOLOGIE SOI 130 nm [92] H.-C. Chow and W.-S. Feng, An Improved Analytical Model for Short-Channel Mosfet's, IEEE Transactions on Electron Devices, vol. 39, 11, pp. 2626-2629, 1992. [93] J. B. Kuo and S.-C. Lin, Modeling of Single-Transistor Latch Behaviour in Partially- Depleted (Pd) Soi Cmos Devices Using a Concise Soi-Spice Model, International Conference on Solid-State and Integrated-Circuit Technology, Shanghai, China, pp. 891-894, 22-25 October 2001. [94] M. M. Pelella, C. T. Chuang, C. Tretz, et al., Hysteresis in Floating-Body Pd/Soi Cmos Circuits, IInternational Symposium on Vlsi Technology, Systems, and Applications: Proceedings of Technical Papers, Taipei, Taiwan, pp. 278-281, 8-10 June 1999. [95] D. Suh and J. G. Fossum, Dynamic Floating-Body Instabilities in Partially Depleted Soi Cmos Circuits, IEDM Technical digest, San Francisco, Ca., USA, pp. 661-664, 11-14 December 1994. [96] C. F. Edwards, W. Redman-White, B. M. Tenbroeck, et al., The Effect of Body Contact Series Resistance on Soi Cmos Amplifier Stages, IEEE Transactions on Electron Devices, vol. 44, 12, pp. 2290-2294, 1997. 87