ACQUISITION D DONNS Le rôle de ytème à microproceeur et de plu en plu important lor de l'acquiition de donnée. Le grandeur à aiir ont le plu ouvent de type analogique, le ytème devra donc comprendre un convertieur analogique numérique C.A.N. tranformant le ignal d'entrée ( tenion v e (t) ou courant i e (t) ) en une grandeur numérique codée ur un certain nombre de bit. D'autre part, i la grandeur d'entrée varie au cour du temp, il peut être néceaire de placer entre le capteur et le C.A.N., un échantillonneur bloqueur, afin que l'amplitude du ignal appliqué au C.A.N. oit table durant la converion. Le ignal traité numériquement era enuite converti en une tenion v (t) ou un courant i (t) grâce à un convertieur numérique analogique, C.N.A. Le "compact dic" et une bonne illutration de cette chaîne :Le ignal analogique iu du microphone et d'abord amplifié, pui échantillonné, converti en une grandeur numérique codée, le dique contient cette information codée. Le lecteur de dique effectue la converion numérique analogique, avant d amplifier le ignal analogique. 1. CONVSION NUMIQU ANALOGIQU C'et la tranformation d'une grandeur numérique codée ur n bit en un ignal analogique (tenion ou courant). Le ymbole d'un C.N.A. et repréenté ci-deou : 1.1 chelle de réitance pondérée / /4 /2 K3 K2 K1 K0 2 v K i : repréente un interrupteur électronique commandé par le bit de poid i. Il era fermé i le bit et à 1, ouvert 'il et à zéro n appelant b i le bit aocié à K i, on pourra écrire : V V = 2. b b b +. + +..... / 2 / 2 0 1 n 1 n 1 2. =. 0 +. 1+... +. n 1 ( b 2 b 2 b ) La tenion de ortie et donc bien proportionnelle au nombre appliqué à l'entrée. : et la tenion de référence du convertieur, elle devra être choiie avec beaucoup de oin, la préciion du convertieur y étant liée directement. Lorque tou le bit d'entrée ont à zéro auf b 0 : V = 2./ = q q : repréente la quantité élémentaire analogique ou quantum (c'et ici une tenion), c'et à dire la plu faible valeur analogique différente de zéro que l'on peut obtenir en ortie. Lorque tou le bit d'entrée ont à un : V = q.(1+ 2+...+ 2 n-1 ) = q.(2 n -1) = Vo Vo : tenion maximale en ortie du convertieur ou tenion pleine échelle. emarque : certain auteur conidèrent que la tenion pleine échelle vaut q.2 n. Ce montage, bien que fonctionnant parfaitement, néceite 2 n réitance différente. Ce réitance ne pourront être choiie dan le érie normaliée (car n = 2. n-1 ) et lorque n augmente, le rapport entre la plu faible et la plu forte réitance augmente exponentiellement (2 n ). n 1 CCNNAA CCAA NN... ddoocc 1
1.2 C.N.A. A SAU POND Pour limiter le nombre de réitance différente dan un C.N.A. à réitance pondérée, on peut utilier en ortie un ommateur lui-même pondéré. / /4 /2 / /4 /2 K7 K6 K5 K4 K3 K2 K1 K0 v2 v 1 /16 v ( 2 4 ) ( 2 4 ) V =. b +. b +. b +. b 1 0 1 2 3 V =. b +. b +. b +. b 2 4 5 6 7 V = ( V + 16. V ) ( 0 2 1 4 2 12 7 ) V =. b +. b +. b +... +. b i V =. 2. b n 1 i= 0 1 2 i 1.3 SAU D SISTANCS -2 Ce montage préente l'intérêt de ne plu utilier que deux valeur de réitance quel que oit le nombre de bit à convertir. A B C D 2 2 2 2 2 2 0 1 K0 K1 K2 K3 0 1 0 1 0 1 v Il a pour chéma équivalent : A B C D 2 2 2 2 2 2 b0. b1. b2. b3. v CCNNAA CCAA NN... ddoocc 2
qui implifié donne : D 2 b 0. 16 b 1. b 2. b 3. 4 2 v Pour un convertieur n bit, on aura: V V n n 2. b 0 b1 bn 1 = + 1 +... + 2 2 2 2. = n 0 + 1+ +. 2 n 1 ( b 2. b... 2. b ) n 1 xpreion analogue à celle vue au 1.1), le quantum ayant maintenant pour valeur q = 2./(.2 n ) L inconvénient de ce montage et de faire commuter l invereur entre deux tenion différente (0 et ). On lui préfère généralement le montage uivant pour lequel le tenion en poition 0 ou 1 ont identique (0 volt). le calcul et également plu imple puique l extrémité inférieure de réitance 2 et au potentiel 0 : V D = V C /2 = V B /4 = V A / = -/16, or : 2 V = ( b0.vd + b1.vc + b2.vb + b3. VA ) 2 2. V = ( b0 + 2.b 1 + 4.b 2 +. b3 ) 32 2. n 1 V = ( b0 + 2.b1 +... + 2. bn 1) n+ 1.2 A B C D 2 2 2 2 2 2 K3 0 1 K2 K1 K0 0 1 0 1 0 1 v 1.4 C.N.A. POU BINAI COMPLMNT A 2 / KS /4 /2 K3 K2 K1 V CCNNAA CCAA NN... ddoocc 3
Un nombre igné de n bit ( b o à b n-1 ) peut être : poitif N + = N ( N : nombre binaire de n-1 bit ) négatif N - = N'-2 n-1 ( N' : nombre binaire de n-1 bit ) Le bit de poid fort indiquant le igne (1 pour un nombre négatif, 0 pour un nombre poitif) Par exemple pour un nombre de 4 bit (3 bit de code et 1 bit de igne) : +3 'écrit 0011 2 0 +2 1 = N + -3 'écrit 1101-2 3 +2 0 +2 1 = -+1+2 = -2 n-1 +3 = 5 = N - d où le CNA repréenté ci-deu. 1.5 C.N.A. POU NOMB DCIMAL COD N BINAI Un nombre décimal codé en binaire néceite 4 bit. Lorqu'on pae de unité aux dizaine la tenion de ortie doit être dix foi plu grande ; i l'on veut conerver de réeaux identique - 2, il faut utilier une tenion de référence dix foi plu petite, ce que l'on peut obtenir avec un divieur de tenion.,1 A' B' C' D' 9 A B C D 2 2 2 2 2 2 2 2 2 2 K'3 0 1 K'2 K'1 K'0 0 1 0 1 0 1 K3 0 1 K2 K1 K0 0 1 0 1 0 1 v 10.2 [( b + 2.b + 4.b +.b ) + 10. ( b' + 2.b' + 4.b'.b' )] r V = 3 0 1 2 3 0 1 2 + 1.6 CAACTISTIQUS 1.6.1 éolution analogique La réolution d'un C.N.A. de n bit vaut : r = Vo/(2 n - 1) = q Le contructeur ne donne en général que le nombre de bit de on convertieur. 1.6.2 Préciion - Linéarité V 3 courbe réelle courbe idéale nombre à l'entrée Préciion : ε = V réelle - V idéale La préciion relative ε r et le rapport entre ε et la tenion de ortie pleine échelle. ε r = ε/vo 'exprime en pourcentage. CCNNAA CCAA NN... ddoocc 4
1.6.3 Monotonie V Si une augmentation de N entraîne normalement une augmentation de V, il y a erreur de monotonie i l'augmentation de N ne e traduit pa par une augmentation de V. 1 2 3 4 5 6 7 courbe idéale non linéarité défaut de monotonie non linéarité nombre à l'entrée 1.6.4 Temp de propagation t p et de converion t c t p : le nombre N paant de 0 à 2 n -1, V pae de 0 à V 0 /2 en t p. t c : c'et le temp au bout duquel V atteint V 0 à un demi-quantum prè lorque le nombre à l'entrée pae de 0 à 2 n -1. V Vo +q/2 Vo -q/2 Vo 2 t p fig 5 t c t 1.6.5 Tenion ou courant de décalage C'et la valeur de la tenion ou du courant de ortie lorque N = 0. 1.6.6 rreur de tranition Le bit d'entrée d'un C.N.A. ne changent pa imultanément, ne erait-ce que par le différente vitee de commutation de interrupteur électronique. L'erreur de tranition la plu importante a lieu lor du paage de 2 n-1-1 à 2 n-1 oit de 011...1 à 100...0. Deux ca peuvent e produire : Commutation à "1" trop tôt xemple : pour 4 bit 0111 1111 1000 Donc V pae par Vo entre le deux valeur. Commutation à "1" trop tard 0111 0000 1000 V pae par 0 entre le deux valeur. 1.6.7 Coefficient de température C'et la variation de la tenion (ou du courant) pleine échelle avec la température. Il 'exprime en p.p.m./ C. CCNNAA CCAA NN... ddoocc 5
2. CONVSION ANALOGIQU NUMIQU C'et la tranformation d'une grandeur analogique (généralement une tenion) en une information numérique (mot binaire). Le ymbole d'un C.A.N. et repréenté cicontre. 2.1 STUCTU DS C.A.N. SI 2.1.1 Convertieur imple rampe Il utilie le principe de la converion tenion-durée. Vr Ve VS1 AZ Horloge V H VS2 Compteur v H TH vr T t ve v 1 t v 2 t t La tenion Ve et comparée au ignal iu d'un générateur de rampe Vr. Le compteur ne peut totalier le impulion iue d'une horloge que pendant le temp τ durant lequel V S1 et à l'état haut. La meure et répétée au bout d'un temp T ; avant chaque comptage, le compteur et remi à zéro. V r = (/T).t à t = τ, V r = V e donc V e = (/T).τ et τ = (V e /).T CCNNAA CCAA NN... ddoocc 6
Pendant le temp τ, le compteur compte N impulion : N = τ/t H = (Ve.T)/(.T H ) = K.V e avec K = T/(.T H ) Le nombre N en ortie et bien proportionnel à Ve mai K dépend de T et : le générateur de rampe doit conerver une fréquence et une amplitude contante. T H : l'horloge doit être à quartz pour une bonne préciion. Pour minimier l erreur ur le nombre d impulion comptée, on doit avoir également τ >> T H. 2.1.2 Convertieur double rampe Ve Vr 1 V S1 - C Logique de déclenchement VH Horloge VS2 Compteur AZ Le chéma préente un C.A.N. prévu pour de tenion Ve poitive.(la tenion de référence et alor négative). Le comparateur fournit une tenion correpondant à un niveau S 1 = 0 ou S 1 = 1. pendant θ = nt H, C = 0, la tenion V e et appliquée à un intégrateur : 1 v e. t v r = v edt = τ τ τ : contante de temp de l intégrateur La tenion v r croît linéairement en fonction du temp. v r > 0 donc S 1 = 1 mai C étant au niveau 0, le ignal d'horloge n'et pa tranmi au compteur. Au bout du temp θ = nt H : v r = (n.ve.t H )/τ. à l'intant t = θ, C = 1, la tenion de référence - et appliquée à l'intégrateur : 1 v r = dt (1) τ La tenion v r décroît linéairement en fonction du temp. Tant que v r > 0, S 1 = 1 et C = 0, le impulion d'horloge ont appliquée au compteur. Lorque v r tombe à zéro volt, S 1 pae à zéro, bloquant le compteur. La durée de comptage et déterminée à partir de l'équation (1) : n. Ve. T = dt = H 1. t n. TH t = τ τ τ Ve Le nombre d'impulion comptée en t et donc : N = t/t H = (n/).v e N ne dépend plu que de la tenion de référence. CCNNAA CCAA NN... ddoocc 7
vr T t t emarque : n choiiant θ multiple de la période du ecteur, l'intégration du "50Hz" donnera une valeur nulle d'où une trè bonne réjection du 50 Hz. 2.1.3 Convertieur à rampe numérique Le ignal d'horloge et appliqué au compteur tant que V e > V r ; à chaque impulion d'horloge, le compteur et incrémenté, d'où une augmentation de V r. Lorqu'à l'intant θ, V r atteint V e, le comptage 'arrête. θ = n.t H V r = a.n.t H = V e N = θ/t H = V e /(a.t H ) Vr U # Ve VS1 n bit Horloge VS2 Compteur V H Avec ce type de montage, i Ve diminue aprè avoir augmenté, l'affichage ne variera pa (Mémoriation de la tenion d entrée maximale). Pour y remédier, on utilie un compteur-décompteur. Vr U # Ve V S1 n bit Horloge VH C Compteur 1 D Décompteur CCNNAA CCAA NN... ddoocc
2.1.4 Convertieur à approximation ucceive v e v 1 v r LOGIQU v2 GIST v H HOLOG CAN à approximation ucceive Pour augmenter la rapidité, on utilie une logique de commande qui poitionne le bit de poid fort à 1, le autre retant à zéro. i V r < V e, b n-1 et maintenu à 1, on poitionne alor b n-2 à 1 i V r > V e, on remet b n-2 à 0 pui on pae au bit uivant et aini de uite. Par exemple pour 11q < V e < 12q (q : quantum) et une converion ur 4 bit : V r = q < V e b 3 = 1 valeur affichée : 1000 en T H V r = q + 4q > V e b 2 = 0 valeur affichée : 1000 en 2T H V r = q + 2q < V e b 1 = 1 valeur affichée : 1010 en 3T H V r = q + 2q + q < V e b 0 = 1 valeur affichée : 1011 en 4T H Vr (xq) 16 14 12 10 6 4 2 1 2 3 4 5 6 t (X TH) La converion et terminée en 4T H alor qu'avec un convertieur à rampe la durée aurait été de 11T H. Pour un convertieur n bit la durée maximale de converion vaut n.t H alor qu avec un convertieur à rampe elle aurait pour valeur : (2 n - 1).T H. CCNNAA CCAA NN... ddoocc 9
2.2 C.A.N. PAALLL (FLASH) 2.2.1 Principe Il et contitué de 2 n -1 comparateur qui effectuent le comparaion entre V e et (2 n 1) tenion de référence. Ve 6,5.o C7 5,5.o 4,5.o 3,5.o 2,5.o 1,5.o 0,5.o 2 C6 C5 C4 C3 C2 C1 TANSCODU b2 b1 b0 Par exemple pour un C.A.N. 4 bit : Ve et comparée imultanément à o/2 o/2 + o o/2 + 2.o o/2 + 6.o oit : o/2 à (2 n -3).o/2 Un trancodeur et chargé de convertir la ortie de comparateur (2 n -1 bit) en un nombre de n bit. Le temp de converion dépend de la vitee de comparateur mai aui du temp de propagation à traver le porte du trancodeur. Un tableau de Karnaugh permet de montrer que : b = C 2 4 b = C + C.C 1 6 2 4 b = C.C + C.C + C.C + C 0 1 2 3 4 5 6 7 d'où le premier chéma de trancodeur : CCNNAA CCAA NN... ddoocc 10
C4 Trancodeur CAN parallèle 3 bit B2 C2 C6 1 B1 C3 C5 1 B0 C1 C7 Mai pour augmenter la rapidité, on adopte plutôt le econd chéma pour lequel le temp de propagation et plu faible : C4 B2 C2 C6 B1 C3 C1 C5 B0 C7 CCNNAA CCAA NN... ddoocc 11
Le porte NAND ont de ortie à collecteur ouvert (ou drain ouvert) et le comparateur ont 2 ortie complémentaire. Vcc A B C D S S = A.B + C.D Ce convertieur ont trè rapide. Le principal inconvénient et le nombre de comparateur utilié et leur intégration. 2.2.2 xtenion du nombre de bit Ve B0 B1 B2 A Le montage utilie 2 C.A.N. et un C.N.A. ; pour un convertieur de n bit, la préciion du premier C.A.N. et du C.N.A. doit être de 1/(2 n -1). Le montage comporte 2x7 = 14 comparateur pour 6 bit oit 2.(2 n/2-1) au lieu de 2 n -1 dan le ca précédent. 2.2.3 C.A.N. bipolaire Lorque la tenion Ve et poitive, la ortie du comparateur et au niveau 1. La ortie Q de la bacule D pae à 1 au premier front du ignal d horloge appliqué ur l entrée CK. L amplificateur A a pour coefficient d amplification +1 : la tenion V e et appliquée au CAN an changement de igne. Lorque la tenion et négative, la ortie du comparateur et à zéro. La ortie Q de la bacule D pae à zéro au premier front du ignal d horloge appliqué ur l entrée CK. L amplificateur A a pour coefficient d amplification -1 : la tenion V e et appliquée au CAN aprè un changement de igne. La ortie complémentée de la bacule D peut être utiliée comme bit de igne. B A-B B3 B4 B5 CCNNAA CCAA NN... ddoocc 12
Ve D Q ignal d'horloge CK Q Ve<0 donc Q=0 et A = -1 Ve>0 donc Q=1 et A = +1 Q et le bit de igne (0 i Ve>0, 1 i Ve<0) A ver C.A.N. unipolaire 2.3 CAACTISTIQUS DS C.A.N. 2.3.1 éolution C'et la tenion d'entrée qui fait paer le nombre en ortie de zéro à un. Pour le convertieur à ortie BCD, la réolution 'exprime en "digit" ou en point (ex : voltmètre 2000 point). 2.3.2 rreur de quantification C'et la différence entre la réelle et idéale (droite paant par l'origine). C7 C6 C5 C4 C3 C2 C1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 v e B2 B1 B0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 erreur de quantification LSB/2 v e -LSB/2 lle et donnée en fraction de quantum (LSB : leat ignificant bit). x : 1/2 LSB CCNNAA CCAA NN... ddoocc 13
2.3.3 rreur de facteur d'échelle Si pour obtenir le nombre maximum en ortie, la tenion d'entrée doit être différente de Vo (tenion pleine échelle), il y a erreur de facteur d'échelle, cette erreur 'exprime en fraction de LSB. x : pour Vo = 10V et un CAN de bit : q = 39mV erreur max 1/2 LSB = 19,5mV. 2.3.4 Abence de code C'et l'équivalent de l'erreur de monotonie pour le C.N.A., une augmentation de q mv à l'entrée ne e traduiant pa par une augmentation du nombre en ortie. 2.3.5 Non linéarité lle ont définie de la même façon que pour le C.N.A.. Si V > q, il y a abence de code. 2.3.6 Tenion de décalage Le contructeur indique a valeur maximale.(x : 10 LSB), cette tenion de décalage peut être réglée mai elle et enible à la température. 2.3.7 Impédance d'entrée lle varie d un CAN à l autre : de quelque kω à 10 12 Ω. CCNNAA CCAA NN... ddoocc 14
3. CHANTILLONNU BLOQUU Son rôle et de prélever une tenion à un intant donné (échantillonnage) et de la mémorier durant le temp de la converion (blocage). 3.1 PINCIP L'interrupteur K et fermé durant un temp trè court pendant lequel le condenateur C e charge ou la tenion v e ; l'interrupteur 'ouvre, la tenion V et égale à la tenion v c, qui doit reter contante. Il y a donc deux contrainte : la charge du condenateur doit être la plu rapide poible. La réitance ON du commutateur analogique aini que l'impédance interne du générateur doivent être faible. a décharge doit être trè lente, le condenateur doit donc être d'excellente qualité, la réitance d'entrée de l'étage uivant aini que la réitance du commutateur analogique ouvert doivent être trè grande (montage uiveur). 3.2 STUCTU DS CHANTILLONNUS BLOQUUS 3.2.1 Structure de bae Pour obtenir une impédance de ource faible, on place également en amont du condenateur un étage uiveur. K ve C v L'inconvénient de ce montage et que le tenion de décalage de deux amplificateur 'ajoutent. Pour y remédier, on pourrait utilier le montage uivant pour lequel : v' = A'.(v e -v ) et v = A".(v'-v ) donc v = A'.A".v e /(1+A"+ A'.A") v e K A' A" ve v' C v Mai ce montage n'et pa parfait non plu puique lor du blocage (K ouvert), l'amplificateur A' et en boucle ouverte, a ortie et donc aturée ; il perd donc en rapidité (temp de déaturation au paage du blocage à l'échantillonnage). On ajoute donc deux diode montée tête-bêche, la tenion v -v e étant alor appliquée aux borne de. CCNNAA CCAA NN... ddoocc 15
K D1 D2 ve C v 3.2.2 Verion rapide Dan ce montage, le pont de diode joue le rôle du commutateur ; i v > 0 le diode ont paante, i v = 0, elle ont bloquée. Utilié en HF pour numériation de la TV par exemple. v v e commande C v 3.2.3 Structure à intégrateur actif C e charge à courant contant d'intenité : i = V e / ON juqu'à ce que V = -( 2 / 1 ).V e. 2 C K 1 ve v CCNNAA CCAA NN... ddoocc 16
3.3 CHOIX DS COMPOSANTS Il e réume au choix du condenateur puique le rete et intégré. Il doit préenter : un faible angle de perte (conervation de v e ) une inductance érie faible (charge rapide) une bonne tabilité en fonction de la température. On le choiira au polypropylène, au polytyrène ou au téflon. Lorque le contructeur prévoit une implantation pour on circuit, il faudra le repecter de façon à limiter le interaction entre la ortie et l'entrée. 3.4 FQUNC D'CHANTILLONNAG Pour que l'information contenue dan le ignal d'entrée e retrouve dan le échantillon, la fréquence minimale d'échantillonnage doit être égale au double de la fréquence maximale du ignal appliqué à l'entrée. 3.5 CAACTISTIQUS D'UN CHANTILLONNU-BLOQUU Le circuit d'entrée d'un échantillonneur- bloqueur étant un amplificateur opérationnel, on retrouvera e caractéritique (offet, bande paante, impédance d'entrée...) 3.5.1 Temp d'acquiition (Acquiition time) C'et le temp néceaire pour acquérir une nouvelle valeur analogique. Ce temp dépend de la valeur du condenateur et de l'amplitude de la tenion à échantillonner. Le contructeur précie donc ce valeur. De plu, puiqu'il 'agit de la charge d'un condenateur, elle n'et atteinte théoriquement qu'au bout d'un temp infini, le contructeur préciera donc avec quel pourcentage d'erreur la valeur finale et obtenue. 3.5.2 Préciion du gain (Gain accuracy) La tenion de ortie et égale à la tenion échantillonnée à un pourcentage d'erreur prè. L'erreur de gain et définie par le rapport : V / V e 3.5.3 Saut de tenion au blocage (Hold tep) Lorqu'on pae de l'échantillonnage au blocage, la tenion de ortie varie : c'et le aut de tenion au blocage, qui dépend de la capacité du condenateur. 3.5.4 rreur dynamique d'échantillonnage (Dynamic ampling error) Durant le blocage, une variation de la tenion d'entrée e traduit par une variation de celle de ortie. L'erreur et exprimée en mv pour une capacité donnée et un "lew rate" du ignal à l'entrée précié. 3.5.5 Perte de mémoriation (Hold mode voltage droop) C'et la variation de la tenion de ortie (décharge du condenateur) pendant le blocage. 3.5.6 Délai d'ouverture (Aperture time) Durée néceaire entre la commande de blocage et une tranition de la tenion d'entrée afin de ne pa affecter la tenion de ortie. 3.5.7 Interaction entrée ortie (Hold mode feedthrough) Au blocage, une partie de la tenion d'entrée e retrouve en ortie. V e /V et exprimée en % ou en db pour une amplitude et une fréquence du ignal d'entrée. CCNNAA CCAA NN... ddoocc 17