Conception et exploitation des processeurs

Dimension: px
Commencer à balayer dès la page:

Download "Conception et exploitation des processeurs"

Transcription

1 Chargés de cours : Frédéric Pétrot et Sébastien Viardot Année universitaire Structure du cours C1 C2 C3 au VHDL aux langages d'assemblage pour les ISA x86 et MIPS Conventions pour les appels de fonctions en assembleur x86 et MIPS 2 / à l'assembleur x86 3 à l'assembleur MIPS 4 3 / 32

2 Étude du langage d'assemblage de 2 processeurs Intel x86 (pentium) ISA hégémonique, desktops, laptops et serveurs Constructeur Intel a, compatibilité ascendante depuis 1979 Machine CISC : Complex Instruction Set Computer a wwwintelcom MIPS R3000 ISA symbolique RISC : Reduced Instruction Set Computer Constructeur MIPS a, 1988 Importante part de marché dans l'embarqué (networking en particulier), mais nettement moins que ARM b, favori des smartphones et autres tablettes a wwwmipscom b wwwarmcom 4 / 32 CISC Intel x86 jeu d'instruction prolique, 425 en 2004 sans les extensions multimédia et 64 bits destiné à être programmé par un humain vise un code compréhensible et dense nombreux modes d'adressage opérandes peuvent être des cases mémoire registres spécialisés par le matériel cherche à optimiser la taille du programme par l'utilisation d'instructions complexes 5 / 32 RISC MIPS R3000 jeu d'instruction minimaliste, 65 dans le R3000, moins de 80 dans ses évolutions destiné à être la cible d'un compilateur instruction de taille xe menant à une occupation mémoire du programme plus grande registres à usage général, utilisation logicielle conventionnelle un mode d'adressage unique, architecture load/store opérande = registre 6 / 32

3 Programmation assembleur Langage traduit en binaire compréhensible par la machine Transformation fondamentalement syntaxique caractéristiques diérentes important de connaître les deux types Attention! Ne pas confondre les 2 assembleurs!!! 7 / 32 à l'assembleur x à l'assembleur x86 3 à l'assembleur MIPS 4 8 / 32 à l'assembleur x86 ISA x86 : Registres Registre bits bits Remarque 32 bits 15 à 8 7 à 0 %eax %ax parfois spécialisé %ah %al %ebx %bx parfois spécialisé %bh %bl %ecx %cx parfois spécialisé %ch %cl %edx %dx parfois spécialisé %dh %dl %esi %si parfois spécialisé %edi %di parfois spécialisé %esp %sp pointeur de pile %ebp %bp pointeur de contexte %eip %ip pointeur d'instruction %eflags %flags registre des indicateurs Considérés comme registres à usage général durant ce cours Attention, ils peuvent être utilisés implicitement par certaines instructions que nous n'étudierons pas 9 / 32

4 à l'assembleur x86 ISA x86 Adresses Sur 32 bits, de 0x0000_0000 à 0xFFFF_FFFF Données Sur 32, 16 ou 8 bits Instruction contient information de taille Organisation mémoire little endian Valeur 0x stockée en 0xDEAD_BEEC Adresse 0xDEADBEEC 0xDEADBEED 0xDEADBEEE 0xDEADBEEF Valeur 0x78 0x56 0x34 0x12 10 / 32 à l'assembleur x86 Sous-ensemble pour commencer, Suxes Précisent la taille de la valeur manipulée par l'instruction l (long) : 32 bits w (word) : 16 bits b (byte) : 8 bits Copies entre éléments mémorisants mov suxe source, destination entre registres : movl %eax, %ebx registre vers mémoire : movb %al, v ebx eax mem[v] 70 al mémoire vers registre : movw u, %bx bx 150 mem[u] 150 constante vers registre : movb $45, %dh dh const vers mém : movl $0x1234, t mem[t] 310 0x mémoire vers mémoire : impossible 11 / 32 à l'assembleur x86 Les plus courantes, Arithmétiques addw %ax, %bx bx bx + ax subb $20, %al al al 20 negl %eax eax eax shll $1, %eax eax eax shrl $4, %ebx ebx 0 4 ebx 314 sarl $12, %ebx ebx ebx Logiques andw $0xD0D0, %cx orb $0xFA, %al xorl %eax, %eax notl %ecx cx cx and 0xD0D0 al al or 0xFA eax eax xor eax ecx ecx 12 / 32

5 à l'assembleur x86 Les plus courantes, Comparaisons cmpl $5, %eax eags ags(eax 5) testb $0x01, %bl eags ags(1 and bl) Branchements Décision prise en fonction du contenu des ags jmp label jxx label ip label adresse instruction suivante ip label si xx est vraie, si non xx 13 / 32 à l'assembleur x86 Les plus courantes, Branchements Comparaison Entiers naturels Entiers signés > ja, jnbe jg, jnle jae, jnb jge, jnl < jb, jnae jl, jnge jbe, jna jle, jng = je, jz jne, jnz n not, a above, b below, g greater, l less, e equal, z zero 14 / 32 à l'assembleur MIPS 1 2 à l'assembleur x86 3 à l'assembleur MIPS 4 15 / 32

6 à l'assembleur MIPS ISA MIPS Registre Remarque 32 bits $0 registre trash (peut être écrit, zéro en lecture) $1-$30 non spécialisés $31 contient l'adresse de retour de fonction Adresses Sur 32 bits, de 0x0000_0000 à 0xFFFF_FFFF Données Sur 32, 16 ou 8 bits Seules les instructions de chargement ou de stockage mémoire contiennent information de taille Organisation mémoire little endian 16 / 32 à l'assembleur MIPS ISA MIPS Sous-ensemble pour commencer, Suxes pour les chargements/stockages mémoire Précisent la taille de la valeur manipulée par l'instruction w (word) : 32 bits h (half) : 16 bits b (byte) : 8 bits Copies entre éléments mémorisants entre registres : add $3, $2, $0 $3 $2 reg vers mém : sw $12, 96($5) mem[$5 + 96] 310 $12 mém vers reg : lb $2, -15($1) $ mem[$1 15] 70 const vers reg : ori $3, $0, 0xBEEF $ xBEEF const vers demi-mot poids fort reg : lui $4, 0xDEAD $4 0xDEAD 0 16 const vers mém : impossible mém vers mém : impossible 17 / 32 à l'assembleur MIPS Les plus courantes, Arithmétiques add $4, $12, $23 $4 $12 + $23 sub $14, $9, $30 $14 $9 $30 addi $2, $17, -1 $2 $17 1 sllv $1, $12, $7 $1 $12 31 $ $740 sra $4, $3, 9 $4 $ $3 319 Logiques and $14, $9, $30 $14 $9 and $30 ori $4, $3, 0xFF $4 $3 or x00FF xori $1, $12, 0xAAAA $1 $12 xor xAAAA nor $4, $12, $23 $4 $12 or $23 18 / 32

7 à l'assembleur MIPS Les plus courantes, Comparaisons sltu $4, $12, $23 slti $2, $17, -1 $ si 0 $12 < 0 $23, 0 32 sinon $ si $17 < xFFFF, 0 32 sinon Branchements inconditionnels (sauts) j label pc label jr $31 pc $31 19 / 32 à l'assembleur MIPS Les plus courantes, Branchements conditionnels beq $2, $3, label pc label si $2 = $3, adresse instruction suivante sinon bne $2, $3, label pc label si $2 $3, adresse instruction suivante sinon blez $2, label pc label si $2 0, adresse instruction suivante sinon bgtz $2, label pc label si $2 > 0, adresse instruction suivante sinon 20 / à l'assembleur x86 3 à l'assembleur MIPS 4 21 / 32

8 if C : int x = ; if (x == 5) x += 2; else x -= 4; x86 : ; x est dans %eax if: cmpl $5, %eax jne else addl $2, %eax jmp endif else: subl $4, %eax endif: MIPS : ; x est dans $4 if: li $1, 5 bne $4, $1, else addi $4, $4, 2 j endif else: addi $4, $4, -4 endif: 22 / 32 while C : int x = ; while (x > 5) x -= 1; x86 : while: cmpl $5, %eax jle endwhile subl $1, %eax jmp while endwhile: MIPS : while: slti $1, $4, 6 bne $1, $0, endwhile addi $4, $4, -1 j while endwhile: 23 / 32 for, équivalent structuré du while x86 : C : int x = ; unsigned int i; for (i = 0; i < 5; i++) x = x + 4; movl $0, %ecx for: cmpl $5, %ecx jae endfor addl $4, %eax addl $1, %ecx jmp for endfor: MIPS : li $2, $0 for: slti $1, $2, 5 beq $1, $0, endfor addi $4, $4, 4 addi $2, $2, 1 j for endfor: 24 / 32

9 Premier programme : pgcd C : int main(void) unsigned a, b; a = 15; b = 10; while (a!= b) if (a < b) b = b - a; else a = a - b; return 0; x86 : globl main main: enter $0, $0 movl $15, %ecx movl $10, %edx while: cmpl %ecx, %edx je endwhile if: jb else subl %ecx, %edx jmp endif else: subl %edx, %ecx endif: jmp while endwhile: leave movl $0, %eax ret MIPS : globl main main: addi $4, $0, 15 addi $5, $0, 10 while: beq $4, $5, endwhile if: slt $1, $4, $5 beq $1, $0, else sub $5, $5, $4 j endif else: sub $4, $4, $5 endif: j while endwhile: addi $2, $0, 0 jr $31 25 / 32 Éclaircissements globl main étent la visibilité de l'étiquette main aux autres chiers prologue et épilogue de fonction minimaux : x86 enter $0,$0 leave ; retourne zéro movl $0, %eax ret MIPS ; retourne zéro addi $2, $0, 0 ; $31 contient l'adresse ; de retour de la fonction jr $31 Permet de faire tourner vos premiers programmes Clarication complète au Cours 3! 26 / 32 Vue mémoire 1 2 à l'assembleur x86 3 à l'assembleur MIPS 4 27 / 32

10 Vue mémoire Exécutable en mémoire Exécutable constitué de 4 parties Code Directive text En lecture seulement Commence en bas de la mémoire Données connues statiquement Directive data Variables globales initialisées au lancement En lecture/écriture Directive lcomm Variables globales non explicitement initialisées, initialisées à zéro au lancement En lecture/écriture 28 / 32 Vue mémoire Exécutable en mémoire Données connues statiquement Directive rodata Constantes initialisées au lancement En lecture seulement Placées à la suite du code Données allouées dynamiquement Pile Variables globales dont les adresses sont dénies à l'exécution Placées à la suite des données initialisées Gérée par le matériel et/ou le logiciel lors des appels de fonctions Commence à la n de la mémoire 29 / 32 Vue mémoire Résumé 0xFFFFFFFF 0x 0x pile tas bss 0x data 0x données rodata 0x 0x code text 0x 0x x x 0x code text 0x rodata 0x données data bss tas 0x 0x pile 0x 0xFFFFFFFF 30 / 32

11 Informations techniques 1 2 à l'assembleur x86 3 à l'assembleur MIPS 4 31 / 32 Informations techniques Informations techniques Nom de chier Historiquement xs : assembleur xs : préprocesseur C avant assembleur Maintenant comportement identique : cpp+asm Génération du binaire gcc -gstabs -o x xs -gstabs : ajoute les information permettant de déverminer -o file : donne le nom file au chier produit 32 / 32

Programmation assembleur sur l architecture x86

Programmation assembleur sur l architecture x86 Mini-projet système : développement d un noyau de système d exploitation Responsable : Christophe Rippert Christophe.Rippert@Grenoble-INP.fr Introduction Programmation assembleur sur l architecture x86

Plus en détail

Conception et exploitation des processeurs

Conception et exploitation des processeurs Chargé de cours : Frédéric Pétrot Équipe pédagogique : Alban Bourge, Stéphane Mancini, Claire Maiza, Luc Michel, Olivier Muller (resp.), Sebastien Viardot Année universitaire 2013-2014 Structure du cours

Plus en détail

Instructions assembleur

Instructions assembleur Instructions assembleur 0001011011110110 0001011101101101 10001001 Instruction vue par le programmeur assembleur ou instruction élémentaire cible d'un compilateur Réalise une modification de l'état interne

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 5 19 novembre 2012 Archi 1/21 La couche ISA (Instruction Set Architecture) Archi 2/21 Rappel : architecture en couches 5. Langages haut niveau Compilation 4. Langage

Plus en détail

Assembleur x86. Eric Cariou. Université de Pau et des Pays de l'adour Département Informatique. Eric.Cariou@univ-pau.fr

Assembleur x86. Eric Cariou. Université de Pau et des Pays de l'adour Département Informatique. Eric.Cariou@univ-pau.fr Assembleur x86 Eric Cariou Université de Pau et des Pays de l'adour Département Informatique Eric.Cariou@univ-pau.fr 1 Niveaux de programmation Du plus bas niveau (1) au plus abstrait (6) 1) Impulsions

Plus en détail

La famille x86. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

La famille x86. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne La famille x86 Laboratoire de Systèmes Logiques Désavantages de l architecture x86 Très vieille architecture: basée sur le 8080 (commercialisé en 1974, 6 000 transistors et 8 registres) Le premier 8086

Plus en détail

Conception et exploitation des processeurs

Conception et exploitation des processeurs Chargé de cours : Frédéric Pétrot Équipe pédagogique : Stéphane Mancini, Luc Michel, Olivier Muller, Christophe Rippert, Sebastien Viardot Année universitaire 2012-2013 Structure du cours C1 C2 C3 C4 aux

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation

Architecture des Ordinateurs et Systèmes d Exploitation Architecture des Ordinateurs et Systèmes d Exploitation Cours n 4 Le langage assembleur : Introduction et Présentation de l assembleur du 8086 3ème année Niveaux de programmation (rappel) MUX... 0/1 Unité

Plus en détail

Logiciel de Base : examen de première session

Logiciel de Base : examen de première session Logiciel de Base : examen de première session ENSIMAG 1A Année scolaire 2008 2009 Consignes générales : Durée : 2h. Tous documents et calculatrices autorisés. Le barème est donné à titre indicatif. Les

Plus en détail

Rappels d architecture

Rappels d architecture Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée

Plus en détail

Compilation. Introduction & architecture MIPS. Sandrine Blazy (d après le cours de François Pottier) 20 octobre 2008

Compilation. Introduction & architecture MIPS. Sandrine Blazy (d après le cours de François Pottier) 20 octobre 2008 Compilation Introduction & architecture MIPS Sandrine Blazy (d après le cours de François Pottier) - 2 e année 20 octobre 2008 S.Blazy (www.ensiie.fr/ blazy) Compilation 20 octobre 2008 1 / 49 1 Introduction

Plus en détail

Programmation 1, leçon 2

Programmation 1, leçon 2 Programmation 1, leçon 2 Jean Goubault-Larrecq ENS Cachan goubault@lsv.ens-cachan.fr 24 septembre 2013 1 Architecture et assembleur Nous allons maintenant regarder un peu plus en profondeur encore comment

Plus en détail

Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro) ENSIMAG. Première année

Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro) ENSIMAG. Première année Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro) ENSIMAG Première année Année 2009 X. Rousset de Pina Sommaire 1. Introduction......1 2. L architecture

Plus en détail

Fonctionnement d un processeur. Fonctionnement d un processeur. Assembleur x86. Mémoire centrale et adresse

Fonctionnement d un processeur. Fonctionnement d un processeur. Assembleur x86. Mémoire centrale et adresse Mémoire centrale et adresse Assembleur x86 Comment est organisée la mémoire centrale? La mémoire est composée d'une suite d'emplacements numérotés séquentiellement, et pouvant contenir un nombre codé sur

Plus en détail

Logiciel de base. Première année ENSIMAG

Logiciel de base. Première année ENSIMAG Logiciel de base Première année ENSIMAG 1 Procédures, paramètres, pile En assembleur une fonction est une étiquette, c'est l'adresse de sa première instruction Lors de l'appel d'une fonction, la pile sert

Plus en détail

Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro)

Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro) Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro) Ensimag et Section Télécom commune à l Ensimag et l Erg Première année. Brouillon : vendredi 13 octobre

Plus en détail

Une introduction à l'assembleur

Une introduction à l'assembleur Une introduction à l'assembleur 1. Introduction générale L'assembleur permet de contrôler directement la CPU. Cela permet d'avoir une total maîtrise du système et surtout permet de faire des programmes

Plus en détail

Compilation (INF 564)

Compilation (INF 564) Présentation du cours Le processeur MIPS Programmation du MIPS 1 Compilation (INF 564) Introduction & architecture MIPS François Pottier 10 décembre 2014 Présentation du cours Le processeur MIPS Programmation

Plus en détail

DUT Informatique Architecture des ordinateurs Année 2012/2013. - Aucun document autorisé - Calculatrices interdites - Durée : 2 heures -

DUT Informatique Architecture des ordinateurs Année 2012/2013. - Aucun document autorisé - Calculatrices interdites - Durée : 2 heures - DUT Informatique Architecture des ordinateurs Année 2012/2013 - Aucun document autorisé - Calculatrices interdites - Durée : 2 heures - NOM, prénom : Dans tous les exercices, vous pouvez utiliser les fonctions

Plus en détail

Introduction. Compilation en C. Annexe Petit Traité Pratique sur l'utilisation de Gcc sous Linux. Première partie. Deuxième partie.

Introduction. Compilation en C. Annexe Petit Traité Pratique sur l'utilisation de Gcc sous Linux. Première partie. Deuxième partie. Annexe Petit Traité Pratique sur l'utilisation de Gcc sous Linux par B.Albar 3 juin 2008 Résumé : Démystication de gcc sous linux. Le code source et l'ensemble du texte présenté dans ce document a été

Plus en détail

Assembleur x86. P. Ezéquel

Assembleur x86. P. Ezéquel Assembleur x86 P. Ezéquel 1 TABLE DES MATIÈRES 2 Table des matières 1 Introduction 3 2 Anatomie du x86 3 2.1 Registres généraux.......................... 4 2.2 Registres de base de segments....................

Plus en détail

Notions de langage machine

Notions de langage machine Notions de langage machine 18 décembre 2009 Rappels et introduction Architecture de Van Neumann : Processeur = UC + UAL Mémoire interne au processeur = les registres (soit seulement l accumulateur, soit

Plus en détail

Programmation assembleur : aperçu

Programmation assembleur : aperçu Assembleur : Younès EL AMRANI. 1 Programmation assembleur : aperçu Programmation en assembleur : NASM Module M14 Semestre 4 Printemps 2010 Equipe pédagogique : Younès El Amrani, Abdelhakim El Imrani, Faissal

Plus en détail

Introduction. Les performances d une machine sont liées au: 1. nombre d instructions. 2. temps de cycle horloge

Introduction. Les performances d une machine sont liées au: 1. nombre d instructions. 2. temps de cycle horloge Introduction Les performances d une machine sont liées au: 1. nombre d instructions 2. temps de cycle horloge 3. nombre de cycle horloge par instructions. C est: le compilateur et l architecture du jeu

Plus en détail

Cours Assembleur 8086

Cours Assembleur 8086 Cours Assembleur 8086 Pierre-Nicolas Clauss Laboratoire Lorrain de Recherche en Informatique et ses Applications 12 mars 2008 pierre-nicolas.clauss@loria.fr (LORIA) Cours Assembleur 8086 12 mars 2008 1

Plus en détail

Unité A7 : La pile. Unité A7 : La pile

Unité A7 : La pile. Unité A7 : La pile Objectifs À la fin de cette unité vous saurez comment la pile est utilisée pour passer les paramètres aux sous-programmes, effectuer l'allocation dynamique des variables locales de ces sous-programmes

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

L assembleur x86 32 bits. Plan. Plan. Architecture des ordinateurs. L excellent PC Assembly Language de Paul A. Carter http ://www.drpaulcarter.

L assembleur x86 32 bits. Plan. Plan. Architecture des ordinateurs. L excellent PC Assembly Language de Paul A. Carter http ://www.drpaulcarter. Généralité Langage Assembleur Programmation assembleur Généralité Langage Assembleur Programmation assembleur Références L assembleur x86 32 bits Architecture des ordinateurs Guillaume Blin IGM-LabInfo

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155)

Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155) Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155) F. Pellegrini Université Bordeaux 1 Ce document est copiable et distribuable librement et gratuitement à

Plus en détail

Groupe Eyrolles, 2005, ISBN : 2-212-11635-7

Groupe Eyrolles, 2005, ISBN : 2-212-11635-7 Groupe Eyrolles, 2005, ISBN : 2-212-11635-7 Processeurs et jeux d instructions CHAPITRE 4 159 Introduction au langage assembleur Dans le cadre de notre démarche ascendante, nous allons maintenant aborder

Plus en détail

Architecture des ordinateurs TP 3

Architecture des ordinateurs TP 3 Architecture des ordinateurs ESIPE - IR1 TP 3 Objectif de cette séance L objectif de cette séance est d apprendre à utiliser la pile et à écrire des fonctions en assembleur En particulier, nous verrons

Plus en détail

Programmation en assembleur

Programmation en assembleur Programmation en assembleur Architecture des Ordinateurs Module M14 Semestre 4 Printemps 2008 Coordinateur du module M14: Younès EL Amrani Formats d'opérandes en assembleur IA32 Modes d'adressage Type

Plus en détail

http://www.jourlin.com page 1 sur 116

http://www.jourlin.com page 1 sur 116 page 1 sur 116 Table des matières Avant-Propos...5 1. Introduction...5 1.1. Petits rappels sur la structure des ordinateurs...6 1.3. Qu'est-ce qu'un programme en assembleur?...10 2. Arithmétique entière...15

Plus en détail

Unité 9: Unité centrale de traitement. Unité 9: Unité centrale de traitement

Unité 9: Unité centrale de traitement. Unité 9: Unité centrale de traitement Objectifs : À la fin de cette unité, vous connaîtrez le fonctionnement de l'unité centrale de traitement d'un ordinateur. Pour y arriver, vous devrez atteindre les objectifs suivants : - décrire les différentes

Plus en détail

Questions à choix multiples Page 1 de 9

Questions à choix multiples Page 1 de 9 INF4170 Architecture des ordinateurs Examen intra hiver 2015 Question #1 Quel dispositif contient un ordinateur embarqué? a) Le serveur malt de l'uqam b) Un smartphone c) Une console de jeux vidéo d) Un

Plus en détail

L assembleur avec GCC

L assembleur avec GCC L assembleur avec GCC informaticienzero 27/09/2014 Connaissez-vous les fonctions inline? On les utilise pour optimiser un code, puisque l appel de la fonction est remplacé par le corps de la fonction elle-même.

Plus en détail

CM2 L architecture MIPS32

CM2 L architecture MIPS32 CM2 L architecture MIPS32 Olivier Marchetti (CM-TD-TP) Alexandre Brière (TD-TP) Laboratoire d informatique de Paris 6 Pôle SoC UPMC Année 2014-2015 Instructions MIPS Contrôle Données en MIPS E/S en MIPS

Plus en détail

TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR

TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR 1 2 ème Année RENNES 2003-2004 TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR 1. OBJECTIF Il s agit de concevoir un processeur simple, de le simuler et de l implanter dans un composant

Plus en détail

Jeux d instructions. Les jeux d instructions

Jeux d instructions. Les jeux d instructions Jeux d instructions Daniel Etiemble de@lri.fr Les jeux d instructions Ensemble des instructions d un processeur Format d instructions Lié au modèle (n,m) Longueur fixe ou longueur variable Accès aux données

Plus en détail

Architecture matérielle et logicielle

Architecture matérielle et logicielle Architecture matérielle et logicielle Contents I Le Cours 2 1 Généralités 2 2 Micro-processeur 2 3 Mémoire 2 4 Performances 3 II TPs 3 1 Création d un exécutable : 3 2 Les bibliothèques 3 3 Codage de l

Plus en détail

Logiciel de Base. II. Le Langage Machine

Logiciel de Base. II. Le Langage Machine Logiciel de Base (A1-6/7) Léon Mugwaneza ESIL/Dépt. Informatique (bureau A118) mugwaneza@univmed.fr II. Le Langage Machine Exemple : le MIPS R2 (Architecture MIPS-I) MIPS R2 MIPS : Microprocessor with

Plus en détail

Introduction à l architecture Intel

Introduction à l architecture Intel Logiciel de base Première année par alternance Responsable : Christophe Rippert Christophe.Rippert@Grenoble-INP.fr Introduction Introduction à l architecture Intel Le but de cette séance est de découvrir

Plus en détail

Adressage, directives assembleur. Jacques Chassin de Kergommeaux (d après X. Rousset)

Adressage, directives assembleur. Jacques Chassin de Kergommeaux (d après X. Rousset) Adressage, directives assembleur Jacques Chassin de Kergommeaux (d après X. Rousset) 1 Langage d assemblage Rôle d un langage d assemblage Fournir une représentation symbolique des instructions et des

Plus en détail

Introduction à l architecture ARM. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Introduction à l architecture ARM. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Introduction à l architecture ARM GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Aujourd hui Rappel: TP1: dû mardi prochain atelier: TP1 + micro-instructions Processeurs

Plus en détail

Jeu d instructions NIOS II

Jeu d instructions NIOS II Jeu d instructions NIOS II 1 Formats d instructions Le processeur NIOS II a un jeu d instructions de type RISC. Il possède 32 registres de 32 bits, notés r0 à r31, avec r0 0. Les instructions sont de longueur

Plus en détail

SE202 : déroulement du cours et bases de compilation. Samuel Tardieu Année scolaire 2015/2016

SE202 : déroulement du cours et bases de compilation. Samuel Tardieu Année scolaire 2015/2016 SE202 : déroulement du cours et bases de compilation Samuel Tardieu Année scolaire 2015/2016 1/44 Samuel Tardieu Année scolaire 2015/2016 Organisation du cours 2/44 Samuel Tardieu Année scolaire 2015/2016

Plus en détail

5.2. Introduction à la programmation en assembleur et en langage machine

5.2. Introduction à la programmation en assembleur et en langage machine 5. Couche conventionnelle. Introduction à la programmation en assembleur et en langage machine. Instructions - types, formats, champs; types d'adressage et utilisation des registres. Branchements, sauts

Plus en détail

Optimisation de code

Optimisation de code Optimisation de code Brique ASC Samuel Tardieu sam@rfc1149.net École Nationale Supérieure des Télécommunications Samuel Tardieu (ENST) Optimisation de code 1 / 77 But L optimisation cherche à améliorer

Plus en détail

III - PROGRAMMATION EN ASSEMBLEUR

III - PROGRAMMATION EN ASSEMBLEUR III - PROGRAMMATION EN ASSEMBLEUR 3.1 Introduction à la programmation en assembleur Pour programmer un ordinateur on utilise généralement des langages dits évolués ou de haut niveau : C, C++, Java, Basic,

Plus en détail

Le rôle de la couche ISA

Le rôle de la couche ISA Jeu d instruction Le rôle de la couche ISA Programme en Fortran compilation Programme en C compilation Couche ISA Logiciel (software) Matériel (hardware) Matériel Exécution du programme ISA Par matériel

Plus en détail

Trouver kernel32.dll

Trouver kernel32.dll Trouver kernel32.dll Jerome Athias http://www.athias.fr Du fait que parler directement au kernel n est pas une option, une solution alternative est nécessaire. La seule autre manière de parler au noyau

Plus en détail

Logiciel de Base : examen de deuxième session

Logiciel de Base : examen de deuxième session Logiciel de Base : examen de deuxième session ENSIMAG 1A Année scolaire 2009 2010 Consignes générales : Durée : 1h. Tous documents et calculatrices autorisés. Vous serez noté sur la précision de vos réponses

Plus en détail

Types et performances des processeurs

Types et performances des processeurs Types et performances des processeurs Laboratoire de Systèmes Logiques Structure d un ordinateur contrôle processeur traitement séquenceur registres mémoire entrées/sorties micromémoire opérateurs bus

Plus en détail

Assembleur MIPS. Chapitre 2. 2.1 Présentation de l architecture de la machine MIPS R2000. Sommaire. 2.1.1 Généralités sur les processeurs

Assembleur MIPS. Chapitre 2. 2.1 Présentation de l architecture de la machine MIPS R2000. Sommaire. 2.1.1 Généralités sur les processeurs Chapitre 2 Assembleur MIPS Sommaire 2.1 Présentation de l architecture de la machine MIPS R2000.............. 1 2.1.1 Généralités sur les processeurs.......................... 1 2.1.2 Le MIPS R2000...................................

Plus en détail

Travail d étude Les techniques de protection du logiciel

Travail d étude Les techniques de protection du logiciel Travail d étude Les techniques de protection du logiciel Julien Burle Présenté par: Térence Scalabre Licence Informatique Comment et pourquoi protéger son logiciel? Tout d abord intéressons-nous aux raisons

Plus en détail

Noyau d'un système d'exploitation INF2610 Chapitre 7 : Gestion de la mémoire (annexe 2)

Noyau d'un système d'exploitation INF2610 Chapitre 7 : Gestion de la mémoire (annexe 2) INF2610 Chapitre 7 : Gestion de la mémoire (annexe 2) Département de génie informatique et génie logiciel Hiver 2014 Exemple 1 : Espace virtuel d un processus Où seront stockées les données des variables

Plus en détail

III. Traduction des langages de «haut niveau»

III. Traduction des langages de «haut niveau» Introduction aux systèmes Informatiques: L interface Matériel Logiciel (A3-2015/2016) Léon Mugwaneza Polytech Marseille/Dépt. Informatique (bureau A118) leon.mugwaneza@univ-amu.fr III. Traduction des langages

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Processeur MIPS32. Architecture externe A) INTRODUCTION

Processeur MIPS32. Architecture externe A) INTRODUCTION A) INTRODUCTION Processeur MIPS32 Architecture externe Ce document présente une version légèrement simplifiée de l'architecture externe du processeur MIPS32 (pour des raisons de simplicité, tous les mécanismes

Plus en détail

Exécution des instructions machine

Exécution des instructions machine Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation

Architecture des Ordinateurs et Systèmes d Exploitation Architecture des Ordinateurs et Systèmes d Exploitation Cours n 5 Le langage assembleur (2): Pile, Procédures. Les Interruptions 3ème année L assembleur 8086 : la pile = structure de «rangement» de données

Plus en détail

Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96

Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96 Assembleur i8086 Philippe Preux IUT Informatique du Littoral Année universitaire 95 96 1 Avertissement Ce document décrit le langage d assemblage étudié et utilisé dans le cadre des TP d architecture.

Plus en détail

Syntaxe, directives assembleur

Syntaxe, directives assembleur Syntaxe, directives assembleur 1 Exemples Instructions: iter: cmpw $0,%ax # compare word je fin # jump if equal shrw $1,%ax # shift right word jnc suite # jump if no carry add %dx,%ax # add suite: shlw

Plus en détail

Structure d un programme

Structure d un programme Architecture des ordinateurs Cours 6 Structure d un programme 3 décembre 2012 Archi 1/30 Programme en Assembleur Archi 2/30 Sections de données programme en assembleur = fichier texte (extension.asm) organisé

Plus en détail

Projet 1 ENS Lyon L3IF

Projet 1 ENS Lyon L3IF Projet 1 ENS Lyon L3IF Génération de code Sébastien Briais 8 janvier 2008 Dans cette partie, vous allez devoir implémenter le générateur de code pour l émulateur DLX risc-emu. À rendre pour le 18 janvier

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 7 17 décembre 2012 Archi 1/1 Fonctions, suite et fin Archi 2/1 Rappel Forme générale d un sous-programme (fonction) : etiquette sousprogramme: push ebp ; empile la valeur

Plus en détail

ASSEMBLEUR. Lycée lissan eddine ibn_elkhatib laayoune Filière BTS DSI. Module N 3 BTS DSI

ASSEMBLEUR. Lycée lissan eddine ibn_elkhatib laayoune Filière BTS DSI. Module N 3 BTS DSI Lycée lissan eddine ibn_elkhatib laayoune Filière BTS DSI ASSEMBLEUR Module N 3 BTS DSI 1 Pr H.LAARAJ haslaaraj@gmail.com http://lewebpedagogique.com/laarajbts 2015/2016 L OBJECTIF DE CE COURS L objectif

Plus en détail

I2 - Partie 1 : Architecture matérielle Langage machine

I2 - Partie 1 : Architecture matérielle Langage machine I2 - Partie 1 : Architecture matérielle Langage machine N. Prcovic 04.91.28.89.51 nicolas.prcovic@univ-cezanne.fr I2 - Partie 1 :Architecture matériellelangage machine p.1/40 L ordinateur en tant que machine

Plus en détail

Édition de liens. 1 Programme unique. Ensimag 1A Apprentissage. 1.1 Listing d assemblage. offset codop. .section.rodata

Édition de liens. 1 Programme unique. Ensimag 1A Apprentissage. 1.1 Listing d assemblage. offset codop. .section.rodata Édition de liens Ensimag 1A Apprentissage 2010 1 Programme unique 1.1 Listing d assemblage offset codop.section.rodata 25 73 20 25 sortie:.asciz "%s %s %c%c%c%c%c%c%c %s%c %s%c\n" 73 20 25 63 25 63 25

Plus en détail

Architecture des ordinateurs. Architecture de von Neumann processeur simplifié ordinateur simplifié

Architecture des ordinateurs. Architecture de von Neumann processeur simplifié ordinateur simplifié Architecture des ordinateurs Architecture de von Neumann processeur simplifié ordinateur simplifié 91 Architecture de von Neumann! Séparation du stockage et du traitement Mémoire principale écriture résultat

Plus en détail

Pour ce cours, on utilisera comme machine cible le processeur MIPS 2000, un RISC pour lequel on dispose d un excellent émulateur, SPIM.

Pour ce cours, on utilisera comme machine cible le processeur MIPS 2000, un RISC pour lequel on dispose d un excellent émulateur, SPIM. Le processeur MIPS 2000 et SPIM Il y a plusieurs microprocesseurs, classés en deux grandes classes CISC : Intel RISC : MIPS, SPARC, etc Pour ce cours, on utilisera comme machine cible le processeur MIPS

Plus en détail

Jacques Berger Instructions MIPS. Légende : R[] = registre M[] = mémoire. add Add Addition de deux registres et place la somme dans un registre.

Jacques Berger Instructions MIPS. Légende : R[] = registre M[] = mémoire. add Add Addition de deux registres et place la somme dans un registre. Instructions MIPS Légende : R[] = registre M[] = mémoire add Add Addition de deux registres et place la somme dans un registre. x00 funct : 0x20 R[rd] = R[rs] + R[rt] add $t0,$s1,$s2 # t0 = s1 + s2 addi

Plus en détail

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION 145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu

Plus en détail

4. Initiation à l'assembleur

4. Initiation à l'assembleur 4. Initiation à l'assembleur 142 143 1. Introduction Pour mieux comprendre la structure interne d'un ordinateur, nous aborderons la langage d'assemblage d'un processeur contemporain, le Pentium III d'intel.

Plus en détail

Chap. II : Initiation au Langage Machine

Chap. II : Initiation au Langage Machine UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie du cours, nous allons étudier la programmation en langage machine d un microprocesseur. L étude complète

Plus en détail

INFORMATIQUE INDUSTRIELLE

INFORMATIQUE INDUSTRIELLE INFORMATIQUE INDUSTRIELLE TR 1. 1 0. Préambule INFORMATIQUE INDUSTRIELLE : INFORMATIQUE AVEC CONTRAINTE DE TEMPS INFORMATIQUE AVEC PERIPHERIQUES D E/S INFORMATIQUE AVEC CONTRAINTE DE TEMPS Intervention

Plus en détail

Jeu d instruction et Pipeline NSY 104

Jeu d instruction et Pipeline NSY 104 Jeu d instruction et Pipeline NSY 104 Les jeux d instructions Définitions Partie de l architecture avec laquelle le programmeur ou le concepteur de compilateur est en contact. Ensemble des instructions

Plus en détail

Architecture de Processeur

Architecture de Processeur Mise à jour: Février 2012 Architecture et Programmation [Archi/Lycée] Architecture logicielle Applications 2 Nicolas Bredèche Maître de Conférences Université Paris-Sud bredeche@lri.fr Ressources bibliographiques

Plus en détail

Le langage Assembleur

Le langage Assembleur Université de Tunis El-Manar Faculté des Sciences de Tunis Département des Sciences de l Informatique Année Universitaire 2011/2012 Sections : IF3 Module : Systèmes d Exploitation Le langage Assembleur

Plus en détail

Examen UE INF241 : Introduction aux Architectures Logicielles et Matérielles

Examen UE INF241 : Introduction aux Architectures Logicielles et Matérielles UNIVERSITE Joseph FOURIER, Grenoble Licence de Sciences et technologie - Parcours MIN, INF, BIN et MIN international Examen UE INF241 : Introduction aux Architectures Logicielles et Matérielles Première

Plus en détail

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne Les processeurs à plusieurs niveaux de langage Laboratoire de Systèmes Logiques Processeurs à plusieurs niveaux de langage Si l on veut avoir un processeur non spécialisé, capable d exécuter plusieurs

Plus en détail

SOMMAIRE. B - Les interruptions - Instructions 4 - Les flags - Les sauts conditionnels - CMP A - Les flags - Les indicateurs

SOMMAIRE. B - Les interruptions - Instructions 4 - Les flags - Les sauts conditionnels - CMP A - Les flags - Les indicateurs SOMMAIRE 1 - Les bases indispensables pour débuter A - Définition de l'assembleur B - Le language hexadécimal C Le calcul binaire D Conversion binaire ó hexadécimal E - Le processeur et ses registres a

Plus en détail

LE LANGAGE C ADAPTÉ AU MICROCONTRÔLEURS

LE LANGAGE C ADAPTÉ AU MICROCONTRÔLEURS LE LANGAGE C ADAPTÉ AU MICROCONTRÔLEURS 1. PRÉSENTATION. Le langage C a fait son apparition en 1972 pour le développement du système d exploitation Unix. Il est devenu un standard de la norme ANSI en 1983.

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs (2 ème partie : assembleur 80x86) Vincent Vidal IUT Lens Architecture des ordinateurs p. 1 Organisation Durée : 8 semaines. Cours 1h, TP 3h Intervenants TP : Coste, Loukil,

Plus en détail

Cours 1 Microprocesseurs

Cours 1 Microprocesseurs Cours 1 Microprocesseurs Jalil Boukhobza LC 206 boukhobza@univ-brest.fr 02 98 01 69 73 Jalil Boukhobza 1 But de ce cours Comprendre le fonctionnement de base d un microprocesseur séquentiel simple (non

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?

Plus en détail

Types et langages de programmation. Algorithmique et Programmation Unisciel/K.Zampieri

Types et langages de programmation. Algorithmique et Programmation Unisciel/K.Zampieri Types et langages de programmation Algorithmique et Programmation Unisciel/K.Zampieri 1 Généalogie partielle des langages de programmation FORTRAN BASIC PL/1 PROLOG ALGOL60 COBOL C PASCAL ADA MODULA-2

Plus en détail

Présentation de l architecture de la machine MIPS 2000

Présentation de l architecture de la machine MIPS 2000 Introduction à l assembleur: plan Présentation de l architecture de la machine MIPS 2000 Registres, mémoire, directives Les instructions: accès à la mémoire opérations arithmétiques opérations logiques

Plus en détail

Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.par UCT,

Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.par UCT, CPU ou UCT Processor (data processing) Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.par UCT, en ang. CPU (Central Processing Unit) CPU+mémoire

Plus en détail

Principes de la programmation impérative

Principes de la programmation impérative Séquence d instructions Variables et types Types élaborés Procédures, arguments Gestion de la mémoire Langage compilé, interprété Principes de la programmation impérative Séquence d instructions Variables

Plus en détail

SSTIC 2009. Désobfuscation automatique de binaires. Alexandre Gazet. Yoann Guillot. Et autres idyles bucoliques...

SSTIC 2009. Désobfuscation automatique de binaires. Alexandre Gazet. Yoann Guillot. Et autres idyles bucoliques... Désobfuscation automatique de binaires Et autres idyles bucoliques... Alexandre Gazet Sogeti / ESEC R&D alexandre.gazet(at)sogeti.com Yoann Guillot Sogeti / ESEC R&D yoann.guillot(at)sogeti.com SSTIC 2009

Plus en détail

TD 4 : Programmation en assembleur 8086

TD 4 : Programmation en assembleur 8086 Exercice 1 : Microprocesseur 8086 - TD 4 TD 4 : Programmation en assembleur 8086 Ecrire un programme, en langage assembleur 8086, qui permet de compter les nombres nuls dans un tableau d octets mémoire

Plus en détail

Éléments d architecture des ordinateurs : travaux pratiques d assembleur sur PC Intelx86 sous Linux

Éléments d architecture des ordinateurs : travaux pratiques d assembleur sur PC Intelx86 sous Linux Éléments d architecture des ordinateurs : travaux pratiques d assembleur sur PC Intelx86 sous Linux Laboratoire d Informatique fondamentale de Lille Université des sciences et technologies de Lille F-59655

Plus en détail

Optimisation des shellcodes sous Linux Michał Piotrowski

Optimisation des shellcodes sous Linux Michał Piotrowski Optimisation des shellcodes sous Linux Michał Piotrowski Article publié dans le numéro 5/2005 du magazine hakin9 Tous droits reservés. La copie et la diffusion de l'article sont admises à condition de

Plus en détail

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Introduction à l assembleur ARM: variables et accès mémoire GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Rappel: cycle d instructions Que fait le microprocesseur? 1.

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

Méthodologie de programmation en assembleur. Philippe Preux

Méthodologie de programmation en assembleur. Philippe Preux Méthodologie de programmation en assembleur Philippe Preux 24 novembre 1997 Table des matières 1 Introduction 3 2 Méthodologie 4 2.1 Méthodologie............................................. 4 2.2 Aperçu

Plus en détail

LA PROGRAMMATION du 8086

LA PROGRAMMATION du 8086 LA PROGRAMMATION du 8086 1. Introduction : Chaque microprocesseur reconnait un ensemble d instructions appelé jeu d instructions (Instruction Set) fixé par le constructeur. Pour les microprocesseurs classiques,

Plus en détail

Objectifs. Architecture des Ordinateurs Partie III : Liens avec le système d exploitation. Au sommaire... Schéma général d un compilateur (1/8)

Objectifs. Architecture des Ordinateurs Partie III : Liens avec le système d exploitation. Au sommaire... Schéma général d un compilateur (1/8) Architecture des Ordinateurs Partie III : Liens avec le système d exploitation 2. Génération de code David Simplot simplot@fil.univ-lille1.fr Objectifs Voir la génération de code ainsi que les mécanismes

Plus en détail