MACHINE VIRTUELLE POUR LA RADIO LOGICIELLE

Dimension: px
Commencer à balayer dès la page:

Download "MACHINE VIRTUELLE POUR LA RADIO LOGICIELLE"

Transcription

1 N d ordre 2010-ISAL-0086 Année 2010 THÈSE DE DOCTORAT Présentée devant L INSTITUT NATIONAL DES SCIENCES APPLIQUÉES DE LYON Pour l obtention DU GRADE DE DOCTEUR Par Riadh BEN ABDALLAH MACHINE VIRTUELLE POUR LA RADIO LOGICIELLE Encadré par Tanguy RISSET et Antoine FRABOULET Projet SWING-INRIA, Laboratoire CITI, INSA de Lyon École Doctorale Informatique et Mathématiques En partenariat avec Jérôme MARTIN et Yves DURAND Laboratoire LETI/LISAN, CEA de Grenoble Soutenue le 20 octobre 2010 devant la commission d examen Jury Gilles MULLER Directeur de recherche, INRIA Rapporteur Olivier SENTIEYS Professeur des universités, ENSSAT Lanion Rapporteur Dominique HOUZET Professeur des universités, INPG Examinateur Frédéric PÉTROT Professeur des universités, INPG Examinateur Yves DURAND Ingénieur de recherche à Kalray Examinateur Jérôme MARTIN Ingénieur de recherche au CEA de Grenoble Encadrant de thèse Tanguy RISSET Professeur des universités, INSA de Lyon Directeur de thèse Antoine FRABOULET Maitre de conférence, INSA de Lyon Co-directeur de thèse

2

3 A ma grand-mère, A mes parents, A mes frères, A toute ma famille et tous mes amis

4

5 Remerciements Je remercie tout d abord Olivier SENTIEYS et Gilles MULLER pour l intérêt qu ils ont porté à mon travail et d avoir accepté d en être les rapporteurs. Merci également aux autres membres du jury qui ont accepté de juger ce travail : Frédéric PETROT et Dominique HOUZET professeurs des universités à l INPG et Yves DURAND Ingénieur de recherche à Kalray. Je tiens tout particulièrement à exprimer mes remerciements à Tanguy RISSET et Antoine FRABOULET qui ont dirigé cette thèse dans la continuité de mon stage de Master. Tout au long de ces trois années, ils m ont patiemment encadré et étaient toujours disponibles même pendant ma deuxième année de thèse, lorsque j étais accueilli dans les laboratoires du CEA-Leti à Grenoble. Leurs conseils et leurs encouragements ont été déterminants pour la réussite de cette thèse. Je les remercie vivement. Je remercie aussi mon encadrant au laboratoire LISAN du CEA-Leti : Jérôme MARTIN pour son aide précieuse qui m a permis d appréhender rapidement les concepts fondamentaux du démonstrateur MA- GALI sur lequel s appuie mes travaux de recherche. Je le remercie aussi pour sa disponibilité, ses conseils pertinents et ses directives déterminantes pour la mise en œuvre des concepts proposés dans cette thèse. J ai eu également le plaisir de collaborer avec Yves DURAND qui m a encadré en début de thèse avant son départ à Kalray. Je le remercie vivement d avoir orienter au bon moment mes axes de recherches et pour ses conseils qui étaient déterminants pour la suite de la thèse. Je le remercie aussi de son suivi du déroulement de la thèse même après son départ du CEA. Je remercie tous les membres du laboratoire LISAN où j ai passé un an et demi pour avoir accès aux technologies de pointe concernant les architectures numériques de radio logicielle. Un grand merci à François BERTRAND qui m a accueilli au sein de son équipe et surtout à Frédéric HEITZMANN et Romain LEMAIRE pour leurs aides indispensables. Enfin, Je voudrais aussi remercier chaleureusement toutes les personnes que j ai côtoyé ces dernières années : toute l équipe du laboratoire CITI, mes amis et ma famille, et particulièrement mes parents qui m ont toujours soutenu et encouragé.

6

7 Résumé Résumé Les architectures matérielles dédiées à la radio logicielle sont complexes à manipuler. L automatisation du passage de la modélisation à l implémentation a beaucoup d avantages et représente des enjeux économiques importants. Dans la littérature, les approches proposées de modélisation de la radio logicielle sont spécifiques à des plateformes particulières. Le passage à l implémentation se fait généralement par des techniques de compilation et de génération de code. Dans tous les cas, le programme exécutable généré est spécifique à une plateforme cible. Dans cette thèse, on propose un modèle de programmation orienté machine virtuelle qui permet d exprimer différents protocoles de niveau physique indépendamment de la plateforme cible. A ce modèle on associe un langage compilable vers un byte-code exécuté par la machine virtuelle radio (elle même est exécutée par un processeur natif ou réalisée par un matériel dédié) pour la configuration et le contrôle des plateformes radios. La machine virtuelle radio a été d abord expérimentée fonctionnellement sur une plateforme logicielle (PC) puis sur une plateforme réaliste avec considération des contraintes temps réel sur le système sur puce MAGALI (circuit du CEA-Leti). Pour valider le concept, des services de standards existants de couches physiques ont été implémentés. Les surcoûts de la machine virtuelle et du modèle de programmation ont été étudiés. Une évaluation quantitative expérimentale de ce surcoût a été réalisée et des techniques d optimisations ont été proposées. Abstract The hardware architectures dedicated to software radio are complex to handle. Automatic transition from modeling to implementation has many benefits and represents important economic perspectives. However the proposed approaches for software radios modeling, found in the state of the art, are specific to particular execution platforms. Indeed, moving to implementation is generally done through compilation and code generation techniques. In all cases, the generated executable program is definitively targeted for a specific platform. In this thesis, we propose a virtual machine based programming model which can express different physical layer protocols independently of the target platform. To this model we defined an associated language compilable into a high level byte-code to be executed by the radio virtual machine (which itself is executed by either a classic native processor or dedicated hardware) for configuration and control of radio platforms. The radio virtual machine was first tested functionally on a software platform (PC) Then it has been experimented on a realistic platform with real-time constraints consideration : the CEA-Leti MAGALI chip. To validate the concept, several transmit and receive services of existing physical layer standards have been implemented. The additional costs of the virtual machine and the programming model were studied. A quantitative experimental evaluation of these additional costs have been realized and optimization techniques have been proposed.

8

9 Table des matières 1 Introduction Introduction Générale Contexte radio logicielle Problématiques de la thèse Motivations et contributions de la thèse Organisation du manuscrit État de l art Introduction Plateformes matérielles pour la radio logicielle Aperçu des plateformes de radio logicielle existantes Cycle de développement des radios logicielles Spécification des formes d ondes Modélisation des formes d ondes Langages de description des formes d ondes Architectures logicielles et environnements d exécutions Architecture SCA (Software Communication Architecture) Environnement d exécution radio logicielle de l UPC Les radios virtuelles Proposition de Gudaitis et Mitola Implémentations propriétaires Conclusion Modèle de programmation rkpn Introduction Modèle de calcul rkpn (reconfigurable KPN) Définitions et modèles antérieurs Proposition du modèle rkpn Proposition d un modèle d exécution associé PLDL (Physical Layer Description Language) Description du langage PLDL Implémentation du IEEE802.11a en PLDL Proposition du dispositif «programmable pipe» Problème visé Description du dispositif PP ix

10 Table des matières Exemple d utilisation du PP : bloc d estimation de canal d un récepteur IEEE802.11a 54 Conclusion Implémentation logicielle de la MVR sur MAGALI Introduction Aperçu du SoC MAGALI Architecture et concepts fondamentaux de MAGALI Environnements de simulation et de développement Choix du circuit MAGALI comme plateforme de preuve de concept Réalisation des primitives du PLDL sur MAGALI Architecture logicielle existante Implémentation de la RVM API sur le SoC MAGALI Extension de la machine virtuelle «Lua» en MVR Machines virtuelles candidates Portage de la machine virtuelle «Lua» sur le processeur ARM1176JZF-S Intégration globale Réalisation du dispositif «Programmable Pipe» (PP) L association ARM-SME Réalisation du PP et de ses primitives Conclusion Expérimentations Introduction re expérimentation : Un seul opérateur fonctionnel (FFT) Protocole d expérimentation Résultats expérimentaux Analyse des résultats e expérimentation : Estimation du CFO IEEE802.11a Protocole d expérimentation Résultats expérimentaux Analyse des résultats Proposition de techniques d optimisation Compilation à la volée Traduction de code Accélération matérielle Conclusion Démonstrateur 3GPP/LTE Introduction Le standard 3GPP LTE Aperçu du standard 3GPP/LTE La couche physique 3GPP/LTE Implémentation d un récepteur 3GPP/LTE sur MAGALI Partitionnement de l application sur MAGALI Schémas de configuration et de contrôle x

11 Table des matières 6.3 Implémentation par la machine virtuelle radio Conception de l application récepteur LTE (mode (5)) Résultats et Analyse Conclusion Conclusion Synthèse Perspectives Utilisation des processeurs mutlicœurs pour la radio logicielle Ingénierie de bytecode pour optimiser l adéquation algorithme-architecture Support de l exécution simultanée de multiple applications radios Liste des publications Bibliographie Annexes A Programmes de l émetteur / récepeteur IEEE802.11a A.1 Programme de l émetteur IEEE802.11a A.2 Programme du récepteur IEEE802.11a B Liste non exhaustive des machines virtuelles existantes B.1 Liste des machines virtuelles libres B.2 Liste des machines virtuelles Java xi

12 Table des figures 1.1 Convergence des standards vers la radio logicielle Architecture classique d un émetteur-récepteur Les objectifs majeurs de la radio logicielle Proposition du concept de machine virtuelle pour la réalisation de la radio logicielle Plateformes radios logicielles Flot classique de conception de systèmes Étapes de la conception dirigée par les modèles Exemple de raffinement par décomposition d une entité Exemple d un assemblage RDL Flot de données de l assemblage de la figure FIG Architecture logicielle pour l exécution du RDL (extrait de [33]) Architecture de configuration et de contrôle des équipements radio E 2 R Extrait d un programme écrit en E 2 R FDL d un émetteur IEEE802.11a Exemple de code Kernel SPEX (extrait de [36]) Exemple de code Stream SPEX (extrait de [36]) Exemple de code Synchronous SPEX (extrait de [36]) Architecture SCA d un système radio Exemple de graphe KPN Exemple d un processus de kahn (extrait de [50]) Exemple de graphe SDF Exemple de graphe CSDF Un KPN (à gauche) et le rkpn associé Un rkpn pendant et après reconfiguration Exemple de composant radio, FFT Modèle d architecture d exécution adapté à rkpn Architecture de la couche Format d un PPDU IEEE802.11a extrait de [58] Architecture globale du démonstrateur IEEE802.11a Diagramme de séquences de l estimation de l erreur CFO Synoptique du programmable pipe Synoptique du programmable pipe (version avec deux buffers) Séquence d apprentissage d un PPDU IEEE802.11a Chaîne de traitement pour l estimation de canal et son égalisation Le système sur puce MAGALI Contrôleur CCC intégré dans une ressource de MAGALI Exemple du protocole de configuration et de communication sur MAGALI xii

13 Table des figures 4.4 Micro architecture d une unité de traitement du circuit MAGALI (figure extraite de [69]) Différents modes de simulation du processeur ARM sur MAGALI Compilateur de communication COMC Découpage de l API FAUST Architecture logicielle de la machine virtuelle radio Modules fonctionnels qui composent l environnement Lua (figure extraite de [81]) Association ARM SME Micro-architecture du SME Exécution d un processus de «programmable pipe» (L_pp) par le processeur ARM Exécution de la FFT sur un nombre variable de données : les 3 implémentations de la 1 re expérimentation Temps total d exécution simulés des trois configurations d implémentation Chronogrammes pour le processeur et l IP FFT pour les trois configurations : native (a), RVM API (b), RVM complète (c) Décomposition du temps d exécution de la 1 re expérimentation pour les trois configurations d implémentation CFO Implémentation de l estimation CFO selon la configuration native Structure d une trame IEEE802.11a Les phases d exécution de l application CFO selon les 3 configurations d implémentation Traduction de code appliquée à un programme radio Architecture de l interface radio LTE Structure de la trame de niveau physique LTE type Structure d un slot de trame type-1 LTE Décomposition d un slot de trame LTE en blocs de ressources Structure d un symbole OFDM de référence LTE Découpage en modules fonctionnels du récepteur LTE réalisé par le laboratoire LISAN du CEA-LETI Les flots de traitement de données nécessaires aux quatre phases d exécution d un récepteur LTE (figure extraite de [66]) Chronogramme des phases d exécution de l application LTE (figure extraite de [66]) Flot de traitement de données correspondant à la phase (a) (avec MVR) Diagramme de séquence de la phase d exécution (a) (avec MVR) Scénario de calcul des paramètres de configuration par le PP Flot de traitement de données correspondant à la phase (c) (avec MVR) Flot de traitement de données correspondant à la phase (c) (avec MVR) Chronogramme des phases d exécution de l application LTE implémenté avec le concept de MVR Cas d utilisation de la MVR avec une ingénierie de bytecode préalable adaptée à l architecture cible au niveau de l opérateur xiii

14 Liste des tableaux 2.1 Temps de développement (homme heures) - Approche traditionnelle (extrait de [19]) Temps de développement (homme heures) - Approche rapide (extrait de [19]) Principaux types de données pour la configuration des modems radios Statistiques du FDL IEEE802.11a (extrait de [35]) Paramètres associés à chaque débit du IEEE802.11a Résumé des résultats de l implémentation du démonstrateur IEEE802.11a Jeu d instruction du CCC qui manipule les configurations stockées dans les slots de la mémoire interne aux unités de traitement Machines virtuelles candidates Les paramètres de régression linéaire du temps d exécution total pour les trois configurations Taille des programmes de la 1 re expérimentation pour les trois configurations Les temps d exécutions globaux de l application d estimation de l erreur CFO selon les différentes configurations du processeur Taille des programmes de la 2 e expérimentation pour les trois configurations Les paramètres principaux du prototype de système LTE Les débits des transmissions descendantes du prototype de système LTE Composition du code exécutable de l application récepteur LTE et tailles mémoire associées 119 xiv

15 Glossaire 3GPP AGC API ASIC BPSK BSP CEA CFO CITI CORBA DMA DSL DSP DSR FAUST FDD FFT FPGA FPU FSM GIPS GMAC GOPS GPP HAL HARQ IP 3rd Generation Partnership Project Automatic Gain Control Application Programming Interface Application Specific Integrated Circuit Binary Phase-Shift Keying Board Support Package Commissariat à l Energie Atomique Carrier Frequency Offset Centre d Innovation en Télécommunications et Intégration de services Common Object Request Broker Architecture Direct Memory Access Domain Specific Language Digital Signal Processor Deferred Service Routine Flexible Architecture of Unified System for Telecom Frequency Division Duplex Fast Fourier Transform Field Programmable Gate Array Floating Point Unit Finite State Machine Giga Instructions Per Second Giga Multiply ACcumulate Giga Operations Per Second General Purpose Processor Hardware Abstraction Layer Hybrid Automatic Repeat Request Intellectual Property xv

16 Glossaire ISR JIT JTRS LISAN LTE LTS MIMO MMU MVR NoC OFDM PLDL POSIX PP PRB QAM QPSK rkpn RL RTL SCA SDF SIMD SME SoC STS TDD TLM TTI VHDL VLIW VM Interrupt Service Routine Just In Time Joint Tactical Radio Systems Laboratoire d Intégration Silicium des Architectures Numériques Long Term Evolution Long Training Sequence Multiple-Input Multiple-Output Memory Management Unit Machine Virtuelle Radio Network on Chip Orthogonal Frequency Division Multiplexing Physical Layer Description Language Portable Operating System Interface for UniX Programmable Pipe Physical Resource Block Quadrature Amplitude Modulation Quadrature Phase-Shift Keying Reconfigurable Kahn Process Network Radio Logicielle Register Transfer Level Software Communication Architecture Synchronous Data Flow Single Instruction Multiple Data Smart Memory Engine System on Chip Short Training Sequence Time Division Duplex Transaction-Level Modeling Transmission Time Interval Very high speed integrated circuit Hardware Description Language Very Large Instruction Word Virtual Machine xvi

17

18

19 1 CHAPITRE Introduction Sommaire 1.1 Introduction Générale Contexte radio logicielle Problématiques de la thèse Motivations et contributions de la thèse Organisation du manuscrit

20 1.1 Introduction Générale 1.1 Introduction Générale Ce mémoire de thèse est intitulé «machine virtuelle pour la radio logicielle». Il résume mes travaux réalisés durant les trois années de thèse à travers deux laboratoires de recherche : le Centre d Innovation en Télécommunications et Intégration de services (CITI) de l INSA de Lyon et ses équipes SWING et AMA- ZONES affiliées à l INRIA, et le laboratoire d Intégration Silicium des Architectures Numériques (LISAN) du CEA de Grenoble. Cette collaboration entre les deux laboratoires a permis de réunir des compétences logicielles (machine virtuelle, compilation, programmation des systèmes embarqués) et des compétences matérielles et de traitement du signal (définition d architecture numériques pour les systèmes de télécommunication) qui sont les domaines traités dans cette thèse. Le sujet de cette thèse se situe dans un contexte de radio logicielle (RL)[1]. On peut définir brièvement cette technologie comme étant la réalisation en logiciel des fonctionnalités de traitement du signal nécessaires à la radio. Celles-ci étaient réalisées auparavant par des circuits dédiés à un seul standard. Le logiciel permet plus de flexibilité par rapport à un matériel figé. Nous présentons dans la section 1.2 une synthèse des éléments clefs de cette technologie et les intérêts à la fois économiques et stratégiques qu elle représente pour les acteurs du marché des télécommunications : opérateurs de télécommunication et industriels d équipements radios. La première étape dans cette thèse a été d explorer les différentes problématiques de la RL à travers une étude critique de l état de l art. Appliquer les meilleurs concepts du domaine logiciel tels que la réutilisation, la modularité, la portabilité, la spécification par modélisation et le passage automatique à l implémentation sur des plateformes d exécution matérielles sont les principaux axes de recherches de la RL étudiés. Ainsi j ai constaté que la réalisation d une application radio, appelée aussi forme d onde, nécessite le passage par un cycle de développement complexe qui exige des compétences multi disciplinaires (logiciel embarqué, architectures numériques et traitement du signal). Réduire la complexité de réalisation des applications radios et augmenter leur portabilité sont les objectifs principaux auxquels cette thèse contribue à amener des solutions. Dans la section 1.3, je présente les problématiques majeures de la radio logicielle à savoir la reconfigurabilité et la portabilité des applications radios et comment le concept proposé de «machine virtuelle radio» (MVR) permet d apporter des solutions à celles-ci. Dans la section 1.4 de ce chapitre nous présentons un aperçu des contributions de cette thèse. Cellesci consistent principalement à la définition des principes fondamentaux sous-jacents au concept de MVR qui seront détaillés tout le long de ce manuscrit : d abord, nous expliquons le mode de fonctionnement de la MVR. Puis, nous décrivons notre proposition de modèle de programmation et de modèle d exécution adaptés au contexte radio. Nous présentons par la suite notre implémentation de la MVR sur un circuit existant de radio logicielle et enfin, nous détaillons l ensemble des expérimentations réalisées nous permettant d évaluer le concept et ses perspectives d utilisation. Enfin, dans la section 1.5, nous présentons les différents chapitres qui constituent ce mémoire. 1.2 Contexte radio logicielle La diversité des besoins en services de télécommunication fait aujourd hui que les équipements mobiles doivent supporter un ensemble croissant de standards de communication. Cette diversité peut se traduire par les nouvelles applications que doivent supporter ces équipements. Celles-ci doivent être capable de transmettre et recevoir en plus de la voix, des données, des images, des flux vidéos numériques, etc. Ces applications ont ainsi différents besoins en terme de débit de transmission et de latence. L idée de la radio logicielle (RL) est de concevoir un système de communication universel permettant 3

21 1.2 Contexte radio logicielle d être reconfiguré, paramétré ou reprogrammé pour supporter différents standards de télécommunication. Par conséquent, un seul circuit universel serait suffisant pour remplacer la multitude de circuits correspondants aux différents standards radios à supporter par l équipement de télécommunication. L origine de la RL remonte aux années 70 avec les radios militaires définies par le département américain de la défense (DoD). A cette époque on a décrit une radio VLF (Very Low Frequency) qui utilise un convertisseur analogique numérique et un processeur 8085 [2]. Cependant le terme «radio logicielle» n est apparu pour la première fois qu au début des années 90 par Joseph Mitola [1] qui présenta une architecture RL idéale et expliqua les défis technologiques à surmonter pour l atteindre. Le JTRS (Joint Tactical Radio Systems) est un programme militaire du DoD qui a pour objectif la définition de radios flexibles et interopérables. Ce projet a permis de définir un standard pour la réalisation de radios en logiciel appelé SCA (Software Communication Architecture) [3]. Ce standard est basé sur l utilisation de l intergiciel CORBA [4] et du système d exploitation POSIX pour faire coordonner différents modules logiciels de traitements radios. Il est ouvert pour permettre d attirer les industriels et échanger les expertises dans le domaine de la RL. Borne WiFi à accès public réseau personnel sans fil (WPAN) Bluetooth WLAN Protocoles cellulaires GSM / UMTS Environnement pervasif de communications Radio logicielle Sans fil à accès fixe Les standards du futur FIG. 1.1: Convergence des standards vers la radio logicielle Malgré les origines militaires de la RL, aujourd hui les industriels d équipements radios sont en train d investiguer cette piste et de repenser leurs architectures matérielles. En effet, les standards radios actuels ont tous des fonctionnalités de traitement du signal en communs et pourraient être implémentés par des accélérateurs matériels paramétrables. Toutefois, les spécificités de chaque standard seront réalisées en logiciel. La figure FIG. 1.1 illustre la convergence des standards actuels et ceux du futurs vers une réalisation en RL. En effet, la RL offre beaucoup d avantages : elle optimise la réalisation des radios multi-modes ceci en reconfigurant à chaque fois un même ensemble de composants fonctionnels au lieu de dupliquer la chaîne de traitement radio autant de fois que de modes opératoires. Elle permet aussi de réduire les coûts de production : en effet le cycle de développement logiciel est souvent beaucoup plus court que celui de réalisation d un nouveau circuit et surtout nécessite des phases de vérification et de validation moins complexes. De plus, la RL permet le prototypage rapide de nouveaux standards et de réduire le temps de mise sur le marché des nouveaux produits. D autre part elle facilite la mise à jour et la maintenance des radios et permet ainsi d augmenter la durée de vie des équipements de télécommunication. En résumé, la RL a des perspectives économiques intéressantes qui permettraient de créer de nouvelles opportunités de marché et la création de nouveaux services comme par exemple, l accès à des réseaux privés par téléchargement de code. 4

M a c h i n e V i r t u e l l e R a d i o

M a c h i n e V i r t u e l l e R a d i o M a c h i n e V i r t u e l l e R a d i o Riadh Ben Abdallah riadh.ben-abdallah@inria.fr Laboratoire CITI, Équipe Systèmes Embarqués Séminaire des thésards, 20 Mars 2008 1 Le Contexte radio logicielle

Plus en détail

Cours FPGA 02/01/2014. L architecture SOPC Des FPGAs

Cours FPGA 02/01/2014. L architecture SOPC Des FPGAs L architecture SOPC Des FPGAs 1 Ce document aborde l architecture moderne des FPGA et notamment la technologie SOPC (system on programmable chip). Cette technologie SOPC permet d associer des structures

Plus en détail

Catalogue des PFE 2013. CodinTek Park Technologique Elgazala 2088 Cité Technologique Elgazala Ariana

Catalogue des PFE 2013. CodinTek Park Technologique Elgazala 2088 Cité Technologique Elgazala Ariana Catalogue des PFE CodinTek Park Technologique Elgazala 2088 Cité Technologique Elgazala Ariana Présentation de la société CodinTek est une start-up Tunisienne spécialisée dans l innovation en traitement

Plus en détail

Processeur JAP. Le langage JAVA

Processeur JAP. Le langage JAVA Processeur JAP Ce document présente les dernières nouveautés concernant le processeur JAVA de la société AED. Il commence par un rappel sur les caractéristiques du processeur actuel, puis présente les

Plus en détail

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999 Méthodes et outils de génération de code pour les plateformes multi-cœurs fondés sur la représentation de haut niveau des applications et des architectures A. Elmrabti To cite this version: A. Elmrabti.

Plus en détail

Parallélisation Automatique

Parallélisation Automatique Parallélisation Automatique Paul Feautrier ENS de Lyon Paul.Feautrier@ens-lyon.fr 8 septembre 2008 1 / 23 Pourquoi la parallélisation automatique? Les gains de performances dus à la technologie s amenuisent

Plus en détail

Les capteurs biomédicaux

Les capteurs biomédicaux Les capteurs La gestion des échanges entre les capteurs et les applications médicales Référence : Frédérique Laforest 1 Au programme : distante 3. Un exemple : 802.15.4/ZigBee 2 1.1 Contexte 1.2 Objectifs

Plus en détail

Solution de mesure complète pour applications WiMAX

Solution de mesure complète pour applications WiMAX Générateur de signaux R&S SMU200A / Analyseur de signaux R&S FSQ Solution de mesure complète pour applications WiMAX La nouvelle technologie radio WiMAX Worldwide Interoperability for Microwave Access

Plus en détail

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau Supports d exécution matériels pour l embarqué Jean-Philippe Babau Département Informatique, INSA Lyon Les contraintes Coût de quelques euros à quelques centaines d'euros Contraintes d énergie (mobilité,

Plus en détail

Testeur de protocole basé PC pour UMTS LTE

Testeur de protocole basé PC pour UMTS LTE Testeur de protocole basé pour UMTS LTE Les développements pour la nouvelle norme de radiocommunication mobile UMTS Long Term Evolution (LTE) sont en pleine effervescence. Face à cet exceptionnel défi,

Plus en détail

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX MODULE: SYSTEMES NUMERIQUES COMPLEXES Cours 1 MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX H.Boumeridja 1 Introduction Méthodologie de conception des circuits intégrés digitaux: approche descendante

Plus en détail

PROPOSITION D UNE FORMATION CONTINUE POUR LES PERSONNELS DES ETABLISSEMENTS D ENSEIGNEMENT SUPERIEUR

PROPOSITION D UNE FORMATION CONTINUE POUR LES PERSONNELS DES ETABLISSEMENTS D ENSEIGNEMENT SUPERIEUR PROPOSITION D UNE FORMATION CONTINUE POUR LES PERSONNELS DES ETABLISSEMENTS D ENSEIGNEMENT SUPERIEUR Mise en œuvre rapide de chaînes d acquisition / transmission du signal à l aide d un système «on chip»

Plus en détail

Conception des Systèmes Numériques et Mixtes

Conception des Systèmes Numériques et Mixtes Conception des Systèmes Numériques et Mixtes Daniela Dragomirescu 1,2, Michael Kraemer 1,2, Marie-Line Boy 3, Philippe Bourdeau d Aguerre 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil

Plus en détail

Une approche modèle dans la conception de systèmes sur puce hétérogènes

Une approche modèle dans la conception de systèmes sur puce hétérogènes Une approche modèle dans la conception de systèmes sur puce hétérogènes Jean-Luc Dekeyser et Lossan Bondé FETCH 07 IP dans le SoC 100% Réutilisé 80% Spécifique 60% 40% 20% 0% 1999 2002 2005 2008 2011 2014

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

QUELQUES MOTS CLES ET DEFINITIONS.

QUELQUES MOTS CLES ET DEFINITIONS. CH. 2 QUELQUES MOTS CLES ET DEFINITIONS. ASIC : Application Spécific Integrated Circuit = HW circuit intégré pour application spécifique SOC : System On Chip = HW et SW Système sur puce IP : FPGA : CAD

Plus en détail

Le multitalent R&S CMW500, précurseur en matière de normes les plus récentes. RADIOCOMMUNICATION Bancs de mesure

Le multitalent R&S CMW500, précurseur en matière de normes les plus récentes. RADIOCOMMUNICATION Bancs de mesure Testeur de protocole UMTS LTE pour Avec de nouvelles options, le testeur de radiocommunication large bande R&S CMW500 UMTS évolue vers un testeur de protocole LTE et simule un Radio Access Network LTE

Plus en détail

Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique

Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique L objectif Réaliser la vérification physique d'un composant

Plus en détail

Conception de SoPC pour applications multimédia

Conception de SoPC pour applications multimédia Conception de SoPC pour applications multimédia Auteurs : Michael Guarisco, Nicolas Marques, Eric Dabellani, Yves Berviller, Hassan Rabah, Serge Weber Laboratoire d Instrumentation Electronique de Nancy.

Plus en détail

Générateur de signaux en bande de base pour applications UWB et Aérospatial & Défense

Générateur de signaux en bande de base pour applications UWB et Aérospatial & Défense Générateur de signaux en bande de base pour applications UWB et Aérospatial & Défense Le générateur de signaux en bande de base R&S AFQ100B est parfaitement bien adapté pour une utilisation en développement

Plus en détail

Prototype de canal caché dans le DNS

Prototype de canal caché dans le DNS Manuscrit auteur, publié dans "Colloque Francophone sur l Ingénierie des Protocoles (CFIP), Les Arcs : France (2008)" Prototype de canal caché dans le DNS Lucas Nussbaum et Olivier Richard Laboratoire

Plus en détail

Technologies cibles pour les systèmes sur puce

Technologies cibles pour les systèmes sur puce INSTITUT SUPÉRIEUR D INFORMATIQUE CHAPITRE 2 Technologies cibles pour les systèmes sur puce Dr. Mohamed-Wassim YOUSSEF 2012 [www.wassimyoussef.info] Co-design & Sécurité des Systèmes Embarqués M2 SSICE

Plus en détail

Proposition d un plan d étude pour l option «informatique embarquée»

Proposition d un plan d étude pour l option «informatique embarquée» Proposition d un plan d étude pour l option «informatique embarquée» Motivation : L informatique embarquée est un sous ensemble de l informatique qui est en pleine croissance. Elle intègre plusieurs aspects

Plus en détail

Tendances en réseaux M1 Info Z. Mammeri - UPS

Tendances en réseaux M1 Info Z. Mammeri - UPS Réseaux sans fils Caractéristiques et principaux standards M1 Info Cours de Réseaux Z. Mammeri 1 7. Standards d et technologies de réseaux mobiles (Res Mob) (Bluetooth, ZigBee, Wifi, WiMAX, WiRAN) 2 1

Plus en détail

SDL: 20 ans de programmation basée modèle

SDL: 20 ans de programmation basée modèle SDL: 20 ans de programmation basée modèle Emmanuel Gaudin emmanuel.gaudin @ pragmadev.com Principes MDE, MDA et MDD: Approche orienté modèle PIM: Platform Independant Model PDM: Platform Definition Model

Plus en détail

Cahier des charges Offre de formation LMD :

Cahier des charges Offre de formation LMD : REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE Ministère de L Enseignement Supérieur et de la Recherche Scientifique Université des Sciences et de la Technologie Houari Boumediene Faculté d Electronique

Plus en détail

Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS)

Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS) Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS) Responsables: Tanguy Risset & Marine Minier Tanguy.Risset@insa-lyon.fr Marine.minier@insa-lyon.fr http://master-info.univ-lyon1.fr/m2rts/

Plus en détail

Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision

Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision INSTITUT D ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision dans les systèmes de

Plus en détail

Structure en couches des systèmes informatiques

Structure en couches des systèmes informatiques Structure en couches des systèmes informatiques Vue simplifiée d un système informatique Ce que le simple utilisateur perçoit «à première vue» d un système informatique : Le boîtier (tour, desktop ou portable)

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

SÛRETÉ DE FONCTIONNEMENT ET ARCHITECTURE GVA SÉMINAIRE ARCHITECTURES AGILES DE SYSTÈMES COMPLEXES BASÉES SUR DDS, LA VÉTRONIQUE EN CAS D EXEMPLE

SÛRETÉ DE FONCTIONNEMENT ET ARCHITECTURE GVA SÉMINAIRE ARCHITECTURES AGILES DE SYSTÈMES COMPLEXES BASÉES SUR DDS, LA VÉTRONIQUE EN CAS D EXEMPLE SÛRETÉ DE FONCTIONNEMENT ET ARCHITECTURE GVA SÉMINAIRE ARCHITECTURES AGILES DE SYSTÈMES COMPLEXES BASÉES SUR DDS, LA VÉTRONIQUE EN CAS D EXEMPLE PLAN Architecture GVA et NGVA SDF dans Architecture GVA

Plus en détail

Contributions à l expérimentation sur les systèmes distribués de grande taille

Contributions à l expérimentation sur les systèmes distribués de grande taille Contributions à l expérimentation sur les systèmes distribués de grande taille Lucas Nussbaum Soutenance de thèse 4 décembre 2008 Lucas Nussbaum Expérimentation sur les systèmes distribués 1 / 49 Contexte

Plus en détail

Présentation de SILICOM

Présentation de SILICOM Présentation de SILICOM PRÉSENTATION GÉNÉRALE En quelques chiffres 31 ans d existence 200 Collaborateurs 8 M de capital Plus de 14 M de CA Plus de 15 clients grands comptes 3 établissements pour couvrir

Plus en détail

Offre de formation département de télécommunications. Licence en Télécommunications

Offre de formation département de télécommunications. Licence en Télécommunications Offre de formation département de télécommunications Licence en Télécommunications 1. But de la formation La formation dispensée dans cette licence est de nature académique. Elle est organisée sous forme

Plus en détail

Une plate-forme d expérimentation multiprocesseur pour les réseaux sans fil

Une plate-forme d expérimentation multiprocesseur pour les réseaux sans fil Une plate-forme d expérimentation multiprocesseur pour les réseaux sans fil Damien Hedde, Pierre-Henri Horrein, Frédéric Pétrot, Robin Rolland et Franck Rousseau CNRS/Grenoble INP/UJF CIME-Nanotech Parvis

Plus en détail

Rappels, SISD, SIMD. Calculateurs hybrides (GPU-OpenCL) Rappels, MIMD mémoire partagée. Rappels, MIMD mémoire partagée. Rappels... SISD,...

Rappels, SISD, SIMD. Calculateurs hybrides (GPU-OpenCL) Rappels, MIMD mémoire partagée. Rappels, MIMD mémoire partagée. Rappels... SISD,... Rappels, SISD, SIMD Calculateurs hybrides (GPU-OpenCL) Rappels... SISD,... SIMD Formation d Ingénieurs de l Institut Galiléee MACS 3 Philippe d Anfray Philippe.d-Anfray@cea.fr CEA DSM 2013-2014 SISD :

Plus en détail

Les tendances pour le test et la validation RF

Les tendances pour le test et la validation RF Les tendances pour le test et la validation RF Richard KEROMEN Ingénieur produit test et RF L évolution des standards implique une complexité croissante 1996 1997 1998 1999 2000 2001 2002 2003 2004 2005

Plus en détail

LTE dans les transports: Au service de nouveaux services

LTE dans les transports: Au service de nouveaux services LTE dans les transports: Au service de nouveaux services 1 LTE dans les transports: Au service de nouveaux services Dr. Cédric LÉVY-BENCHETON Expert Télécom, Egis Rail cedric.levy-bencheton@egis.fr Résumé

Plus en détail

Thème 3 Conception et vérification d architectures de systèmes sur puce

Thème 3 Conception et vérification d architectures de systèmes sur puce Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur

Plus en détail

COMPILING SCALA FOR THE JAVA VIRTUAL MACHINE

COMPILING SCALA FOR THE JAVA VIRTUAL MACHINE COMPILING SCALA FOR THE JAVA VIRTUAL MACHINE THÈSE N O 3302 (2005) PRÉSENTÉE À LA FACULTÉ INFORMATIQUE ET COMMUNICATIONS Institut d'informatique fondamentale SECTION D'INFORMATIQUE ÉCOLE POLYTECHNIQUE

Plus en détail

Option ECS. Électronique, Communications, Systèmes

Option ECS. Électronique, Communications, Systèmes Option ECS Électronique, Communications, Systèmes Campus de Rennes L option ECS est couplée, par cohabilitation, à : - Master Recherche i-mars (INSA Rennes, UBS (Lorient), UBO et TELECOM-Bretagne (Brest)

Plus en détail

Journée FPGA. Technologie, outils et conception. 11 septembre 2012. Aula de la HEIG-VD, Yverdon-les-Bains, VAUD

Journée FPGA. Technologie, outils et conception. 11 septembre 2012. Aula de la HEIG-VD, Yverdon-les-Bains, VAUD Journée FPGA Technologie, outils et conception 11 septembre 2012 Aula de la, Yverdon-les-Bains, VAUD Cette journée est organisée par le groupe thématique du RCSO-ISYS «Systèmes embarqués à haute performance»,

Plus en détail

SoC : Système on Chip. C est le concept d intégrer une fonction électronique dans un composant programmable.

SoC : Système on Chip. C est le concept d intégrer une fonction électronique dans un composant programmable. 0 Présentation du TP : Pré-requis : Durée estimée : Objectif : Avoir suivi les TP_description_schématic_compteur-FPGA et TP_compteur_VHDL_virtual_instruments-FPGA. Connaissance du langage C ANSI. 2 heures.

Plus en détail

Vulgarisation Java EE Java EE, c est quoi?

Vulgarisation Java EE Java EE, c est quoi? Paris, le 1 Février 2012 Vulgarisation Java EE Java EE, c est quoi? Sommaire Qu est ce que Java? Types d applications Java Environnements Java Versions de Java Java EE, c est quoi finalement? Standards

Plus en détail

De la conception jusqu'au déploiement de systèmes embarqués

De la conception jusqu'au déploiement de systèmes embarqués De la conception jusqu'au déploiement de systèmes embarqués Nacer MOKHTARI Ingénieur d application La conception graphique de systèmes Conception interactive Conception de systèmes de contrôle Simulation

Plus en détail

Systèmes MIMO OSTBCB pour le standard IEEE802.16 Doctorante: Patricia ARMANDO

Systèmes MIMO OSTBCB pour le standard IEEE802.16 Doctorante: Patricia ARMANDO Systèmes MIMO OSTBCB pour le standard IEEE802.16 Doctorante: Patricia ARMANDO 04/11/08 Sommaire Présentation du standard IEEE802.16 Option MIMO Présentation du code OSTBCB Modulations : OFDM SC Détection

Plus en détail

NI System on Module (SoM) : le dernier né des systèmes embarqués

NI System on Module (SoM) : le dernier né des systèmes embarqués 1 NI System on Module (SoM) : le dernier né des systèmes embarqués Antonin GOUDE Ingénieur Produit pour l Embarqué National Instruments France Système sur module (SOM) NI sbrio-9651 3 Rôle d un système

Plus en détail

Fax sur IP. Panorama

Fax sur IP. Panorama Fax sur IP Panorama Mars 2012 IMECOM Groupe prologue - Z.A. Courtaboeuf II - 12, avenue des Tropiques - B.P. 73-91943 LES ULIS CEDEX - France Phone : + 33 1 69 29 39 39 - Fax : + 33 1 69 28 89 55 - http://www.prologue.fr

Plus en détail

Analyse de la démographie des objets dans les systèmes Java temps-réel

Analyse de la démographie des objets dans les systèmes Java temps-réel Analyse de la démographie des objets dans les systèmes Java temps-réel Nicolas BERTHIER Laboratoire VERIMAG Responsables du stage : Christophe RIPPERT et Guillaume SALAGNAC le 29 septembre 26 1 Introduction

Plus en détail

Évaluation et implémentation des langages

Évaluation et implémentation des langages Évaluation et implémentation des langages Les langages de programmation et le processus de programmation Critères de conception et d évaluation des langages de programmation Les fondations de l implémentation

Plus en détail

Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et

Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et l'anglais. L'étudiant a le choix entre deux filières

Plus en détail

ÉCOLE POLYTECHNIQUE DE MONTRÉAL. Département de Génie Électrique. La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700

ÉCOLE POLYTECHNIQUE DE MONTRÉAL. Département de Génie Électrique. La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700 ÉCOLE POLYTECHNIQUE DE MONTRÉAL Département de Génie Électrique La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700 M. Corinthios et Zaher Dannawi 29 août 2007 2 Tables des

Plus en détail

Réseaux mobiles. UPMC - M1 Réseaux - UE RTEL 1

Réseaux mobiles. UPMC - M1 Réseaux - UE RTEL 1 Réseaux mobiles Nguyen Thi Mai Trang LIP6/PHARE Thi-Mai-Trang.Nguyen@lip6.fr UPMC - M1 Réseaux - UE RTEL 1 Plan Principes des réseaux cellulaires GSM (Global System for Mobile communications) GPRS (General

Plus en détail

GLOSSAIRE DE LA TECHNOLOGIE MOBILE

GLOSSAIRE DE LA TECHNOLOGIE MOBILE GLOSSAIRE DE LA TECHNOLOGIE MOBILE PROFITEZ DU RÉSEAU. maintenant. Glossaire Glossaire de la technologie mobile 3G Accès distant Adaptateur Client sans fil ADSL AVVID Carte réseau Convergence GPRS Haut

Plus en détail

Architectures Parallèles

Architectures Parallèles Architectures Parallèles Cours pour Ingénieur Préparé par Dr. Olfa Hamdi-Larbi ola_ola79@yahoo.fr Reçoit les signaux du contrôleur, cherche les données et les traite Instructions, Données à traiter et

Plus en détail

1 Le vocabulaire de l informatique

1 Le vocabulaire de l informatique 1 Le vocabulaire de l informatique I Les systèmes informatiques Les ordinateurs sont omniprésents dans notre environnement quotidien. Conçus pour traiter de manière générale des informations, ils ne se

Plus en détail

Description des UE s du M2

Description des UE s du M2 Parcours en deuxième année Unités d Enseignement (UE) ECTS Ingénierie des réseaux haut 4 débit Sécurité des réseaux et 4 télécoms Réseaux mobiles et sans fil 4 Réseaux télécoms et 4 convergence IP Infrastructure

Plus en détail

Architecture SoC-FPGA adaptable dédiée à l'analyse d'images

Architecture SoC-FPGA adaptable dédiée à l'analyse d'images Architecture SoC-FPGA adaptable dédiée à l'analyse d'images Alain AUBERT, Nathalie BOCHARD, Virginie FRESSE Projet EmSoC Villard de Lans, 8-9 juin 2006 Plan de la présentation Description de l'architecture

Plus en détail

Systèmes et applications distribués Intergiciels et applications communicantes

Systèmes et applications distribués Intergiciels et applications communicantes Systèmes et applications distribués Intergiciels et applications communicantes Philippe Quéinnec Télécommunication et Réseaux 2e année ENSEEIHT 24 février 2014 Inspiré de cours de G. Padiou, Ph. Mauran

Plus en détail

QUELQUES CONCEPTS INTRODUCTIFS

QUELQUES CONCEPTS INTRODUCTIFS ESIEE Unité d'informatique IN101 Albin Morelle (et Denis Bureau) QUELQUES CONCEPTS INTRODUCTIFS 1- ARCHITECTURE ET FONCTIONNEMENT D UN ORDINATEUR Processeur Mémoire centrale Clavier Unité d échange BUS

Plus en détail

CPU ou UCT. Circuit Intégré. Processor (data processing)

CPU ou UCT. Circuit Intégré. Processor (data processing) CPU ou UCT Processor (data processing) Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.par UCT, en ang. CPU (Central Processing Unit) CPU+mémoire

Plus en détail

Plate-forme pluridisciplinaire pour vos cours d'électronique, d'automatique, de télécommunications

Plate-forme pluridisciplinaire pour vos cours d'électronique, d'automatique, de télécommunications Plate-forme pluridisciplinaire pour vos cours d'électronique, d'automatique, de télécommunications Yannick DEGLA Coordinateur National pour l Enseignement National Instruments ni.com/academic/f Sommaire

Plus en détail

VERIFICATION DE SOC SOUS VELOCE

VERIFICATION DE SOC SOUS VELOCE VERIFICATION DE SOC SOUS VELOCE Fabrice Muller (1), Gilles Jacquemod (1), Rachid Bouchakour (2) Pôle CNFM PACA Polytech Nice-Sophia (1), Polytech Marseille (2) 1.1 Introduction La vérification des SoC

Plus en détail

TaskMapper Gestion de projet : Analyse

TaskMapper Gestion de projet : Analyse Gestion de projet : Analyse P. Combier, V. Comiti, M. Hubert, R. Jamet, M. Le Du, P. Lelouette, J. L Hermitte, A. Morvan, N. Premillieu, L. Ren, C. Souti, F. Tesniere, Y. Zhao Encadrés par S. Derrien 11

Plus en détail

Les étapes et les outils de développement des programmes

Les étapes et les outils de développement des programmes Les étapes et les outils de développement des programmes L élaboration d un programme est un travail qui se fait en plusieurs étapes nécessitant divers outils que ce chapitre tente de décrire succinctement.

Plus en détail

Introduction pratique au Développement orienté Modèle Pierre Parrend, Mars 2005

Introduction pratique au Développement orienté Modèle Pierre Parrend, Mars 2005 MDA : Un Tutoriel Introduction pratique au Développement orienté Modèle Pierre Parrend, Mars 2005 1 Sommaire Table des matières 1 Sommaire 1 2 Introduction 2 2.1 A qui s adresse ce tutoriel......................

Plus en détail

Analyse,, Conception des Systèmes Informatiques

Analyse,, Conception des Systèmes Informatiques Analyse,, Conception des Systèmes Informatiques Méthode Analyse Conception Introduction à UML Génie logiciel Définition «Ensemble de méthodes, techniques et outils pour la production et la maintenance

Plus en détail

Contributions aux environnements de programmation pour le calcul intensif

Contributions aux environnements de programmation pour le calcul intensif Contributions aux environnements de programmation pour le calcul intensif Habilitation à diriger des recherches Pierre Boulet équipe WEST Pierre.Boulet@lifl.fr - http://www.lifl.fr/~boulet/hdr/ Soutenance

Plus en détail

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 ENSEIRB-MATMECA Rapport de projet avancé 3 ème année électronique Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 Etudiants : Alexandre Braconnier Axel Chevalier Jean-Marc

Plus en détail

Les entrées/sorties Les périphériques

Les entrées/sorties Les périphériques Les entrées/sorties Les périphériques La fonction d un ordinateur est le traitement de l information (fonction réalisée au niveau de la mémoire et l UC). L ordinateur acquiert cette information et restitue

Plus en détail

france.ni.com Journée technique Du contrôle d instruments au banc de test

france.ni.com Journée technique Du contrôle d instruments au banc de test Journée technique Du contrôle d instruments au banc de test Processeur, FPGA, GPU : quelle approche est la mieux adaptée au traitement de données National Instruments France Au programme Les différents

Plus en détail

SONDY : une plateforme open-source d analyse et de fouille pour les réseaux sociaux en ligne

SONDY : une plateforme open-source d analyse et de fouille pour les réseaux sociaux en ligne SONDY : une plateforme open-source d analyse et de fouille pour les réseaux sociaux en ligne Adrien GUILLE, C. Favre, Djamel Abdelkader Zighed To cite this version: Adrien GUILLE, C. Favre, Djamel Abdelkader

Plus en détail

La technologie Java Card TM

La technologie Java Card TM Présentation interne au CESTI La technologie Java Card TM sauveron@labri.u-bordeaux.fr http://dept-info.labri.u-bordeaux.fr/~sauveron 8 novembre 2002 Plan Qu est ce que Java Card? Historique Les avantages

Plus en détail

MAC-TC: programmation d un plate forme DSP-FPGA

MAC-TC: programmation d un plate forme DSP-FPGA MAC-TC: programmation d un plate forme DSP-FPGA Tanguy Risset avec l aide de: Nicolas Fournel, Antoine Fraboulet, Claire Goursaud, Arnaud Tisserand - p. 1/17 Plan Partie 1: le système Lyrtech Introduction

Plus en détail

Une approche modèle pour la conception conjointe de systèmes embarqués hautes performances dédiés au transport

Une approche modèle pour la conception conjointe de systèmes embarqués hautes performances dédiés au transport Une approche modèle pour la conception conjointe de systèmes embarqués hautes performances dédiés au transport Jean Luc DEKEYSER, Sébastien LE BEUX, Philippe MARQUET Inria Futurs Lille dekeyser@lifl.fr

Plus en détail

SYSTEMES ELECTRONIQUES SYSTEMES INFORMATIQUES. http://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/

SYSTEMES ELECTRONIQUES SYSTEMES INFORMATIQUES. http://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/ http://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/ SYSTEMES ELECTRONIQUES & SYSTEMES INFORMATIQUES RESPONSABLES: Julien Denoulet: julien.denoulet@upmc.fr Jean-Lou Desbarbieux: jean-lou.desbarbieux@upmc.fr

Plus en détail

Annexe : La Programmation Informatique

Annexe : La Programmation Informatique GLOSSAIRE Table des matières La Programmation...2 Les langages de programmation...2 Java...2 La programmation orientée objet...2 Classe et Objet...3 API et Bibliothèque Logicielle...3 Environnement de

Plus en détail

Soutenance de Thèse. Analyses statistiques des communications sur puce

Soutenance de Thèse. Analyses statistiques des communications sur puce Soutenance de Thèse Analyses statistiques des communications sur puce Antoine Scherrer LIP - ENS Lyon Equipe Compsys 11 décembre 26 A. Scherrer - Analyses statistiques des communications sur puce 1 / 4

Plus en détail

Modélisation: outillage et intégration

Modélisation: outillage et intégration Modélisation: outillage et intégration Emmanuel Gaudin emmanuel.gaudin@pragmadev.com Un réel besoin Le logiciel double tous les deux ans. Le volume final rend extrêmement difficile de garantir le niveau

Plus en détail

Les Réseaux GSM et les différents générations. L.A. Steffenel Master 2 Professionnel STIC-Informatique 1

Les Réseaux GSM et les différents générations. L.A. Steffenel Master 2 Professionnel STIC-Informatique 1 Les Réseaux GSM et les différents générations Steffenel Master 2 Professionnel STIC-Informatique 1 Historique Les premiers réseaux téléphoniques cellulaires, connus sous le terme de système de 1ère génération,

Plus en détail

Programmation de services en téléphonie sur IP

Programmation de services en téléphonie sur IP Programmation de services en téléphonie sur IP Présentation de projet mémoire Grégory Estienne Sous la supervision du Dr. Luigi Logrippo Introduction La téléphonie sur IP comme support à la programmation

Plus en détail

! Vous aurez pris connaissance de l'évolution. ! Vous comprendrez pourquoi on utilise le binaire en. ! Vous serez capable de construire un circuit

! Vous aurez pris connaissance de l'évolution. ! Vous comprendrez pourquoi on utilise le binaire en. ! Vous serez capable de construire un circuit Architecture élémentaire Un cours d architecture pour des informaticiens Samy Meftali Samy.meftali@lifl.fr Bureau 224. Bâtiment M3 extension Sans architecture pas d informatique Comprendre comment çà marche

Plus en détail

Quoi de neuf en acquisition de données?

Quoi de neuf en acquisition de données? Quoi de neuf en acquisition de données? Jean-Luc DELAY National Instruments, Ingénieur d applications Les nouveautés en acquisition de données chez NI USB Série X NI SC Express Nouveau châssis NI CompactDAQ

Plus en détail

LA TECHNOLOGIE UMTS (3G) Rédigé par M. Franck FALCHI Dans le cadre du BTS SIO - 2014

LA TECHNOLOGIE UMTS (3G) Rédigé par M. Franck FALCHI Dans le cadre du BTS SIO - 2014 LA TECHNOLOGIE UMTS (3G) Rédigé par M. Franck FALCHI Dans le cadre du BTS SIO - 2014 Année scolaire 2012-2013 SOMMAIRE I. Introduction... 3 II. Principe de fonctionnement... 4 1) Les avantages... 5 2)

Plus en détail

RESUME DESCRIPTIF DE LA CERTIFICATION (FICHE OPERATIONNELLE METIERS)

RESUME DESCRIPTIF DE LA CERTIFICATION (FICHE OPERATIONNELLE METIERS) RESUME DESCRIPTIF DE LA CERTIFICATION (FICHE OPERATIONNELLE METIERS) Intitulé (cadre 1) Master Sciences Technologies Santé, mention Sciences et Technologies de l Information et de la Communication, spécialité

Plus en détail

ETNA Projet de Fin d Étude 2005-2007 RimElse Cahier des charges. c Copyleft 2006, ELSE Team

ETNA Projet de Fin d Étude 2005-2007 RimElse Cahier des charges. c Copyleft 2006, ELSE Team ETNA Projet de Fin d Étude 2005-2007 RimElse Cahier des charges c Copyleft 2006, ELSE Team 18 avril 2006 Table des matières 1 Introduction 2 2 Présentation du projet 3 2.1 Une distribution Évolulable..................

Plus en détail

Colloque «Télécommunicationsréseaux du futur et services»

Colloque «Télécommunicationsréseaux du futur et services» Colloque «Télécommunicationsréseaux du futur et services» APOGEE Analyse et optimisation des systèmes d après 3ème GEnEration 02/2008 03/2010 6 décembre 2010 SOMMAIRE 1. Description générale 2. Etudes

Plus en détail

OFFRES DE STAGES REGION EST. Market Unit 8 - Software Engineering & Testing

OFFRES DE STAGES REGION EST. Market Unit 8 - Software Engineering & Testing OFFRES DE STAGES REGION EST Market Unit 8 - Software Engineering & Testing 2013 EDITO Chère étudiante, cher étudiant Vous avez entre les mains notre catalogue rassemblant les opportunités de stages que

Plus en détail

Architecture matérielle des systèmes informatiques

Architecture matérielle des systèmes informatiques Architecture matérielle des systèmes informatiques IDEC, Renens. Version novembre 2003. Avertissement : ce support de cours n est pas destiné à l autoformation et doit impérativement être complété par

Plus en détail

Système reconfigurable et durci pour la surveillance et le contrôle

Système reconfigurable et durci pour la surveillance et le contrôle Système reconfigurable et durci pour la surveillance et le contrôle Sabri JATLAOUI, Ingénieur avant-vente. Des challenges récurrents Le contrôle haute vitesse (numérique/compteur à 1MHz, PID analogique/

Plus en détail

Des analyses de spectre RF inégalées

Des analyses de spectre RF inégalées A i r M a g n e t S p e c t r u m X T AirMagnet Spectrum XT est la première solution professionnelle d analyse de spectre qui allie l étude approfondie des radiofréquences et des informations en temps

Plus en détail

Tronc Commun. Premier Semestre

Tronc Commun. Premier Semestre PLAN D ÉTUDE Programme de la Première année Tronc Commun Mathématiques Discrètes Probabilités et Statistiques Réseaux et Systèmes Transmissions de Données Fondements de Système d Exploitation Réseaux Informatiques

Plus en détail

RESUME DESCRIPTIF DE LA CERTIFICATION (FICHE OPERATIONNELLE METIERS)

RESUME DESCRIPTIF DE LA CERTIFICATION (FICHE OPERATIONNELLE METIERS) RESUME DESCRIPTIF DE LA CERTIFICATION (FICHE OPERATIONNELLE METIERS) Intitulé (cadre 1) DUT Génie électrique et informatique industrielle (GEII) 3 Parcours possibles : Automatismes et Réseaux Locaux Energies

Plus en détail

Rapport de certification

Rapport de certification Rapport de certification Memory Arrays avec Memory Gateways Version 5.5.2 Préparé par : Le Centre de la sécurité des télécommunications à titre d organisme de certification dans le cadre du Schéma canadien

Plus en détail

Plus efficace que jamais : le logiciel de test CEM R&S EMC 32 avec de nouvelles extensions

Plus efficace que jamais : le logiciel de test CEM R&S EMC 32 avec de nouvelles extensions Plus efficace que jamais : le logiciel de test CEM R&S EMC 32 avec de nouvelles extensions Le logiciel de test CEM R&S EMC 32 voit sa polyvalence considérablement renforcée grâce à de nouvelles options

Plus en détail

contactless & payment des solutions de test pour mener à bien vos projets

contactless & payment des solutions de test pour mener à bien vos projets contactless & payment des solutions de test pour mener à bien vos projets contactless & payment certification et tests de bout en bout pour des dispositifs de paiement sans contact Conseil indépendant

Plus en détail

Panorama des réseaux haut débit

Panorama des réseaux haut débit Panorama des réseaux haut débit Participants Ingénieurs, techniciens ou toutes personnes disposant des connaissances de base sur les réseaux et souhaitant les approfondir avec un panorama détaillé des

Plus en détail

SDN / Open Flow dans le projet de recherche de GEANT (GN3+)

SDN / Open Flow dans le projet de recherche de GEANT (GN3+) SDN / Open Flow dans le projet de recherche de GEANT (GN3+) Xavier Jeannin GIP RENATER 23-25, rue Daviel 75013 PARIS Résumé Dans le cadre du projet GN3+ (avril 2013 Mars 2015), parmi la tâche orientée

Plus en détail

Press release... More products at www.giga-concept.fr

Press release... More products at www.giga-concept.fr Modules GPS Press release... Le plus petit module GPRS jamais vu sur le marché. Sagem vient d introduire ce qu il considère comme le plus petit module GPRS jamais commercialisé dans le monde. Aussi petit

Plus en détail

Conception et Intégration de Systèmes Critiques

Conception et Intégration de Systèmes Critiques Conception et Intégration de Systèmes Critiques 15 12 18 Non 50 et S initier aux méthodes le développement de projet (plan de développement, intégration, gestion de configuration, agilité) Criticité temporelle

Plus en détail