Télécom 2A, Examen d'architecture Cours de F. Pétrot, 3 heures, tout documents autorisés.

Dimension: px
Commencer à balayer dès la page:

Download "Télécom 2A, Examen d'architecture Cours de F. Pétrot, 3 heures, tout documents autorisés."

Transcription

1 Télécom, Examen d'architecture Cours de F. Pétrot, 3 heures, tout documents autorisés. 1 Exercice 1 : Multiprocesseur (2pts) Soit un système constitué de 2 processeurs avec des caches de données sans gestion de la cohérence, ayant une politique d'écriture write-through, et une mémoire. Question 1 (1pt) Illustrez le problème de la cohérence des données entre ces différentes éléments à l'aide de quelques instruction (en assembleur MIPS ou MicroBlaze) tournant sur les 2 processeurs. On suppose maintenant que l'instruction MIPS inval $2 peut invalider la ligne de cache cachant l'adresse contenue dans le registre $2 (elle est sans action si la ligne n'est pas cachée). Question 2 (1pt) Toujours en l'absence de cohérence matérielle, modi ez votre code a n qu'il garantisse que la dernière donnée lue est bien la dernière donnée écrite. 2 Exercice 2 : Analyse quantitative (3pts) Soit les hypothèses suivantes : un processeur exécute une instruction RISC par cycle ; la latence de lecture d'une ligne de cache est de l = 12 cycles ; les écritures sont non-bloquantes ; pour une application donnée, le pourcentage d'instructions de lecture est de 20%, que nous notons r = 0:20. le taux de miss m est de 8% pour le cache de données, et on considère qu'il n'y a pas de miss sur les instructions. Question 3 (0,5pt) Donnez la formule générale du CPI(l; r; m) dans ces conditions. Faites l'application numérique avec les valeurs fournies. On ajoute la gestion de la mémoire virtuelle. Un miss dans la TLB coûte tl = 10 cycles, avec un taux de miss tm de 0:2%. Question 4 (1pt) Donnez la formule générale du CPI(l; r; m; tl; tm) dans ces conditions. Faites l'application numérique avec les valeurs fournies. Une faute de page coûte fl = 10 6 cycles, et le taux d'échec de pagination est de fm = %. Question 5 (1.5pt) Donnez la formule générale du CPI(l; r; m; tl; tm; fl; fm) dans ces conditions. Faites l'application numérique avec les valeurs fournies. Examen d'architecture - 1S page - 1

2 3 Exercice 3 : Invalidation logicielle d'une ligne de cache (4pts) On suppose que le processeur MIPS possède une nouvelle instruction permettant d'acceder directement à son cache de donnée a n d'en invalider le contenu. Cette instruction s'appelle inval et prend comme argument un registre contenant une adresse. Cette adresse est émise sur le bus d'adresse en direction du cache (bus ADDR[31 :0] sur le schéma du cache). Cette instruction va nécessiter l'ajout d'un peu de matériel (au moins une petite machine à état) dans le cache. FRZ A[31:2] ADDR[31:0] DATAOUT[31:0] D[31:0] DATAIN[31:0] tag index ADDR[m 1:0] offset LA DV SDx WEDx SD0 WED0 DIRECTORY OE WE CE DATA[n 1:p+1] DATA[p] EVINCE DATA[p 1:0] == HIT FIG. 1 Architecture du cache. Les signaux ADDR, DATAIN et DATAOUT sont connectés au processeur, ainsi que le signal FRZ qui gèle le processeur. Le signal D est connecté au bus. Les autres signaux sont internes au cache, et géré par des machines à états non représentées. Le signal EVINCE n'est pas utile dans cet exercice. Son comportement est le suivant : si la donnée à l'adresse considérée n'est pas dans le cache, alors l'instruction est sans effet. Si la donnée à l'adresse considérée est cachée, alors la ligne de cache doit être invalidée. Question 6 (1pt) Identi ez sur le schéma le bit de validité et spéci ez, en français, la manière dont une invalidation se déroule. Question 7 (1pt) Ajoutez sur le schéma du cache (dont vous ne recopierez que la partie utile sur votre copie) les éléments matériels nécessaires, et donnez la liste des signaux utilisés. Question 8 (2pt) Dessinez l'automate d'état qui gère l'invalidation. Précisez sur les arcs les conditions de transitions, dans chaque état la valeur des signaux de Moore, et sur les arcs les signaux de Mealy (s'il y en Examen d'architecture - 1S page - 2

3 a). 4 Exercice 4 : Sauvegarde d'une ligne de cache Write-Back sur PI-Bus (5pts) On se propose de concevoir le matériel nécessaire à la sauvegarde d'une ligne d'un cache Write-Back lors de son évincement. La ligne est constituée de 4 mots. On suppose que le cache est à correspondance directe, dont l'architecture est illustrée par la gure 1, comme pour l'exercice précédent. Les signaux D[31 :0] et A[31 :2] sont respectivement les signaux de données et d'adresse du PI-Bus. Le circuit sera réalisé sous la forme d'une machine d'état pilotant un chemin de données. On suppose que l'on dispose d'une mémoire simple accès (c.-à-d. que l'on ne peut pas lire et écrire dedans au même cycle), dont l'interface est : DATA[127 :0], donnée en entrée (reçue), lors d'une écriture ou donnée en sortie (fournie), lors d'une lecture ; OE, lecture si 1 reçu par la memoire ; WE, écriture si 1, reçu par la memoire ; ADDR, adresse de l'action (lecture ou écriture, reçue) ; CE, selection de la mémoire (reçue). Cette mémoire est asynchrone, ainsi les différents signaux d'entrée doivent être stable lorsque CE passe à 1, et c'est l'opération précisée sur ces signaux qui est effectuée. Le cache fournit un signal EVINCE qui, s'il vaut 1, indique qu'il faut évincer la ligne dont l'adresse est disponible sur les ls ADDR[31 :0]. Question 9 (1pt) Précisez l'utilisation des signaux ADDR, LA et DV en trois lignes, et ajoutez le matériel nécessaire à la construction du signal ADDR. Il est inutile de recopier le cache, ne dessinez sur votre feuille que la partie demandée. Le bus utilisé pour effectuer le transfert des mots consituant la ligne de cache est le PI-Bus. Un diagramme des temps du transfert est donnée dans la gure 2. Nous dé nissons un PI-Bus allégé dont les signaux sont les suivants : Examen d'architecture - 1S page - 3

4 CLK REQA GNTA * ACK RDY RDY WAT RDY RDY READ OPC WD4 WD4 WD4 WD4 WD4 A A0 A1 A2 A3 A3 SEL* D D0 D1 D2 D3 FIG. 2 Chronogramme de l'écriture de 4 mots Nom emis reçu commentaires RESETN environnement tous remise à zéro. CLK environnement tous horloge système, active sur front montant. REQ x maître x BCU Requête du maître x pour le bus. GNT x BCU maître x Donne le bus au maître x. READ maître esclave Lecture si 1, écriture si 0. OPC[3 :0] maître esclave, BCU Type de transfert. A[31 :2] maître esclave, BCU Adresse du transfert. D[31 :0] maître, esclave esclave, maître Donnée. ACK[2 :0] esclave, BCU maître Réponse au transfert. SEL y BCU esclave y Sélection de l'esclave y. Les signaux sont tous actifs à l'état haut, hormis le RESETN qui est actif à l'état bas. Nous rappellons que les adresses sont sur 30 bits, les 2 bits de poids faibles étant dé nis par les opcodes spéci ants le transfert, et que les octets signi catifs sont alignés à droite. Les signaux READ, OPC et A sont positionnés au cycle n, et les signaux ACK et D sont positionnés au cycle n + 1. Le signal ACK peut prendre les valeurs suivantes : symbole WAT RDY description transfert retardé. transfert effectué. Le signal OPC ne peut prendre que la valeur WD4. Question 10 (0,5pt) Le cache est-il un maître ou un esclave sur le PI-Bus? Question 11 (0,5pt) Précisez l'interface de l'automate qui séquence l'évincement de la ligne de cache et Examen d'architecture - 1S page - 4

5 dites si les signaux de sortie sont des signaux de Moore ou de Mealy. Question 12 (3pt) Donnez le diagramme d'états en précisant sur chaque arc les conditions de transition. Etiquetez les nœuds avec les valeurs des sorties de Moore et les arcs avec les valeurs des sorties de Mealy. 5 Exercice 5 : processeur RISC (7pts) 5.1 Annulation d'instructions On désire ajouter au MIPS R3000 l'instruction bne,a $x, $y label qui permet d'annuler l'instruction qui suit le bne,a si le branchement n'est pas pris. Ce type d'instruction est utile en sortie de boucle, car elle permet de faire dans le delay slot une instruction qui ne doit être faite que si l'on itère la boucle. Question 13 (3pt) En supposant que l'on dispose du pipeline à 5 étages rappellé gure 3, précisez les modi cations à apporter pour l'implantation de cette instruction. indiquez les ajouts de matériel pour chaque étage (s'il y en a) indiquez précisément l'impact sur les bypass IF DE EXE MEM WB ALU zero pc mémoire @rd banc de registres wd rs rt ALU mémoire wd d ext FIG. 3 Le pipeline à 5 étages du MIPS 5.2 Instructions sur 64 bits On suppose que l'on désire à présent faire une instruction d'addition sur 64 bits, sachant que l'on ne dispose que d'une ALU 32 bits, avec cependant la retenue sortante. La syntaxe est add64b $rd, $rs, $rt. Examen d'architecture - 1S page - 5

6 La contrainte est que les registre spéci és dans l'instruction ont un numéro de registre pair. Lors de son exécution, l'instruction, add64b reste durant 2 cycles dans l'étage EXE, comme illustré cidessous. Au 1er cycle, elle met à jour le registre 2n avec les poids faibles du résultat, et au 2ème le registre 2n + 1 avec les poids forts. Une bulle est insérée dans le pipeline lors du décodage de l'instruction add64b, car il est prévu que cette instruction passe 2 cycles dans l'étage EXE. L'instruction qui suit le add64b est chargée, mais patiente 1 cycle dans l'étage IF avant d'être décodée (on passe donc 2 cycles dans l'étage IF). t t + 1 t + 2 t + 3 t + 4 t + 5 t + 6 t + 7 t + 8 add64b IF DEC EXE EXE MEM WB add IF bulle DEC EXE MEM WB ori bulle IF DEC EXE MEM WB Question 14 (0,5pt) L'instruction pourrait-elle patienter dans l'étage DEC? Justi ez votre réponse. Question 15 (1pt) En prenant en compte la contrainte de numérotation des registres, proposez une manière d'accéder aux bons registres en fonction du cycle d'exécution (1er ou 2nd cycle) de l'instruction. Question 16 (3,5pts) Ajoutez au pipeline le matériel nécessaire à la bonne exécution de cette instruction. détaillez la manière de détecter l'instruction et de geler partiellement le pipeline ; détailler le fonctionnement de l'étage EXE ; détaillez les modi cations que cela peut impliquer sur les différents bypass. Examen d'architecture - 1S page - 6

Systèmes multi-processeurs intégrés sur puce

Systèmes multi-processeurs intégrés sur puce Systèmes multi-processeurs intégrés sur puce version 1.0 PHY 568 Alain Greiner Pla n Architectures multi-processeurs à mémoire partagée Applications parallèles embarquées Bus système / exemple du PIBUS

Plus en détail

Questions à choix multiples Page 1 de 11

Questions à choix multiples Page 1 de 11 INF4170 Architecture des ordinateurs Examen final hiver 2015 Question #1 Quelle est la taille du registre IF/ID dans le circuit du processeur avec pipeline sans gestion des aléas, considérant que le signal

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2013-2014 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des nombres en base 2, logique

Plus en détail

Multi-processeurs, multi-cœurs et cohérence mémoire et cache

Multi-processeurs, multi-cœurs et cohérence mémoire et cache Multi-processeurs, multi-cœurs et cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom Rappel système d exploitation & Parallélisme L unité d exécution pour un système d exploitation

Plus en détail

Institut National d Informatique 20/12/2000 EMD1 de Structure Machine Durée : 2 heures Documents non autorisés

Institut National d Informatique 20/12/2000 EMD1 de Structure Machine Durée : 2 heures Documents non autorisés Institut National d Informatique 20/12/2000 EMD1 de Structure Machine Durée : 2 heures Documents non autorisés Exercice 1 : ( 5points ) On dispose d'une machine ou les valeurs numériques réelles sont représentées

Plus en détail

Introduction à l Informatique

Introduction à l Informatique Introduction à l Informatique. Généralités : Etymologiquement, le mot informatique veut dire «traitement d information». Ceci signifie que l ordinateur n est capable de fonctionner que s il y a apport

Plus en détail

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H Tous documents autorisés Les questions sont indépendantes

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H Tous documents autorisés Les questions sont indépendantes On utilise le jeu d instructions ARM. ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H Tous documents autorisés Les questions sont indépendantes PROGRAMMATION ASSEMBLEUR PREMIERE PARTIE Soit

Plus en détail

Notions de langage machine

Notions de langage machine Notions de langage machine 18 décembre 2009 Rappels et introduction Architecture de Van Neumann : Processeur = UC + UAL Mémoire interne au processeur = les registres (soit seulement l accumulateur, soit

Plus en détail

III - PROGRAMMATION EN ASSEMBLEUR

III - PROGRAMMATION EN ASSEMBLEUR III - PROGRAMMATION EN ASSEMBLEUR 3.1 Introduction à la programmation en assembleur Pour programmer un ordinateur on utilise généralement des langages dits évolués ou de haut niveau : C, C++, Java, Basic,

Plus en détail

EXERCICES D'ARCHITECTURE DES ORDINATEURS

EXERCICES D'ARCHITECTURE DES ORDINATEURS EXERCICES D'ARCHITECTURE DES ORDINATEURS CHAPITRES 1&2 1. CONVERSION DANS D AUTRES BASES Écrire 10110110 2 en décimal. Écrire 3456 en binaire, puis en hexadécimal. Convertir 1011 1100 0000 1000 1100 en

Plus en détail

Exemple: le processeur MIPS

Exemple: le processeur MIPS Exécution des instructions machine Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr] adresse (donnée, instruction

Plus en détail

Questions à choix multiples Page 1 de 9

Questions à choix multiples Page 1 de 9 INF4170 Architecture des ordinateurs Examen intra hiver 2015 Question #1 Quel dispositif contient un ordinateur embarqué? a) Le serveur malt de l'uqam b) Un smartphone c) Une console de jeux vidéo d) Un

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

DS Architecture des Ordinateurs

DS Architecture des Ordinateurs 3IF - Architecture des ordinateurs - DS 2015 page 1/9 NOM, Prénom : DS Architecture des Ordinateurs 21/05/2015 Durée 1h30. Répondez sur le sujet. REMPLISSEZ VOTRE NOM TOUT DE SUITE. Tous documents autorisés,

Plus en détail

Architecture des ordinateurs TD 1

Architecture des ordinateurs TD 1 Architecture des ordinateurs TD 1 ENSIMAG 1 re année April 29, 2008 Imprimer pour chaque étudiant le listing des instructions (page 36 de la doc, ou page 2 du chapitre 7). Pas la peine de tout imprimer.

Plus en détail

Types et performances des processeurs

Types et performances des processeurs Types et performances des processeurs Laboratoire de Systèmes Logiques Structure d un ordinateur contrôle processeur traitement séquenceur registres mémoire entrées/sorties micromémoire opérateurs bus

Plus en détail

Exécution des instructions machine

Exécution des instructions machine Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]

Plus en détail

GPA770 Microélectronique appliquée Exercices série A

GPA770 Microélectronique appliquée Exercices série A GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément

Plus en détail

ASR1 TD7 : Un microprocesseur RISC 16 bits

ASR1 TD7 : Un microprocesseur RISC 16 bits {Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit

Plus en détail

TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR

TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR 1 2 ème Année RENNES 2003-2004 TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR 1. OBJECTIF Il s agit de concevoir un processeur simple, de le simuler et de l implanter dans un composant

Plus en détail

Examen d Architecture des Ordinateurs Majeure 1 Polytechnique Lundi 10 Décembre 2001

Examen d Architecture des Ordinateurs Majeure 1 Polytechnique Lundi 10 Décembre 2001 Examen d Architecture des Ordinateurs Majeure 1 Polytechnique Lundi 10 Décembre 2001 L examen dure 3 heures. Le sujet comporte 7 pages dont 3 pages de rappels sur le LC-2 et la microprogrammation. Tous

Plus en détail

Contrôle Architecture des microprocesseurs Durée 2 heures

Contrôle Architecture des microprocesseurs Durée 2 heures Contrôle Architecture des microprocesseurs Durée 2 heures Tous les documents personnels (cours, TD, TP) sont autorisés. La machine à calculer est autorisée. La qualité de la présentation sera prise en

Plus en détail

CARTE A PUCE SLE 4432

CARTE A PUCE SLE 4432 Présentation générale : CARTE A PUCE SLE 4432 La carte SLE4442 est composée de 256 octets d EEPROM constituant la mémoire et de 32 bits (4 octets) de mémoire protégée de type PROM. La mémoire est effacée

Plus en détail

FP1 : GESTION DU CYCLE DE FONCTIONNEMENT

FP1 : GESTION DU CYCLE DE FONCTIONNEMENT Tle Bac Pro SEN septembre 2010 Séquence n 1 : Etude de la fonction principale FP1 SYSTEME DE SOUDAGE ET D'IMPRESSION PROBLEMATIQUE Comment le microcontrôleur communique-t-il avec les composants? OBJECTIFS

Plus en détail

Jeu d instruction et Pipeline NSY 104

Jeu d instruction et Pipeline NSY 104 Jeu d instruction et Pipeline NSY 104 Les jeux d instructions Définitions Partie de l architecture avec laquelle le programmeur ou le concepteur de compilateur est en contact. Ensemble des instructions

Plus en détail

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5 Gestion de la Mémoire 1 ère partie: Point de vue processeur Chapitre 5 Présentation La mémoire peut être adressée de 3 points de vue Point de vue processeur Comment le processeur adresse la mémoire physique

Plus en détail

ELE1300 Automne 2012 - Examen final 1/12 0001 + 0101 = 1.01 + 0110.1 = - 00110 = 0111 + 0011 = - 11001 = 1000 + 0010 = 01.01-1101.

ELE1300 Automne 2012 - Examen final 1/12 0001 + 0101 = 1.01 + 0110.1 = - 00110 = 0111 + 0011 = - 11001 = 1000 + 0010 = 01.01-1101. ELE1300 Automne 2012 - Examen final 1/12 Question 1 Arithmétique binaire (6 pts - 15 min) a) Calculez les opérations suivantes (tous les nombres sont signés et représentés au format complément à deux).

Plus en détail

LES AUTOMATES. Automate

LES AUTOMATES. Automate 1.1 Généralités 1 AUTOMATES SYNCHRONES LES AUTOMATES On appelle automate un opérateur séquentiel dont l'état et les sorties futurs sont fonction des entrées et de l'état présent de l'automate (Figure 1).

Plus en détail

EXAMEN INTRA INF2500 Session A-2001 - Réponses. Pondération sur 100 points, possibilité de 22 points extra. Question 1 (5 pts):

EXAMEN INTRA INF2500 Session A-2001 - Réponses. Pondération sur 100 points, possibilité de 22 points extra. Question 1 (5 pts): EXAMEN INTRA INF2500 Session A-2001 - Réponses Pondération sur 100 points, possibilité de 22 points extra. Question 1 (5 pts): Vous voulez diminuer le trafic entre plusieurs ordinateurs connectés sur le

Plus en détail

Licence Sciences et Technologies Examen janvier 2010

Licence Sciences et Technologies Examen janvier 2010 Université de Provence Introduction à l Informatique Licence Sciences et Technologies Examen janvier 2010 Année 2009-10 Aucun document n est autorisé Les exercices peuvent être traités dans le désordre.

Plus en détail

Twincat Modbus Server. Pour communiquer en Modbus TCP/IP.

Twincat Modbus Server. Pour communiquer en Modbus TCP/IP. Twincat Modbus Server Pour communiquer en Modbus TCP/IP. VERSION : 1.1 / PH DATE : 15 Novembre 2005 Sommaire La librairie Twincat Modbus Serveur permet, d'une part, d'implémenter le protocole Modbus pour

Plus en détail

Multi-processeurs, multi-cœurs, cohérence mémoire et cache

Multi-processeurs, multi-cœurs, cohérence mémoire et cache Multi-processeurs, multi-cœurs, cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom Parallélisme inter instructions n Exécution : une séquence d instructions appliquées à un 1

Plus en détail

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Mémoires jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des ordinateurs 120

Plus en détail

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante :

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante : GI-1001, 24 avril 2012 Nom/Matricule : Examen 2 Cet examen vaut 40% de la note totale du cours. Les questions seront corrigées sur un total de 40 points. La valeur de chaque question est indiquée avec

Plus en détail

Chap. 2 - Structure d un ordinateur

Chap. 2 - Structure d un ordinateur Architecture des ordinateurs Michèle Courant S2-27 octobre 2004 Chap. 2 - Structure d un ordinateur 2.1 Processeur ou unité centrale (CPU) 2.1.1 Organisation du CPU 2.1.2 Exécution d une instruction 2.1.3

Plus en détail

Modbus 06/05/2013. Version 1.3

Modbus 06/05/2013. Version 1.3 06/05/2013 Version 1.3 Le protocole Modbus TCP, mode «Maître» Table des matières 1 Pré-requis... 3 2 Connecteur Modbus... 3 2.1 Ajout d un connecteur Modbus TCP... 3 2.2 Configuration d un connecteur Modbus

Plus en détail

Registres KLxxxx. Pour accéder aux registres des terminaux

Registres KLxxxx. Pour accéder aux registres des terminaux Registres KLxxxx Pour accéder aux registres des terminaux VERSION : 2.0 / PH DATE : Mai 2010 Sommaire Ce manuel explique de manière pratique les étapes successives pour accéder aux registres des terminaux

Plus en détail

Modbus - Adresses / Services

Modbus - Adresses / Services Modbus Présentation o réseau orienté dialogue inter automates par échange de messages o simple à implémenter mais possibilités limitées Caractéristiques o 1 seul maître / 1 ou plusieurs esclaves o médium

Plus en détail

Mémoire principale. Von Neumann vs. Harvard. Terminologie. Architecture et technologie des ordinateurs II. G. Tempesti Semaine VIII 1 CPU.

Mémoire principale. Von Neumann vs. Harvard. Terminologie. Architecture et technologie des ordinateurs II. G. Tempesti Semaine VIII 1 CPU. principale Structure Fonctionnement Accès MÉMOIRE PRINCIPALE BUS SYSTÈME DD Instructions MMU TLB Unité de de Unité de de Traitement Données Décodeur PC ALU Unité Flottante Registres Von Neumann vs. Harvard

Plus en détail

- Exercices MODBUS - Table des matières

- Exercices MODBUS - Table des matières Table des matières MODBUS...2 Introduction...2 Échange entre un maître et un esclave...3 Question du maître...4 Exercice n 1...4 Réponse(s) de l'esclave...4 Exercice n 2...4 Exercice n 3...5 Exercice n

Plus en détail

Manuel WebDataDOMO. 1 Lancement et configuration des automates. Lors du lancement du logiciel, cet écran apparaît :

Manuel WebDataDOMO. 1 Lancement et configuration des automates. Lors du lancement du logiciel, cet écran apparaît : 1 Lancement et configuration des automates Lors du lancement du logiciel, cet écran apparaît : Cliquez sur pour ouvrir la fenêtre de configuration des automates : 1/9 Remplissez les champs comme suit :

Plus en détail

Les Microprocesseurs partie2

Les Microprocesseurs partie2 Université Constantine 2 Abdelhamid Mehri Faculté des NTIC Département MI Electronique des Composants & Systèmes Les Microprocesseurs partie2 Cours de L1 - TRONC COMMUN DOMAINE MATHEMATIQUES INFORMATIQUE

Plus en détail

Architecture (2) - PROCESSEUR -

Architecture (2) - PROCESSEUR - 1/19 Architecture générale Processeur Evolution des processeurs Architecture (2) - PROCESSEUR - Pierre Gançarski Université de Strasbourg IUT Robert Schuman DUT Informatique 2011-2012 2/19 Architecture

Plus en détail

Application Note AN-157. Imprimantes MTH, MRSi & MRTi avec protocole Modbus sur TCP/IP

Application Note AN-157. Imprimantes MTH, MRSi & MRTi avec protocole Modbus sur TCP/IP Application Note Rev 4.0 Imprimantes MTH, MRSi & MRTi avec protocole Modbus sur TCP/IP Les gammes d'imprimantes MTH-2500, MTH-3500, MRSi et MRTi peuvent être livrées en option Modbus sur support physique

Plus en détail

ASSEMBLAGE ET ÉDITION DES LIENS

ASSEMBLAGE ET ÉDITION DES LIENS ASSEMBLAGE ET ÉDITION DES LIENS Mewtow 11 novembre 2015 Table des matières 1 Introduction 5 2 La chaine d assemblage 7 2.1 Résolution des symboles.............................. 7 2.2 Relocation.....................................

Plus en détail

Système. Introduction aux systèmes informatiques

Système. Introduction aux systèmes informatiques Introduction aux systèmes informatiques Système Un système est une collection organisée d'objets qui interagissent pour former un tout Objets = composants du système Des interconnexions (liens) entre les

Plus en détail

TD 2 - Modèles de calcul

TD 2 - Modèles de calcul TD 2 - Modèles de calcul Remarques préliminaires Si ou désigne une relation binaire (de dérivation/transition suivant le contexte), on notera ou sa clôture transitive, comprendre la relation obenue en

Plus en détail

7.2 Structure interne d'un processeur de base.

7.2 Structure interne d'un processeur de base. LES PROCESSEURS Introduction Dans le chapitre 5, nous avons vu les processeurs selon leur type (famille, fabricant). Ce chapitre va expliquer l'architecture interne de ces processeurs et leurs performances

Plus en détail

Présentation du logiciel de conception ALTERA : Quartus II. Version 0.01α. par J. WEISS

Présentation du logiciel de conception ALTERA : Quartus II. Version 0.01α. par J. WEISS 1 Présentation du logiciel de conception ALTERA : Quartus II Version 0.01α par J. WEISS Projet étudié...1 Cahier des charges...1 Analyse du sujet...2 Conception...2 Définition du projet...2 Déroulement

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Optimisation : pipeline jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des

Plus en détail

QUESTION 1 {2 points}

QUESTION 1 {2 points} ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté

Plus en détail

Architecture des ordinateurs TP 3

Architecture des ordinateurs TP 3 Architecture des ordinateurs ESIPE - IR1 TP 3 Objectif de cette séance L objectif de cette séance est d apprendre à utiliser la pile et à écrire des fonctions en assembleur En particulier, nous verrons

Plus en détail

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire

Plus en détail

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits Architecture des ordinateurs TD1 - Portes logiques et premiers circuits 1 Rappel : un peu de logique Exercice 1.1 Remplir la table de vérité suivante : a b a + b ab a + b ab a b 0 0 0 1 1 0 1 1 Exercice

Plus en détail

Algorithmique et programmation. Cours d'algorithmique illustré par des exemples pour le picbasic

Algorithmique et programmation. Cours d'algorithmique illustré par des exemples pour le picbasic Algorithmique et programmation Cours d'algorithmique illustré par des exemples pour le picbasic Même s'il est possible d'écrire un programme petit à petit par touches successives, le résultat est souvent

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Parallélisme ou multitâche?

Parallélisme ou multitâche? Parallélisme ou multitâche? Ce texte est extrait d'un cours de L3 MIASHS. Vous pouvez en retrouver l'intégralité à cette adresse : http://grappa.univ-lille3.fr/~gonzalez/enseignement/2015-2016/l3miashs/calendrier.php?x=cm-5.php.

Plus en détail

ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview.

ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview. ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview. Sciences et Technologies de l Industrie et du Développement Durable Formation des enseignants parcours : ET24 Modèle de

Plus en détail

RES240 / RES223 TP RoutingSim Addressage et routage IP statique par simulation

RES240 / RES223 TP RoutingSim Addressage et routage IP statique par simulation RES240 / RES223 TP RoutingSim Addressage et routage IP statique par simulation N. Boukhatem, D. Rossi Ressources: http://www.enst.fr/~drossi La note finale de RES240/RES223 sera une moyenne ponderée de

Plus en détail

Median SR04 - Automne 2007 Les documents ne sont pas autorisés

Median SR04 - Automne 2007 Les documents ne sont pas autorisés Median SR04 - Automne 2007 Les documents ne sont pas autorisés - Utiliser le verso en cas de besoin Exercice 1 (1,5pts) : soit le réseau suivant dont l'adresse réseau est 130.252.0.0 : Segment 1.10.34.10.35.10.36

Plus en détail

L espace mémoire des automates Micro accessible à l utilisateur est découpé en deux ensembles distincts :

L espace mémoire des automates Micro accessible à l utilisateur est découpé en deux ensembles distincts : DOSSIER ECHNIQUE Mémoiire et structure llogiiciielllle en PL7 Pro 1 Structure mémoire des automates SX micro L espace mémoire des automates Micro accessible à l utilisateur est découpé en deux ensembles

Plus en détail

Corrigé Syndic De Coproprietele Syndic Traditionnel

Corrigé Syndic De Coproprietele Syndic Traditionnel Corrigé Syndic De Coproprietele Syndic Traditionnel Listes des dossiers Barème indicatif Dossier 1 : Le système d information du syndic 38 Dossier 2 : L évolution du système d information 33 Dossier 3

Plus en détail

Configuration d'un annuaire LDAP

Configuration d'un annuaire LDAP Le serveur Icewarp Configuration d'un annuaire LDAP Version 10.3 Juillet 2011 Icewarp France / DARNIS Informatique i Sommaire Configuration d'un annuaire LDAP 1 Introduction... 1 Qu'est-ce que LDAP?...

Plus en détail

CPU ou UCT. Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.

CPU ou UCT. Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç. CPU ou UCT Processor (data processing) Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.par UCT, en ang. CPU (Central Processing Unit) CPU+mémoire

Plus en détail

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION 145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu

Plus en détail

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Guillaume Duc Ronan Keryell Département Informatique École Nationale Supérieure des Télécommunications de Bretagne Symposium en

Plus en détail

Stockage et mémoire, Du principe vers la réalité

Stockage et mémoire, Du principe vers la réalité Stockage et mémoire, Du principe vers la réalité Responsable :Thomas Robert C234-4 thomas.robert@telecom-paristech.fr Intervenants :Tamy Boubekeur, Guillaume Duc, Gérard Mouret, Thomas Robert Institut

Plus en détail

Instructions assembleur

Instructions assembleur Instructions assembleur 0001011011110110 0001011101101101 10001001 Instruction vue par le programmeur assembleur ou instruction élémentaire cible d'un compilateur Réalise une modification de l'état interne

Plus en détail

Processeur MIPS32. Architecture externe A) INTRODUCTION

Processeur MIPS32. Architecture externe A) INTRODUCTION A) INTRODUCTION Processeur MIPS32 Architecture externe Ce document présente une version légèrement simplifiée de l'architecture externe du processeur MIPS32 (pour des raisons de simplicité, tous les mécanismes

Plus en détail

TP 2 Architecture Client-Serveur sous TCP-IP : Protocoles Modbus/TCP

TP 2 Architecture Client-Serveur sous TCP-IP : Protocoles Modbus/TCP LP AICP Module EC3-1 Supervision des procédés - Travaux Pratiques en Réseau TP 2 Architecture Client-Serveur sous TCP-IP : Protocoles Modbus/TCP Objectifs : L objectif de ce TP est de mettre en œuvre une

Plus en détail

Manuel d utilisation Protocole Modbus

Manuel d utilisation Protocole Modbus Manuel d utilisation Protocole Modbus DTE032F V2.1 04/14 Home II - 138.Avenue Léon Bérenger 06706 Saint Laurent du Var Cedex Tel : 04 93 19 37 37 - Fax : 04 93 07 60 40 - Hot-line : 04 93 19 37 30 Site

Plus en détail

La m emoire virtuelle 1

La m emoire virtuelle 1 La mémoire virtuelle 1 Gérer la mémoire d un processus Un processus a besoin de mémoire pour Le code exécutable, La pile, Eventuellement d autres données de grande taille. La quantité de mémoire nécessaire

Plus en détail

Les processeurs. Les entrées-sorties

Les processeurs. Les entrées-sorties Les entrées-sorties La problématique des entrées sorties est la suivante : - Le processeur va vite, plus vite que des éléments mécaniques tel que l on trouve dans une imprimante, une souris, un clavier.

Plus en détail

Initiation au logiciel LABVIEW Rappel et mise en œuvre des structures algorithmiques élémentaires

Initiation au logiciel LABVIEW Rappel et mise en œuvre des structures algorithmiques élémentaires 0 Objectif du TP1: Initiation au logiciel LABVIEW Rappel et mise en œuvre des structures algorithmiques élémentaires Sommaire : Partie1 : Le logiciel LABVIEW : pour quoi faire? Partie 2 : Organisation

Plus en détail

Stockage : capacité, performances

Stockage : capacité, performances Stockage : capacité, performances Intervenant :Thomas Robert C234-4 thomas.robert@telecom-paristech.fr Transparents : Thomas Robert Institut Mines-Télécom Lectures possibles Chapitre 7.2 de : http://ceit.aut.ac.ir/~amirkhani/

Plus en détail

GIF-1001 Ordinateurs: Structure et Applications Solutions : La gestion de la mémoire

GIF-1001 Ordinateurs: Structure et Applications Solutions : La gestion de la mémoire GIF-1001 Ordinateurs: Structure et Applications Solutions : La gestion de la mémoire 1. Décrivez, pour l allocation contiguë de mémoire avec partitions à taille variables pour placer des processus en mémoire,

Plus en détail

Introduction aux systèmes d exploitation

Introduction aux systèmes d exploitation Introduction aux systèmes d exploitation Le système d exploitation est un ensemble de logiciels qui pilotent la partie matérielle d un ordinateur. Les principales ressources gérées par un système d exploitation

Plus en détail

Atelier C TIA Portal CTIA06 : programmation des automates S7-300 Blocs d organisation

Atelier C TIA Portal CTIA06 : programmation des automates S7-300 Blocs d organisation Atelier C TIA Portal CTIA06 : programmation des automates S7-300 Blocs d organisation CTIA06 Page 1 1. Types de blocs de programme L automate met à disposition différents types de blocs qui contiennent

Plus en détail

Algorithme Algorigramme

Algorithme Algorigramme CONVENTIONS D ECRITURE : Définition : Un algorithme est une série d actes ou d opérations élémentaires qu il faut exécuter en séquence pour accomplir une tâche quelconque, en suivant un enchaînement strict.

Plus en détail

Programmation d un automate Schneider - TSX 37 - LOGICIEL PL7 MICRO

Programmation d un automate Schneider - TSX 37 - LOGICIEL PL7 MICRO Programmation d un automate Schneider - TSX 37 - LOGICIEL PL7 MICRO Présentation du logiciel Le logiciel PL7 Micro permet la programmation des automates Schneider de la série TSX 37. C est un logiciel

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des

Plus en détail

Module Bases de Données et Sites Web Partiel du 1 er avril 2005

Module Bases de Données et Sites Web Partiel du 1 er avril 2005 Université Pierre et Marie Curie - Paris 6 - UFR 922 - Licence d'informatique Module Bases de Données et Sites Web Partiel du 1 er avril 2005 Documents autorisés Durée : 2h. Exercice 1 : Autorisation Question

Plus en détail

Installation des caméras IP

Installation des caméras IP Installation des caméras IP 1 Configurer la caméra La première étape consiste à connecter votre caméra sur votre réseau local. Branchez l'alimentation sur le secteur, puis branchez le connecteur sur la

Plus en détail

Manuel d installation De la Cryptolib CPS Dans un environnement client/serveur TSE/CITRIX

Manuel d installation De la Cryptolib CPS Dans un environnement client/serveur TSE/CITRIX Manuel d installation De la Cryptolib CPS Dans un environnement client/serveur TSE/CITRIX Sommaire 1 Contexte... 3 2 Configuration requise... 4 3 Description de l installation (version GALSS)... 5 3.1

Plus en détail

ELECINF 102 : Processeurs et Architectures Numériques

ELECINF 102 : Processeurs et Architectures Numériques Institut Mines-Télécom ELECINF 102 : Processeurs et Architectures Numériques Automates finis: Réalisation matérielle de séquenceurs Graba Tarik tarik.graba@telecom-paristech.fr Vocabulaire Automates finis

Plus en détail

1 Exercice 1 Question de cours (3 points)

1 Exercice 1 Question de cours (3 points) Info32B Systèmes d'exploitations année 2012-2013 Partiel 26 février 2013 N. Sabouret & A. Methni L'épreuve dure 1h30. Tous les documents sont autorisés. Les exercices sont indépendants. 1 Exercice 1 Question

Plus en détail

QUELQUES CONCEPTS INTRODUCTIFS

QUELQUES CONCEPTS INTRODUCTIFS ESIEE Unité d'informatique IN101 Albin Morelle (et Denis Bureau) QUELQUES CONCEPTS INTRODUCTIFS 1- ARCHITECTURE ET FONCTIONNEMENT D UN ORDINATEUR Processeur Mémoire centrale Clavier Unité d échange BUS

Plus en détail

Rappels sur l Architecture de base d un ordinateur

Rappels sur l Architecture de base d un ordinateur Chapitre 1 Rappels sur l Architecture de base d un ordinateur I. Introduction Dans cette partie, nous décrivons rapidement l architecture de base d un ordinateur et les principes de son fonctionnement.

Plus en détail

Nom : Prénom : Gr. : N ét. :

Nom : Prénom : Gr. : N ét. : 1 1 Quelles sont les tables de routage de la machine M1 (troisième hôte de LAN 2 hostid = 3), des routeurs R1, R2 et R3 (sachant que la liaison vers l internet connecte à la gateway 88.1.77.200 à travers

Plus en détail

Programmation sous QT

Programmation sous QT SN IR 1 2014-2015 Développement logiciel Programmation Objet Programmation sous QT Projet Alarme Domestique ~ TD n 6~ Conception et Tests Unitaires Date : mars 2015 Version : 3.2 Référence : TD6 Conception

Plus en détail

Fiche de programmation Unity

Fiche de programmation Unity Fiche de programmation Unity Lancez le programme Unity sous Windows en cliquant 2 fois sur l icône. Passez au paragraphe 1 ou 2. 1.Ouverture d un fichier existant : Cliquez sur «Fichier», puis sur «Ouvrir».

Plus en détail

Les sémaphores et leur implémentation

Les sémaphores et leur implémentation Rappel :Le concept de sémaphore Un sémaphore est une variable entière partagée. Sa valeur est positive ou nulle et elle est uniquement manipulable à l aide de deux opérations wait(s) et signal(s), où s

Plus en détail

GESTION DES PROCESSUS

GESTION DES PROCESSUS CHAPITRE 2 : GESTION DES PROCESSUS Objectifs spécifiques Connaître la notion de processus, Connaître les caractéristiques d un processus ainsi que son contexte Connaître la notion d interruptions et de

Plus en détail

Travaux Pratiques de Commande par ordinateur 1 TRAVAUX PRATIQUES

Travaux Pratiques de Commande par ordinateur 1 TRAVAUX PRATIQUES TRAVAUX PRATIQUES Le présent travail vise à développer une interface visuelle de programmation des entrées- sorties du port LPT d un PC à l aide du logiciel VISUAL BASIC. I- EDITION ET TEST DU PROGRAMME

Plus en détail

MS-DOS UTILISATION DES POSSIBILITÉS DE PROGRAMMATION POUR LA CRÉATION DE PROCÉDURES BAT

MS-DOS UTILISATION DES POSSIBILITÉS DE PROGRAMMATION POUR LA CRÉATION DE PROCÉDURES BAT 202 MS-DOS UTILISATION DES POSSIBILITÉS DE PROGRAMMATION POUR LA CRÉATION DE PROCÉDURES BAT I. INSTRUCTIONS SPÉCIFIQUES 1) Instructions COMMAND EXIT Permet d'appeler depuis une procédure BAT une autre

Plus en détail

Groupe Eyrolles, 2003, ISBN : 2-212-11317-X

Groupe Eyrolles, 2003, ISBN : 2-212-11317-X Groupe Eyrolles, 2003, ISBN : 2-212-11317-X 3 Création de pages dynamiques courantes Dans le chapitre précédent, nous avons installé et configuré tous les éléments indispensables à la mise en œuvre d une

Plus en détail

ETUDE DE LA COMMUNICATION AVEC LA CARTE A PUCE

ETUDE DE LA COMMUNICATION AVEC LA CARTE A PUCE FP1 : ETUDE DE LA COMMUNICATION AVEC LA CARTE A PUCE Durée : 18H00 Objectif spécifique : l'élève devra être capable de... Décrire le principe de fonctionnement de la carte à puce. Afficher plusieurs trames

Plus en détail

[XP-Mode] Yann VANDENBERGHE. Technicien informatique

[XP-Mode] Yann VANDENBERGHE. Technicien informatique 2013 Technicien informatique Installation d'une application 32 bits ancienne sur un poste Windows 7 X64 à l'aide de la virtualisation et du XP-Mode de Microsoft Sommaire INTRODUCTION...3 1. Configuration

Plus en détail