Conception de FPGA et communications inter-fpga dans le cadre du projet de recherche DreamWafer

Transcription

1 Conception de FPGA et communications inter-fpga dans le cadre du projet de recherche DreamWafer Vendredi 17 septembre 2010 Stage réalisé du 15 mars au 31 août 2010 Stagiaire : Romain Clochard (Master 2 GSAT ISEE Université Bordeaux 1) Responsable : Yves Blaquière (Université du Québec à Montréal, chef de projet)

2 Sommaire Le projet DreamWafer Présentation du WaferBoard Organisation du projet Conclusion 2

3 Le projet DreamWafer Réaliser un prototype de système électronique aujourd'hui : Conception d'un PCB pour chaque prototype Coût élevé Impossibilité de réutiliser le PCB Objectif du projet DreamWafer : Créer un système de prototypage rapide de systèmes électroniques permettant : La réduction du temps de développement La réduction du coût de développement Une reconfigurabilité complète du système 3

4 Le projet DreamWafer Naissance du projet en 2006 sous l'impulsion de TechnoCap L'équipe de recherche et les principaux partenaires : 4

5 Plan Le projet DreamWafer Présentation du WaferBoard Organisation du projet Conclusion 5

6 Présentation du WaferBoard Le Waferboard est développé par l'équipe DreamWafer C'est une approche unique pour le prototypage de systèmes électroniques agissant comme une carte active reconfigurable : Circuits de l'application déposés sur le WaferBoard Surface active intelligente insensible à l'alignement Détection et reconnaissance automatique des composants Connexions des alimentations et signaux établies par une étape de configuration Approche à l'échelle de la tranche de silicium (WSI) Densité élevée de contacts en surface Grande capacité de connexions internes 6

7 Présentation du WaferBoard Vidéo de Démonstration (YouTube) Vidéo de Démonstration (DD) 7

8 Présentation du WaferBoard Le WaferIC ou «substrat programmable» : Utilise la technologie WSI (Wafer Scale Integration) : circuit intégré à l'échelle de la tranche de silicium Possède sa circuiterie interne active : Une mer de contacts minuscules, les NanoPads (5000 contacts / cm²) Un réseau interne configurable permettant de relier les NanoPads entre eux et de propager les signaux Alimenté et configuré par des Power Blocks 8

9 Présentation du WaferBoard Communications dans le WaferBoard : 9

10 Plan Le projet DreamWafer Présentation du WaferBoard Organisation du projet Conclusion 10

11 1ère étape : création des protocoles de communication et rédaction des spécifications associées Définition des trames pour chaque liaison (inter-fpga / PC-FPGA) Systèmes d'adressage global, d'identification des trames Gestion des erreurs Spécifications complètes pour les communications des Power Blocks Premier pas vers la conception du logiciel 11

12 Communications du FPGA de chaque Power Block : 12

13 2ème étape : Conception du FPGA des Power Blocks Fonctions assurées par le FPGA : Réception et vérification des trames provenant du Bottom PCB, et en fonction du contenu de la trame : Commande du régulateur de tension Écriture / Lecture sur registres Génération des signaux JTAG permettant de configurer le WaferIC Envoi de trames vers le Bottom PCB conformément aux spécifications : Trame d'erreur (CRC, commande invalide, FIFO plein, problème régulateur) Trame de données pouvant contenir le contenu d'un registre ou des données JTAG 13

14 2ème étape : Conception du FPGA des Power Blocks Méthode de travail : Élaboration du Bloc-Diagramme (top-level) Description VHDL d'un Bloc Simulation du bloc sous ModelSim (test bench) KO Débogage OK Blocs tous simulés? NON OUI Simulation top-level sous ModelSim (test bench) 14

15 3ème étape : Élaboration d'un environnement de test et débogage du design Pourquoi un environnement de test? «Simulation simple» du top-level insuffisante : cas de test très nombreux pour un débogage avancé Complexité des données entrantes et sortantes (trames) Outil utile pour les autres membres du projet (équipe logiciel) Développé en langage C++, s'interface avec les scripts de simulation (ModelSim) Créé des vecteurs de test pour la simulation Récupère et analyse les données issues de la simulation 15

16 16

17 Bilan sur la conception du FPGA des Power Blocks : Vecteurs de tests très nombreux Environnement de test opérationnel Période de vérification et débogage du design beaucoup plus longue que la conception en elle-même Principales fonctionnalités du circuit vérifiées Synthèse du circuit effectuée : ressources matérielles du FPGA suffisantes Implantation sur carte d'évaluation ACTEL à effectuer 17

18 Plan Le projet DreamWafer Présentation du WaferBoard Organisation du projet Conclusion 18

19 Organisation du Projet Objectifs personnels définis précisément, points hebdomadaires Planning travail effectué : 19

20 Organisation du Projet Gestion du projet par Gestion TechnoCap Inc. : Réunion tous les mois rassemblant tous les acteurs du projet Chaque point abordé et discuté : échange d'idées, prises de décision Exigences importantes et précise dans chaque phase du projet Méthodes de travail efficaces dans un projet de grande envergure Variété et qualité des intervenants, diversités des thèmes abordés Confiance accordée aux étudiants : Par la liberté de travail Envers les résultats obtenus 20

21 Plan Le projet DreamWafer Présentation du WaferBoard Organisation du projet Conclusion 21

22 Conclusion Contribution technique personnelle dans le projet importante : protocoles de communication, design de FPGA Acquisition de compétences dans le domaine des FPGA Découverte de la gestion d'un projet de grande envergure : Communication interne Méthodes de travail efficaces Champ technique très large Compétence et diversité des personnes côtoyées Liberté de travail et confiance accordée mais objectifs ambitieux! Découverte d'un pays et d'une société 22

23 Conclusion Questions? 23