Gestion de la mémoire

Dimension: px
Commencer à balayer dès la page:

Download "Gestion de la mémoire"

Transcription

1 Gestion de la mémoire Marc Pouzet ENS Cours L3 Systèmes et Réseaux 25 mai 2015

2 Aspects matériels de la mémoire

3 Types de mémoires 1 Type Accès Vitesse Persistance Domaine d utilisation Registre lecture-écriture ***** non temporaire uniquement SRAM lecture-écriture **** non buffer DRAM lecture-écriture *** non mémoire centrale ROM lecture ** oui mémoire de démarrage (BIOS) SWAP lecture-écriture * oui mémoire virtuelle 3 1. Les images et exemples du cours sont extraits du livre Systèmes d exploitation, 2-ième édition, Andrew Tanenbaum, Pearson, 2003

4 Gestion élémentaire de la mémoire Un système d exploitation et un processus Le système en bas de la mémoire (e.g., premiers OS mainframe) ; ou le système en mémoire morte (ROM) en haut de la mémoire (e.g., systèmes embarqués) ; ou gestion des périph. en ROM (e.g., MS-DOS ; la partie de l OS en ROM s appelle le BIOS) 4

5 Mémoire et multiprogrammation

6 Mémoire et multiprogrammation Situation : Nombre arbitraire de processus Plusieurs processus simultanément en mémoire Une seule mémoire pour tout le monde Usage dynamique de la mémoire Attentes : Sécurité : seul le processus propriétaire d une zone mémoire peut en lire le contenu Intégrité : un processus ne peut modifier (volontairement ou non) la mémoire d un autre processus Disponibilité : le système doit satisfaire un maximum de demandes de mémoire. 6

7 Mémoire et multiprogrammation : Solutions Échanges superposés L image mémoire du processus devenant actif est recopiée depuis le disque Partitions fixes de la mémoire la mémoire est découpée en zones de tailles fixes Problèmes Fragmentation interne : certains processus peuvent ne pas utiliser toutes la mémoire qui leur est allouée Fragmentation externe : ils se peut qu il n y est pas de segment continue de mémoire pouvant accueillir un processus alors que la somme de l espace dans les zones libres serait suffisant 7

8 MFT (Multiprogramming with a Fixed number of Tasks) Principe : Diviser la mémoire en n partitions de tailles inégales. Lorsqu une tâche arrive, la placer dans la file des entrées de la plus petite des partitions assez larges (a) ; Gérer une file d attente unique (b) Utilisé sur l OS/360 d IBM (60 s). N est plus utilisé aujourd hui. 8

9 Réallocation et protection : translation d adresses Les programmes doivent être relogeables et ne pas écrire/lire dans une zone qui ne leur appartient pas. Supposons du code chargé dans la partition 1 à l adresse 100K. A l adresse 0, appel de procedure CALL 100 à une adresse absolue 100. Lecture dans la zone de l OS! L adresse absolue 100 doit être remplacée par 100k+100 ou 200k+100 (partition 2). Que faire? Modifier réellement les instructions lors du chargement du code en mémoire. Coûteux et ne résoud pas le problème de la protection. Mieux : utiliser un registre base (début de partition) et limit (longueur de la partition). base est ajouté aux adresses avant l envoi sur le bus mémoire. Ainsi, CALL 100 se transforme en 100K+100. Coûteux en temps. Implémenté sur le CDC 6600, premier super-ordinateur (1964).

10 Mémoire et multiprogrammation : Solutions Partitions variables et va-et-vient (swap) Les partition sont allouées selon les besoins des processus La taille des partitions peut changer dynamiquement Gestion de la mémoire par bitmap d occupation par liste chaînée Limites : Un processus doit résider en totalité en mémoire Problème de réallocation de ressources 10

11 Swap avec des partitions variables Le process A est en mémoire ; puis B et C sont crées ou chargés depuis le disque. Puis A est transféré sur le disque (d). D arrive ; B s en va. Le nombre, la localisation et la taille des partitions varie dynamiquement. Solution simple lorsque la taille des processus est fixe. 11

12 Mémoire et multiprogrammation : Solutions La solution précédente ne permet pas de traiter le cas de processus dont la taille dépasse la capacité de la mémoire physique (code+données+piles). Mémoire virtuelle et pagination Chaque processus dispose d un espace d adressage virtuel. L espace d adressage virtuel est décomposé en pages logiques Les pages qui contiennent des données sont associées à de la mémoire réelle Un mécanisme matériel traduit les adresses virtuelles en adresses physiques 12

13 Mémoire virtuelle et pagination Avantages : Les programmes n ont plus besoin d être relogeables Les pages n ont pas l obligation d être contiguës (réduit la fragmentation) L espace total d adressage peut dépasser la taille de la mémoire physique Exemple : Architecture 32 bits, pages de 2 12 octets (4 Ko) Espace d adressage = 2 32 octets = 4 Go (2 20 ) pages 13

14 Mémoire virtuelle et pagination Une table des pages associe un cadre de page (page frame), résidant en mémoire physique, à une page virtuelle (virtual page). 14

15 Mémoire virtuelle et pagination : gestion Matérielle La traduction entre adresse virtuelle et adresse réelle est effectuée à chaque accès mémoire Les adresses sont composées d un numéro de page et d un décalage dans la page La mémoire réelle en cadres de la même taille que les pages logiques L unité de gestion mémoire ou MMU (Memory Management Unit) traduit les adresses virtuelles en adresses réelles La MMU doit : savoir quelles pages virtuelles sont chargées en mémoire et où elles se trouvent pouvoir communiquer avec le système d exploitation pour prévenir s il veut accéder à une page qui n est pas en mémoire (défaut de page) Le système doit pouvoir traiter les défaut de pages 15

16 MMU (Memory Management Unit) 16

17 Fonctionnement interne d une MMU (16 pages de 4Ko) Calcule d une adresse réelle à partir d une adresse virtuelle ou lève une interruption. Adresses sur 16 bits : no. de page (4b poids fort) + pos. (12b). Un bit de présence/absence conserve la trace des pages se trouvant effectivement en mémoire. 17

18 Mémoire virtuelle et pagination : Remarque Problème de la taille de la table de translation des adresses La table des pages est conservée en mémoire. Impact considérable sur les performances. Sans pagination, une instruction mov R0, R1 fait un seul accès mémoire. Avec, il faut accéder à la table des pages. S il faut faire 2 références de table de page pour une référence mémoire, les performances sont réduites de 2/3! En pratique, les programmes font un grand nombre de références à un petit nombre de pages. E.g., boucles sur des tableaux. Une petite fraction des entrées de la table est réellement lue. Table à plusieurs niveaux Utilisation de cache de pagination pour accélérer la pagination : TLB (Translations Lookaside Buffers).

19 Table de pages multi-niveaux Entrée dans la table des pages Bit de présence (levé d un défaut de page si 0) Bit de protection (0 pour lecture/écriture) ; 1 pour lecture seule. dirty bit : garde la trace de l utilisation de la page. Après une écriture, bit à 1 (dirty) ; sinon, 0 (clean). Inutile d écrire la page sur le disque. 19

20 Table de pages multi-niveaux Accès dans une table de pages à deux niveaux 20

21 Table des pages inversées SUne entrée par page virtuelle. Avec des adresses 32bits, 4Mo par pages, 1 million d entrées (4Mo). Mais 2 52 entrées avec une machine 64bits! Solution : une entrée par cadre de page dans la mémoire réelle. On utilise un TLB pour retrouver l adresse physique correspondant à une adresse virtuelle. 21

22 Défaut de page Le mécanisme de mémoire virtuelle permet d adresser plus de pages qu il n y a de cadres. Un certain nombre de pages sont donc déplacées sur le disque. Même si le nombre de cadres est suffisant les systèmes tendent à basculer certains pages sur le disque pour augmenter la taille des caches de disque. Lors d un défaut de page, ou lorsqu une nouvelle page est allouée et qu il n y a plus de cadres disponibles une page est choisie pour être envoyée sur le disque. Plusieurs algorithmes de remplacement de pages. 22

23 Algorithme optimal Lorsqu une page sur le disque a besoin d être échangée avec une page en mémoire, alors : regarder toutes les pages en mémoire trier sur le critère : va être utilisée au temps T avec T croissant choisir celle en fin de liste échanger cette page avec celle sur le disque 23

24 Algorithme optimal Problème : Il suppose une connaissance de toute l exécution, c est à dire toutes les références mémoires qui seront effectuées. Algorithme irréalisable Par contre l algorithme peut être utiliser comme référence pour évaluer un algorithme de remplacement : On fait tourner une simulation du processus pour tracer chaque opération mémoire On applique l algorithme optimal sur la trace obtenue On peut maintenant comparer les défauts de pages avec l algorithme à évaluer. 24

25 Choix aléatoire Choix aléatoire de la page à remplacer Inconvénient : peut supprimer des pages utiles Avantage : n a pas d effets pervers si le choix est suffisamment aléatoire Pas si mauvais en pratique 25

26 NRU : Not Recently Used On utilise deux bits d information pour chaque page : R : la page a été lue M : la page a été modifiée Au lancement du processus toutes les pages ont R et M à 0. Régulièrement R est repassé à 0 pour toutes les pages. Lors d un défaut de page le système classe les pages dans quatre ensembles : 1. Ni utilisée ni modifiée 2. pas utilisée, mais modifiée 3. utilisée, mais pas modifiée 4. utilisée et modifiée NRU remplace une page au hasard dans le premier ensemble non vide. Il est facile à implanter, et donne des performances acceptables. 26

27 FIFO : First In First Out Simple chaînage des pages selon leur âge Algorithme : Lorsqu une page arrive, elle vient remplacer la plus vieille et deviens la plus jeune Inconvénients : ne prend pas en compte l utilité des pages Anomalie de Belady : on peut dans certains cas augmenter les échanges nécessaires si on augmente la taille de la mémoire. Exemple : accès aux pages

28 Second Chance Page Replacement Amélioration du FIFO : utilisation du bit R Régulièrement, les bits R de toutes les pages sont mis à 0. Lors du remplacement de page : On sélectionne la page en queue de la liste (la plus vieille) Si R vaut zéro, la page est vieille ET non utilisée récemment Si R vaut un, la page est vieille MAIS TOUJOURS utilisée : elle est remise en tête de la liste (elle devient jeune), et la recherche continue 28

29 Clock Page Replacement Bien que l algorithme précédent soit efficace, il passe son temps à déplacer des éléments dans la file On peut l implanter de manière beaucoup plus maligne avec une liste circulaire, et un pointeur sur la position actuelle dans la liste Seul ce pointeur se déplace. Il s appelle algorithme d horloge car les pages peuvent représenter les heures d une horloge et le pointeur une aiguille 29

30 Clock Page Replacement 30

31 Least Recently Used LRU : remplace la page la moins récemment utilisée Nécessite un tri dynamique des pages par ordre d accès à chaque référence mémoire C est possible, en utilisant les bits de protection, mais extrêmement coûteux Certaines machines fournissent des compteurs matériels qui permettent de les implanter, mais là aussi, c est assez coûteux. On cherche donc à approximer le même résultat qu un LRU, sans faire d action spécifique à chaque accès mémoire. Remarque : Situation dégénérée lors de l accès circulaire à N+1 pages dans une mémoire de N cadres 31

32 Not Frequently Used L idée de NFU est d essayer de simuler NRU : 1. régulièrement, le système parcours toutes les pages et incrémente un compteur pour toutes les pages dont le bit R vaut 1 2. et met le bit R à zéro 3. Ce compteur est une approximation de l intérêt que porte le processeur à une page (LRU) Problème du NFU : il n oublie rien, et si une page a été souvent utilisée dans l histoire, elle peut conserver longtemps un compteur supérieur à une page fréquemment utilisée maintenant. 32

33 Aging Aging est un algorithme qui se base sur NFU Avant d ajouter la valeur du bit R au compteur, on divise le comptuer par 2 (on le décale d un bit sur la droite) et le bit R est ajouté au bit de poids fort du compteur, pas au bit de poids faible Une page qui n a pas été référencée depuis 4 périodes a ses 4 premiers bits à zéro, alors qu une page qui a été référencée il y a 3 périodes a son 3ième bit de poids fort à 1. En prenant la page avec le compteur le plus faible, on supprime la page la moins utilisée (avec l approximation du temps) 33

34 Aging vs LRU Aging est moins précis que LRU à cause de l échantillonnage du temps. Si deux pages n ont pas été référencées depuis 2 périodes, mais l ont été il y a trois périodes, Aging ne fait pas la différence, alors que LRU choisit celle qui a été référencée la première il y a trois périodes Aging fonctionne en mémoire bornée, et cette mémoire représente la longueur de son histoire. Si deux pages ont un compteur à 0 sur 8 bits, c est qu elles n ont pas été utilisées depuis 8 périodes de temps. Le fait que l une ait été utilisée il y a 9 périodes, et l autre il y a 1024 périodes ne se voit pas dans Aging, mais se voit dans LRU 34

35 Working Set Page Replacement L idée : un processus utilise un petit nombre de pages à un instant donné C est ce qu on appelle l ensemble de travail d un processus. Lorsqu un processus est ordonnancé il est souvent valable de charger simultanément toutes les pages de son ensemble de travail. L algorithme de remplacement de pages essaye de construire ces ensembles, et considère comme candidat à l éjection une page qui ne fait pas partie d un ensemble de travail. On considère que si une page n est pas utilisée pendant τ périodes de temps, c est qu elle ne fait plus partie de l ensemble de travail. On utilise le temps virtuel courant (current virtual time), c-a-d, le temps CPU qu un processus a utilisé depuis son démarrage. 35

36 Working Set Page Replacement : algorithme Chaque entrée de la table des pages maintient une date logique entière (numéro de période de dernière utilisation) A chaque période de temps, on parcourt toute la table Si R = 1, on note le numéro de la période dans le champs de l entrée R est mis à 0 lorsqu un défaut de page arrive, on parcourt la table des pages Si R = 0, la page est candidate à l éjection. Si sa date de dernière référence est plus grande que τ, elle ne fait pas partie de l ensemble et est éjectée. Sinon, on conserve sa date de dernière utilisation et on continue le parcours Si à la fin de parcours on n a pas trouvé de page en dehors de l ensemble, on utilise la plus vieille Coûteux en pratique : examiner toute la table de page à chaque défaut de page jusqu à ce qu une page adéquate soit localisée. 36

37 WSClock Page Replacement Structure de données : liste circulaire de cadres + pointeur (clock) Chaque entrée contient la date de dernière utilisation, le bit R et le bit M. A chaque défaut de page, on examine l entrée pointée en premier Si le bit R = 1, cela signifie que la page a été utilisée pendant le top courant. On copie la page sur le disque, le bit R est mis à 0 et le pointeur avance (Fig. (a) et (b)) L algorithme continue sur la nouvelle page. Si le bit R = 0 et la date est supérieure à τ, la page est inutilisée (n est pas dans l ensemble de travail) et on une copie propre existe sur le disque. Le cadre de page est libéré et la nouvelle page y prend place (Fig. (c) et (d). De par sa simplicité et son efficacité, cet algorithme est souvent celui qui est implanté 37

38 WSClock Page Replacement 38

39 Comparaison Optimal Aléatoire NRU FIFO Second Chance Clock LRU NFU Aging Working set WS clock non implantable Trop simple Très simple Peu facilement supprimer des pages utiles Grand amélioration de FIFO Implantation efficace de second chance Excellent mais difficile à implanter Approximation simpliste de LRU bonne approximation de LRU implantation coûteuse meilleur approximation de LRU, implantation efficace 39

40 Mémoire virtuelle et segments

41 Mémoire virtuelle et segments Chaque processus est exécuté comme s il avait toute la mémoire Un processus peut accéder uniquement à sa mémoire La mémoire virtuelle est décomposée en segments Facilite le partage et la protection Typiquement, il y a les segments suivants : Code (ou texte) Données statiques Tas (heap) Pile Pile (stack) espace libre Tas Données code 41

42 Mémoire virtuelle Le segment de code Chargement en mémoire de l exécutable (Linux : format ELF) Le segment de données Variables globales Variables locales static #include <stdio.h> int i; int j=42; void count() { static int cpt = 0; printf("%d\n",++cpt); } 42

43 Mémoire virtuelle La pile Variables locales, paramètres de fonctions Allouées et desallouées automatiquement (pas de free) int *illegal_reference() { int i; return (&i); /* illegal */ } Allocation en pile : void *alloca(size_t size); void stack_alloc(int n) { int *array; array = alloca(n * sizeof(int)); return; } 43

44 Mémoire virtuelle Le tas Gestion dynamique de la mémoire malloc, calloc, free, etc. Exemple : #include <stdlib.h> void heap_alloc(int n) { int *array1, *array2; array1 = (int *) malloc(n * sizeof(int)); array2 = (int *) calloc(n * sizeof(int));... free(array1); free(array2); return; } 44

45 Gestion du tas

46 Gestion du tas Changement de la taille du tas Déplacement absolu : int brk(void *end_data_segment); Déplacement relatif void *sbrk(intptr_t increment); Ces deux fonctions ne sont pas pour l interface programmeur, elles sont utilisées seulement pour le développement du noyau. 46

47 Gestion du tas : malloc La fonction malloc de la bibliothèque standard de C fournit une interface simple pour allouer des blocs de mémoire. void *malloc(size_t size); On attend les propriétés suivantes de malloc : La distance entre l adresse retournée et le break est supérieure à la taille demandée ; Aucun autres appels à malloc n allouera une zone de mémoire déjà allouée ; malloc cherche à minimiser la différence entre la quantité totale de mémoire allouée et la quantité réellement utilisée ; Le coup en temps de malloc doit être le plus petit possible. 47

48 Gestion du tas : malloc malloc structure le tas en blocs. Chaque bloc commence par un en-tête contenant les informations nécessaires au bon fonctionnement de malloc le reste correspond à la mémoire fournit par l interface. 48

49 malloc simple L en-tête est utilisé pour réaliser un chaînage des blocs Il contient trois informations : la taille du bloc (celle demandée) un indicateur pour savoir si le bloc est utilisé l adresse du prochain bloc 49

50 malloc simple malloc (dans sa version initiale) est basé sur un algorithme dit de first fit. Voici l idée générale du fonctionnement de malloc : Au premier appel : L adresse du break est sauvée dans base break est décalée de la taille demandée plus la taille de l en-tête dont les champs sont renseignés La valeur de retour est (base + taille de l en-tête) En dehors du premier appel : l opération change en fonction de la recherche du premier bloc libre de taille suffisante : En cas d échec : l opération est similaire au premier appel. Sinon : le bloc trouvé est divisé pour correspondre à la taille demandée. Si l espace restant est suffisant, un nouveau bloc est créé. 50

51 free et fusion L opération de libération de la mémoire est relativement simple : Trouver le bloc Passer l indicateur d occupation sur libre Cette méthode est très rapide, mais entraîne une importante fragmentation. Une solution consiste à fusionner le bloc libéré avec ses voisins s ils sont libres. 51

52 free et fusion : double chaînage Pour réaliser la fusion simplement, il faut utiliser un double chaînage : l en-tête contient un champ avec l adresse du bloc précédent. La structure représentant l en-tête devient : struct block { size_t size ; struct block *next ; struct block *prev ; int used ; } 52

53 Amélioration de malloc Quelques problèmes de l algorithme de malloc présenté : beaucoup de fragmentation temps de recherche d un bloc libre Pistes pour résoudre ces problèmes : Usage d un algorithme de best fit. On recherche le meilleur bloc libre (celui dont la taille est la plus proche). Indexation séparée des blocs libres et utilisées. Listes triés de taille de blocs : Le début du tas contient un tableau de pointeur. Chaque pointeur correspond au début d une liste de bloc de même taille. Le tableau est trié en fonction de la taille des blocs. Séparation des blocs et des en-têtes (minimise les défauts de pages). 53

La mémoire. Polytech Paris-Sud Cycle ingénieur de la filière étudiant. Louis Mandel Université Paris-Sud 11 Louis.Mandel@lri.

La mémoire. Polytech Paris-Sud Cycle ingénieur de la filière étudiant. Louis Mandel Université Paris-Sud 11 Louis.Mandel@lri. La mémoire Polytech Paris-Sud Cycle ingénieur de la filière étudiant Louis Mandel Université Paris-Sud 11 Louis.Mandel@lri.fr année 2012/2013 Aspects matériels de la mémoire Types de mémoires Type Accès

Plus en détail

Mémoire virtuelle. Généralités

Mémoire virtuelle. Généralités Mémoire virtuelle Généralités La pagination pure - Conversion d adresses virtuelles en adresses physiques - Table des pages à plusieurs niveau et table inversée - Algorithmes de remplacement de page -

Plus en détail

Chargement de processus Allocation contigüe Allocation fragmentée Gestion de pages. Gestion mémoire. Julien Forget

Chargement de processus Allocation contigüe Allocation fragmentée Gestion de pages. Gestion mémoire. Julien Forget Julien Forget Université Lille 1 École Polytechnique Universitaire de Lille Cité Scientifique 59655 Villeneuve d Ascq GIS 3 2011-2012 1 / 46 Rôle du gestionnaire de mémoire Le gestionnaire de mémoire a

Plus en détail

Gestion des processus / Gestion de la mémoire

Gestion des processus / Gestion de la mémoire Gestion des processus / Gestion de la mémoire Alexis Lechervy d après un cours de Jacques Madelaine Université de Caen A. Lechervy (Université de Caen) Gestion des processus / Gestion de la mémoire 1 /

Plus en détail

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Chapitre V : La gestion de la mémoire Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Introduction Plusieurs dizaines de processus doivent se partager

Plus en détail

LA mémoire virtuelle est une technique qui permet d exécuter des programmes

LA mémoire virtuelle est une technique qui permet d exécuter des programmes Chapitre Mémoire virtuelle LA mémoire virtuelle est une technique qui permet d eécuter des programmes dont la taille ecède la taille de la mémoire réelle. L espace d adressage d un processus, généré par

Plus en détail

Systèmes d'exploitation Chapitre III. Gestion de la Mémoire

Systèmes d'exploitation Chapitre III. Gestion de la Mémoire Systèmes d'exploitation Chapitre III Gestion de la Mémoire 1 Objectifs Organisation de la mémoire principale : Savoir quelles zones sont libres et quelles zones sont utilisées. Règles d'allocation : qui

Plus en détail

Gestion de la mémoire centrale Allocation de la mémoire physique. Joëlle Delacroix NSY103 1

Gestion de la mémoire centrale Allocation de la mémoire physique. Joëlle Delacroix NSY103 1 Gestion de la mémoire centrale Allocation de la mémoire physique Joëlle Delacroix NSY13 1 Processeur Adressage de la mémoire centrale Données Adresse Commandes Cellule mémoire mémorisant 1 bit lec B u

Plus en détail

Partie 7 : Gestion de la mémoire

Partie 7 : Gestion de la mémoire INF3600+INF2610 Automne 2006 Partie 7 : Gestion de la mémoire Exercice 1 : Considérez un système disposant de 16 MO de mémoire physique réservée aux processus utilisateur. La mémoire est composée de cases

Plus en détail

Gestion de la mémoire. Abdelouahed Gherbi Hiver 2014

Gestion de la mémoire. Abdelouahed Gherbi Hiver 2014 Gestion de la mémoire Abdelouahed Gherbi Hiver 2014 1 Plan Introduction Systèmes monoprogramés Protection Relocation Va-et-vient (Swapping) Systèmes multiprogrammés Partition fixes Partition variables

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Gestion de la mémoire Michel Simatic module CSC4508/M2 Avril 2015 Gestion de la mémoire Plan du document 1 Point de vue système............................................................ 3 2 Point de

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Gestion de la mémoire Plus encore que la gestion du processeur, la gestion de la ressource mémoire est un point fondamental pour les performances globales de l'ordinateur. Le système d'exploitation doit

Plus en détail

07 - Mémoire. Morgan Barbier morgan.barbier@unicaen.fr L2 S4 2012/2013

07 - Mémoire. Morgan Barbier morgan.barbier@unicaen.fr L2 S4 2012/2013 07 - Mémoire Morgan Barbier morganbarbier@unicaenfr L2 S4 2012/2013 1 Introduction Problèmatique Multitâches : L OS moderne permet d exécuter plusieurs tâches en même temps Chacune de ses tâches possèdent

Plus en détail

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5 Gestion de la Mémoire 1 ère partie: Point de vue processeur Chapitre 5 Présentation La mémoire peut être adressée de 3 points de vue Point de vue processeur Comment le processeur adresse la mémoire physique

Plus en détail

GIF-1001 Ordinateurs: Structure et Applications Solutions : La gestion de la mémoire

GIF-1001 Ordinateurs: Structure et Applications Solutions : La gestion de la mémoire GIF-1001 Ordinateurs: Structure et Applications Solutions : La gestion de la mémoire 1. Décrivez, pour l allocation contiguë de mémoire avec partitions à taille variables pour placer des processus en mémoire,

Plus en détail

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr 6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr Interface d un SGF Implémentation d un SGF Gestion de la correspondance entre la structure logique et la structure

Plus en détail

partie en parallèle : Programmation système et réseau du point de vue «Multiprocessus Plan

partie en parallèle : Programmation système et réseau du point de vue «Multiprocessus Plan 2 ème LST Info&Miage partie en parallèle : Programmation système et réseau du point de vue «Multiprocessus» Chapitre : Introduction à la Concurrence entre processus & Exclusion Mutuelle Chapitre 2 : Coopération

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?

Plus en détail

Structure fonctionnelle d un SGBD

Structure fonctionnelle d un SGBD Fichiers et Disques Structure fonctionnelle d un SGBD Requetes Optimiseur de requetes Operateurs relationnels Methodes d acces Gestion de tampon Gestion de disque BD 1 Fichiers et Disques Lecture : Transfert

Plus en détail

GESTION DE LA MEMOIRE

GESTION DE LA MEMOIRE Chapitre 7 GESTION DE LA MEMOIRE Pour pouvoir utiliser un ordinateur en multiprogrammation, le SE charge plusieurs processus en mémoire centrale (MC). La façon la plus simple consiste à affecter à chaque

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Gestion de la mémoire Rappels Le CPU accède à la mémoire RAM en lisant des mots de 16, 32, 64, voire 128 bits (2, 4, 8, 16 octets). Chaque octet de 8 bits est rangé dans une «case» de la mémoire. Chaque

Plus en détail

Acc. 5 6 7 0 6 1 6 2 0 1 5 1 0 7 0 6 7 5 6 0 C1 5 C2 C3 Déf.

Acc. 5 6 7 0 6 1 6 2 0 1 5 1 0 7 0 6 7 5 6 0 C1 5 C2 C3 Déf. E 7 La mémoire sous Linux Exercice 1 : MMU a) La MMU est capable de traduire les adresses physiques en adresses logiques paginées. Aussi, grâce à un bit de validation, il devient possible de ne stocker

Plus en détail

LA GESTION DE LA MEMOIRE

LA GESTION DE LA MEMOIRE CHAPITRE 5 : LA GESTION DE LA MEMOIRE Objectifs spécifiques Connaître le principe de gestion de mémoire en monoprogrammation Connaître le principe de gestion de mémoire en multiprogrammation Connaître

Plus en détail

Introduction aux systèmes d exploitation

Introduction aux systèmes d exploitation Introduction aux systèmes d exploitation Le système d exploitation est un ensemble de logiciels qui pilotent la partie matérielle d un ordinateur. Les principales ressources gérées par un système d exploitation

Plus en détail

Systèmes de fichiers. Didier Verna

Systèmes de fichiers. Didier Verna 1/23 de fichiers didier@lrde.epita.fr http://www.lrde.epita.fr/ didier 2/23 Table des matières 1 2 Structure des fichiers 3 Structure des répertoires 4 Protection et sécurité 4/23 Répondre aux problèmes

Plus en détail

Examen Corrigé NFP137 : Systèmes et applications concurrentes

Examen Corrigé NFP137 : Systèmes et applications concurrentes CONSERVATOIRE NATIONAL DES ARTS et METIERS Centre de Paris Examen Corrigé NFP137 : Systèmes et applications concurrentes 3 juillet 2007 Exercice 1 : Gestion des ressources : L algorithme du banquier. Lorsqu

Plus en détail

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Optimisation : pipeline jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des

Plus en détail

L3 Informatique - Systèmes d exploitation

L3 Informatique - Systèmes d exploitation L3 Informatique - Systèmes d exploitation Gestion de la mémoire D. Béchet Denis.Bechet@univ-nantes.fr Université de Nantes Faculté des Sciences et Techniques 2, rue de la Houssinière BP 92208 44322 Nantes

Plus en détail

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Mémoires jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des ordinateurs 120

Plus en détail

Systèmes d Exploitation - ENSIN6U3. Aix-Marseille Université

Systèmes d Exploitation - ENSIN6U3. Aix-Marseille Université Systèmes d Exploitation - ENSIN6U3 Gestion de la mémoire Leonardo Brenner 1 Jean-Luc Massat 2 1 Leonardo.Brenner@univ-amu.fr 2 Jean-Luc.Massat@univ-amu.fr Aix-Marseille Université Faculté des Sciences

Plus en détail

Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale?

Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale? Hiérarchie mémoire Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale? 6. 1 Tous les programmes que l on exécute et toutes les données auxquelles on accède doivent être «chargés»

Plus en détail

Systèmes de Fichiers

Systèmes de Fichiers Systèmes de Fichiers Hachage et Arbres B Serge Abiteboul INRIA February 28, 2008 Serge Abiteboul (INRIA) Systèmes de Fichiers February 28, 2008 1 / 26 Systèmes de fichiers et SGBD Introduction Hiérarchie

Plus en détail

Implémentation des systèmes de fichiers. Didier Verna. didier@lrde.epita.fr http://www.lrde.epita.fr/ didier. Systèmes d Exploitation

Implémentation des systèmes de fichiers. Didier Verna. didier@lrde.epita.fr http://www.lrde.epita.fr/ didier. Systèmes d Exploitation 1/25 Implémentation des systèmes de fichiers didier@lrde.epita.fr http://www.lrde.epita.fr/ didier 2/25 Table des matières 1 2 Méthodes d allocation 3 Implémentation des répertoires 4 Implémentation du

Plus en détail

Stockage et mémoire, Du principe vers la réalité

Stockage et mémoire, Du principe vers la réalité Stockage et mémoire, Du principe vers la réalité Responsable :Thomas Robert C234-4 thomas.robert@telecom-paristech.fr Intervenants :Tamy Boubekeur, Guillaume Duc, Gérard Mouret, Thomas Robert Institut

Plus en détail

Plan INF 227. Gestion Mémoire. B. Dupouy. Gestion mémoire. Gestion mémoire

Plan INF 227. Gestion Mémoire. B. Dupouy. Gestion mémoire. Gestion mémoire INF 227 Gestion Mémoire B. Dupouy Plan Allocation contigüe!partitions de taille fixe!partitions de taille variable -!gestions des trous? (compactage, ramasse miettes) -!stratégies de placement (Worst fit,

Plus en détail

Bases de données. Cours 2 : Stockage

Bases de données. Cours 2 : Stockage Bases de données Polytech Paris-Sud Apprentis 4 ème année Cours 2 : Stockage kn@lri.fr http://www.lri.fr/~kn Plan 1 Rappels 2 Stockage 2.1 Introduction 2.2 Aspects bas-niveau 2.3 Stockage pour les SGBD

Plus en détail

Gestion du processeur central

Gestion du processeur central Chapitre II Gestion du processeur central 1. Introduction Evolution des systèmes informatiques 1.1- Premier système : Le programmeur/opérateur doit écrire un programme ensuite le faire fonctionner directement

Plus en détail

La gestion de la mémoire

La gestion de la mémoire La gestion de la mémoire 1. Rôle Le gestionnaire de mémoire est un sous-ensemble du système d exploitation. Son rôle est de partager la mémoire entre l O.S. et les diverses applications. Le terme «mémoire»

Plus en détail

Les systèmes d exploitation. Gestion de la mémoire

Les systèmes d exploitation. Gestion de la mémoire Les systèmes d exploitation Gestion de la mémoire 1 Gestion de la mémoire - Systèmes qui déplacent les processus entre la mémoire principale et le disque dur (va et vient et pagination). - Ceux qui ne

Plus en détail

Plan. Bases de données. Cours 2 : Stockage. Quels types de mémoire pour une BD? Où stocker les données? Polytech Paris-Sud. Apprentis 4 ème année

Plan. Bases de données. Cours 2 : Stockage. Quels types de mémoire pour une BD? Où stocker les données? Polytech Paris-Sud. Apprentis 4 ème année Bases de données Polytech Paris-Sud Apprentis 4 ème année Cours 2 : Stockage 2.1 Introduction 2.2 Aspects bas-niveau kn@lri.fr http://www.lri.fr/~kn 2/20 Hierarchie mémoire : Où stocker les données? Type

Plus en détail

La mémoire cache. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

La mémoire cache. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne La mémoire cache Laboratoire de Systèmes Logiques Organisation de la mémoire processeur registres c a c h e mémoire dispositifs I/O taille: vitesse: largeur de bande (MB/sec): 200B 64KB 32MB 2GB 5ns 10ns

Plus en détail

Systèmes de gestion de bases de données

Systèmes de gestion de bases de données Systèmes de gestion de bases de données Gestion des mémoires P. Rigaux Cnam, dépt. informatique April 1, 2015 PR (Cnam, dépt. info) Systèmes de gestion de bases de données April 1, 2015 1 / 13 Gestion

Plus en détail

Mémoire principale. Von Neumann vs. Harvard. Terminologie. Architecture et technologie des ordinateurs II. G. Tempesti Semaine VIII 1 CPU.

Mémoire principale. Von Neumann vs. Harvard. Terminologie. Architecture et technologie des ordinateurs II. G. Tempesti Semaine VIII 1 CPU. principale Structure Fonctionnement Accès MÉMOIRE PRINCIPALE BUS SYSTÈME DD Instructions MMU TLB Unité de de Unité de de Traitement Données Décodeur PC ALU Unité Flottante Registres Von Neumann vs. Harvard

Plus en détail

Le «thread local storage» et son utilisation

Le «thread local storage» et son utilisation Résumé Les allocations mémoire sont généralement plus coûteuses que d ordinaire en environnement multi-thread. En effet, la majorité des algorithmes d allocation en usage dans les systèmes d exploitation

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Chapitre 9 Gestion de la mémoire Durant l exécution d un programme, les éléments manipulés par le programme sont stockés dans différents types de mémoire. La pile d exécution contient des éléments dont

Plus en détail

De quoi est composé un ordinateur? Quels sont les modèles sous-jacents au fonctionnement d une machine? Comment s exécutent les programmes?

De quoi est composé un ordinateur? Quels sont les modèles sous-jacents au fonctionnement d une machine? Comment s exécutent les programmes? Cours Architecture (ASR 2) IUT de Nice - Côte d Azur Département Informatique Gaetan.Rey@unice.fr Stéphane Gaëtan Lavirotte Rey Gaëtan Rey Jean-Yves Tigli De quoi est composé un ordinateur? Quels sont

Plus en détail

Systemes d'exploitation des ordinateurs

Systemes d'exploitation des ordinateurs ! " #$ % $ &' ( $ plan_ch6_m1 Systemes d'exploitation des ordinateurs Conception de Systèmes de Gestion de la Mémoire Centrale Objectifs 1. Conception de systèmes paginés 2. Conception des systèmes segmentés

Plus en détail

CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS

CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS 56 CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS 6.1 INTRODUCTION : Afin de fournir un accès efficace et pratique au disque, le SE impose un système de gestion de fichiers (SGF) pour permettre de stocker,

Plus en détail

La Gestion des Fichiers

La Gestion des Fichiers KWWSZZZDGHOHLPDJIUaGRQVH]FRXUV 6\VWqPHVG ([SORLWDWLRQ La Gestion des Fichiers Hafid Bourzoufi Université de Valenciennes Didier Donsez Université Grenoble 1 'LGLHU'RQVH]#LPDJIU 2 Système de fichiers De

Plus en détail

Introduction à l Informatique

Introduction à l Informatique Introduction à l Informatique. Généralités : Etymologiquement, le mot informatique veut dire «traitement d information». Ceci signifie que l ordinateur n est capable de fonctionner que s il y a apport

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Gestion de la mémoire SITE : http://www.sir.blois.univ-tours.fr/ mirian/ Systèmes d exploitation - Mírian Halfeld-Ferrari p.1/71 Introduction La mémoire est une ressource importante qui doit être gérée

Plus en détail

Chapitre 5 Gestion de la mémoire

Chapitre 5 Gestion de la mémoire Chapitre 5 Gestion de la mémoire Jean Privat Université du Québec à Montréal INF3172 Principes des systèmes d exploitation Automne 2016 Jean Privat (UQAM) 05 Memoire INF3172 Automne 2016 1 / 42 Plan 1

Plus en détail

Les sémaphores et leur implémentation

Les sémaphores et leur implémentation Les sémaphores et leur implémentation 1 Rappel :Le concept de sémaphore Un sémaphore est une variable entière partagée. Sa valeur est positive ou nulle et elle est uniquement manipulable à l aide de deux

Plus en détail

Aujourd hui: gestionnaire de fichiers

Aujourd hui: gestionnaire de fichiers Gestion des fichiers GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Source: http://www.business-opportunities.biz/2014/11/16/40-home-offices-that-are-messier-than-yours/

Plus en détail

Mémoire virtuelle. 1. Notions de base. 2. Historique. 3. Support Matériel. 4. Etude de cas : 4.3BSD

Mémoire virtuelle. 1. Notions de base. 2. Historique. 3. Support Matériel. 4. Etude de cas : 4.3BSD Mémoire virtuelle 1. Notions de base 2. Historique 3. Support Matériel 4. Etude de cas : 4.3BSD Pagination, Gestion du swap 5. Les nouveaux système de pagination : 4.4BSD - SVR4 Notions de base Le swapping

Plus en détail

Chapitre 3 : Pointeurs et références

Chapitre 3 : Pointeurs et références p. 1/18 Chapitre 3 : Pointeurs et références Notion de pointeur L adresse d une variable est une valeur. On peut donc la stocker dans une variable. Un pointeur est une variable qui contient l adresse d

Plus en détail

CHAPITRE III : GESTION DES PROCESSUS

CHAPITRE III : GESTION DES PROCESSUS Systèmes d exploitation des Ordinateurs 19 CHAPITRE III : GESTION DES PROCESSUS 3.1 CONCEPT DE PROCESSUS : On peut trouver plusieurs appellations possibles des activités que peut avoir un processeur. Un

Plus en détail

Système de Gestion de Fichiers

Système de Gestion de Fichiers Chapitre 2 Système de Gestion de Fichiers Le système de gestion de fichiers est un outil de manipulation des fichiers et de la structure d arborescence des fichiers sur disque et a aussi le rôle sous UNIX

Plus en détail

ASSEMBLAGE ET ÉDITION DES LIENS

ASSEMBLAGE ET ÉDITION DES LIENS ASSEMBLAGE ET ÉDITION DES LIENS Mewtow 11 novembre 2015 Table des matières 1 Introduction 5 2 La chaine d assemblage 7 2.1 Résolution des symboles.............................. 7 2.2 Relocation.....................................

Plus en détail

Nancy RODRIGUEZ

Nancy RODRIGUEZ Nancy RODRIGUEZ rodri@irit.fr 1 2 1 ! Traiter séparément les adresses du processus/ de la mémoire physique Processus Adresses «virtuelles» indépendantes de l implantation du processus 2 n emplacements

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Plan de la présentation Gestion de la Sacha Krakowiak Université Joseph Fourier Projet Sardes (INRIA et IMAG-LSR) http://sardes.inrialpes.fr/~krakowia! Principes de réalisation de la " Définitions et motivations

Plus en détail

Les mémoires. Eric Cariou. Département Informatique Université de Pau et des Pays de l'adour. Eric.Cariou@univ-pau.fr

Les mémoires. Eric Cariou. Département Informatique Université de Pau et des Pays de l'adour. Eric.Cariou@univ-pau.fr Les mémoires Eric Cariou Département Informatique Université de Pau et des Pays de l'adour Eric.Cariou@univ-pau.fr 1 Mémoire Mémoire Dispositif capable d'enregistrer, de conserver et de restituer des informations

Plus en détail

Systèmes d exploitation. Introduction. (Operating Systems) http://www.sir.blois.univ-tours.fr/ mirian/

Systèmes d exploitation. Introduction. (Operating Systems) http://www.sir.blois.univ-tours.fr/ mirian/ Systèmes d exploitation (Operating Systems) Introduction SITE : http://www.sir.blois.univ-tours.fr/ mirian/ Systèmes d exploitation - Mírian Halfeld-Ferrari p. 1/2 Qu est-ce qu un SE? Ensemble de logiciels

Plus en détail

SGM. Master S.T.S. mention informatique, première année. Isabelle Puaut. Septembre 2011. Université de Rennes I - IRISA

SGM. Master S.T.S. mention informatique, première année. Isabelle Puaut. Septembre 2011. Université de Rennes I - IRISA SGM Master S.T.S. mention informatique, première année Isabelle Puaut Université de Rennes I - IRISA Septembre 2011 Isabelle Puaut SGM 2 / 1 Organisation de l enseignement Semestre 1 : processus, synchronisation

Plus en détail

Les sémaphores et leur implémentation

Les sémaphores et leur implémentation Rappel :Le concept de sémaphore Un sémaphore est une variable entière partagée. Sa valeur est positive ou nulle et elle est uniquement manipulable à l aide de deux opérations wait(s) et signal(s), où s

Plus en détail

1.1 Remote Procedure Call (RPC)

1.1 Remote Procedure Call (RPC) 1.1 Remote Procedure Call (RPC) Le modèle Client-Serveur est un modèle simple à utiliser pour la structuration des systèmes répartis. Mais ce modèle s appuie sur des communications de type entrée/sortie

Plus en détail

Brefs rappels sur la pile et le tas (Stack. / Heap) et les pointeurs

Brefs rappels sur la pile et le tas (Stack. / Heap) et les pointeurs Brefs rappels sur la pile et le tas (Stack / Heap) et les pointeurs (exemples en C) v1.11 - Olivier Carles 1 Pile et Tas Mémoire allouée de manière statique Mémoire Allouée Dynamiquement variables locales

Plus en détail

Partie 6 : Ordonnancement de processus

Partie 6 : Ordonnancement de processus INF3600+INF2610 Automne 2006 Partie 6 : Ordonnancement de processus Exercice 1 : Considérez un système d exploitation qui ordonnance les processus selon l algorithme du tourniquet. La file des processus

Plus en détail

Problématique La Pagination La segmentation. Gestion mémoire. Etienne Lozes. ENS Cachan

Problématique La Pagination La segmentation. Gestion mémoire. Etienne Lozes. ENS Cachan ENS Cachan Les mémoires Trois facteurs majeurs : la capacité le coût le temps d accès Quelques exemples de mémoires : les registres, le cache mémoire, la mémoire vive (RAM), clé USB, le cache disque, le

Plus en détail

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante :

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante : GI-1001, 24 avril 2012 Nom/Matricule : Examen 2 Cet examen vaut 40% de la note totale du cours. Les questions seront corrigées sur un total de 40 points. La valeur de chaque question est indiquée avec

Plus en détail

INTRODUCTION AUX SYSTEMES D EXPLOITATION. TD2 Exclusion mutuelle / Sémaphores

INTRODUCTION AUX SYSTEMES D EXPLOITATION. TD2 Exclusion mutuelle / Sémaphores INTRODUCTION AUX SYSTEMES D EXPLOITATION TD2 Exclusion mutuelle / Sémaphores Exclusion mutuelle / Sémaphores - 0.1 - S O M M A I R E 1. GENERALITES SUR LES SEMAPHORES... 1 1.1. PRESENTATION... 1 1.2. UN

Plus en détail

INF601 : Algorithme et Structure de données

INF601 : Algorithme et Structure de données Cours 2 : TDA Liste B. Jacob IC2/LIUM 15 février 2010 Plan 1 Définition du TDA Liste 2 Réalisation du TDA Liste 3 Type de stockage des éléments 4 Recherche d un élément Dans une liste non triée Dans une

Plus en détail

Virtualisation de la mémoire du microprocesseur

Virtualisation de la mémoire du microprocesseur Master d informatique 1 re année Module d architecture des systèmes d exploitation Virtualisation de la mémoire du microprocesseur Simon DUQUENNOY Gilles GRIMAUD Philippe MARQUET Novembre 2009 Ce document

Plus en détail

Techniques de stockage. Techniques de stockage, P. Rigaux p.1/43

Techniques de stockage. Techniques de stockage, P. Rigaux p.1/43 Techniques de stockage Techniques de stockage, P. Rigaux p.1/43 Techniques de stockage Contenu de ce cours : 1. Stockage de données. Supports, fonctionnement d un disque, technologie RAID 2. Organisation

Plus en détail

Stockage : capacité, performances

Stockage : capacité, performances Stockage : capacité, performances Intervenant :Thomas Robert C234-4 thomas.robert@telecom-paristech.fr Transparents : Thomas Robert Institut Mines-Télécom Lectures possibles Chapitre 7.2 de : http://ceit.aut.ac.ir/~amirkhani/

Plus en détail

CNAM. Gestion Mémoire. 2007/2008 Ivan Boule

CNAM. Gestion Mémoire. 2007/2008 Ivan Boule Gestion Mémoire 1 Plan Rôle de la mémoire Espace d'adressage Allocation régions mémoire de tailles variables Gestion de la mémoire centrale par zones Gestion de la mémoire centrale par pagination 2 Rôle

Plus en détail

Systèmes d'exploitation Chapitre 3: Gestion de fichiers

Systèmes d'exploitation Chapitre 3: Gestion de fichiers Université Cadi Ayyad Faculté Polydisciplinaire de Safi Département sciences mathématiques et informatique Systèmes d'exploitation Chapitre 3: Gestion de fichiers Le stockage fiable, rapide de grandes

Plus en détail

Chapitre IV : La gestion du processeur Mécanismes d ordonnancement

Chapitre IV : La gestion du processeur Mécanismes d ordonnancement Chapitre IV : La gestion du processeur Mécanismes d ordonnancement Eric.Leclercq@u-bourgogne.fr Département IEM http://ufrsciencestech.u-bourgogne.fr http://ludique.u-bourgogne.fr/~leclercq 1 er mars 2007

Plus en détail

LA mémoire principale est le lieu où se trouvent les programmes et les

LA mémoire principale est le lieu où se trouvent les programmes et les Chapitre 9 Gestion de la mémoire LA mémoire principale est le lieu où se trouvent les programmes et les données quand le processeur les exécute. On l oppose au concept de mémoire secondaire, représentée

Plus en détail

C ellules. Gestion et récupération automatique de mémoire. Principes des lang. de progr. INE 11. Allocation dynamique de mémoire.

C ellules. Gestion et récupération automatique de mémoire. Principes des lang. de progr. INE 11. Allocation dynamique de mémoire. Principes des lang. de progr. INE 11 Michel Mauny ENSTA ParisTech Prénom.Nom@ensta.fr Michel Mauny (ENSTA ParisTech) INE 11 Prénom.Nom@ensta.fr 1 / 37 Gestion et récupération automatique de mémoire lanage

Plus en détail

exemples de SGF Exemples de SGF

exemples de SGF Exemples de SGF 1 Exemples de SGF FAT - VFAT (1) 2 Partitions 2 Go 3 parties: FAT, éventuellement dupliquée répertoire racine, de taille bornée: 512 entrées de 32 octets objets externes Allocation par bloc de taille fixe

Plus en détail

Questions à choix multiples Page 1 de 11

Questions à choix multiples Page 1 de 11 INF4170 Architecture des ordinateurs Examen final hiver 2015 Question #1 Quelle est la taille du registre IF/ID dans le circuit du processeur avec pipeline sans gestion des aléas, considérant que le signal

Plus en détail

Projet de Machines Virtuelles

Projet de Machines Virtuelles Projet de Machines Virtuelles Gabriel Kerneis Vendredi 11 mars 2011 1 Introduction Le but de ce sujet est d implémenter la MARS (Memory Array Redcode Simulator), une machine virtuelle utilisée dans le

Plus en détail

Chap. V : Les interruptions

Chap. V : Les interruptions UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Nous étudions dans ce chapitre les interruptions matérielles (ou externes), c est-à-dire déclenchées par le matériel (hardware)

Plus en détail

Organisation des données et structures de stockage

Organisation des données et structures de stockage ING2 - ING3 Nvx 2009-2010 Organisation des données et structures de stockage I. Stockage de l information en C Ce chapitre rappelle brièvement et complète certaines notions de base vues en première année

Plus en détail

Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com

Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com 1 1) Objectif Discuter comment les données sont transférées entre le et les

Plus en détail

Mémoire virtuelle. Abdelouahed Gherbi Hiver 2014

Mémoire virtuelle. Abdelouahed Gherbi Hiver 2014 Mémoire virtuelle Abdelouahed Gherbi Hiver 2014 1 Plan Introduction Pagination Pagination à la demande Algorithme de remplacement de pages Écroulement 2 Mémoire virtuelle Introduction Technique qui permet

Plus en détail

Gestion de la mémoire par pages. Plan du chapitre. Motivation

Gestion de la mémoire par pages. Plan du chapitre. Motivation Gestion de la mémoire par pages Plan du chapitre Motivation Traduction dynamique d adresses par pagination Généralités sur la mise en œuvre Comportement des programmes Remplacement de pages Gestion globale

Plus en détail

2. Optimisation de l'exponentiation modulaire

2. Optimisation de l'exponentiation modulaire Timing attack et hyperthreading Les processeurs modernes sont de plus en plus compliqués et difficiles à mettre en œuvre. Qu en est il de la sécurité des implémentations? Peut on exploiter les avancées

Plus en détail

Évolution de la puissance des machines. Système pour architectures multicœurs. Évolution de la puissance des machines

Évolution de la puissance des machines. Système pour architectures multicœurs. Évolution de la puissance des machines Évolution de la puissance des machines Accélération Système pour architectures multicœurs Évolution Traditionnelle des mono-processeurs CSC5001 : Systèmes Hautes Performances Architecte de Services informatiques

Plus en détail

Multi-processeurs, multi-cœurs et cohérence mémoire et cache

Multi-processeurs, multi-cœurs et cohérence mémoire et cache Multi-processeurs, multi-cœurs et cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom Rappel système d exploitation & Parallélisme L unité d exécution pour un système d exploitation

Plus en détail

Systèmes d exploitation Gestion des fichiers. Catalin Dima

Systèmes d exploitation Gestion des fichiers. Catalin Dima Systèmes d exploitation Gestion des fichiers Catalin Dima 1 Problématique Certains processus doivent stocker/avoir accès à une très grande quantité de mémoire Parfois plusieurs ordres de grandeur par rapport

Plus en détail

Gestion de la mémoire. Didier Verna

Gestion de la mémoire. Didier Verna 1/24 Gestion de la mémoire didier@lrde.epita.fr http://www.lrde.epita.fr/ didier 2/24 Table des matières 1 2 3 4 4/24 Niveaux d adressage Adresse symbolique : manipulée au niveau du programme Adresse logique

Plus en détail

Les Systèmes d Exploitation

Les Systèmes d Exploitation Les Systèmes d Exploitation Les mémoires virtuelles Gérard Padiou Département Informatique et Mathématiques appliquées ENSEEIHT Octobre 2010 Gérard Padiou Les Systèmes d Exploitation 1 / 40 plan 1 La notion

Plus en détail

Architecture logicielle des ordinateurs

Architecture logicielle des ordinateurs Architecture logicielle des ordinateurs Yannick Prié UFR Informatique Université Claude Bernard Lyon 1 des ordinateurs Objectifs du cours Notions générales sur le fonctionnement matériel (un peu) et logiciel

Plus en détail

Gestion de mémoire secondaire F. Boyer, Laboratoire Sardes Fabienne.Boyer@imag.fr

Gestion de mémoire secondaire F. Boyer, Laboratoire Sardes Fabienne.Boyer@imag.fr Gestion de mémoire secondaire F. Boyer, Laboratoire Sardes Fabienne.Boyer@imag.fr 1- Structure d un disque 2- Ordonnancement des requêtes 3- Gestion du disque - formatage - bloc d amorçage - récupération

Plus en détail

Chap. III : Le système d exploitation

Chap. III : Le système d exploitation UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Le système d exploitation (ou O.S. de l anglais Operating System ) d un ordinateur est le programme qui permet d accéder

Plus en détail

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Table des matières. Cours Système d Exploitation. Chapitre II : Gestion des processus

Table des matières. Cours Système d Exploitation. Chapitre II : Gestion des processus Chapitre II : Gestion des processus Table des matières I Processus et contexte d un processus 2 II État d un processus 3 III Système d exploitation multi-tâches et parallélisme 3 IV Problèmes dues au multi-tâches

Plus en détail