SYSTEMES ELECTRONIQUES SYSTEMES INFORMATIQUES.

Transcription

1 SYSTEMES ELECTRONIQUES & SYSTEMES INFORMATIQUES RESPONSABLES: Julien Denoulet: Lionel Lacassagne:

2 SESI: Objectif Former des spécialistes dans le domaine de la conception logicielle et matérielle (numérique et analogique) des systèmes embarqués 2

3 Systèmes Embarqués Téléphone portable Drone Objets connectés 3 Capteur biomédical Satellite Automobile

4 A l intérieur? 4 Fonctions Logicielles Processeurs Mémoire Fonctions Matérielles Numériques Analogiques / RF Capteurs

5 Profils de Compétence SESI Architectures multi-coeur OS et applications 5 Conception de systèmes haut-niveau, architectures multi-cœurs et hautes performances, Conception conjointe matérielle/logicielle, systèmes d'exploitation embarqués

6 Profils de Compétence SESI Systèmes électroniques et programmables 6 Conception d'architectures matérielles et logicielles sur FPGA, Conception de coprocesseur optimisé, intégration système sur puce et carte

7 Profils de Compétence SESI Conception de Circuits Hétérogènes 7 Conception de circuits intégrés numériques et analogiques, CAO, intégration multi-domaines sur puce

8 Système (Transerve aux 3 profils) Interaction matérielle/logicielle à l intérieur du système 8 Interaction du système avec son environnement

9 Profils de Compétence M2 ELECTRONIQUE Systèmes Electroniques & Programmables INFORMATIQUE Conception de Circuits Hétérogènes Architectures Multi-Cœurs OS & Applications 9 M1 SOCLE COMMUN

10 Profils de Compétence L acquisition d un de ces profils se fait par un libre choix d UE Chaque UE est étiquetée comme recommandable pour un ou plusieurs des profils de compétence SESI Les enseignements sont dans la continuité des notions vues en licence d informatique ou d électronique 10

11 Profils de Compétence L acquisition d un profil se fait par un libre choix d UE Etiquetage des UE en fonction des profils visés PROFIL ROUGE 11

12 Profils de Compétence L acquisition d un profil se fait par un libre choix d UE Etiquetage des UE en fonction des profils visés PROFIL VERT 12

13 Profils de Compétence L acquisition d un profil se fait par un libre choix d UE Etiquetage des UE en fonction des profils visés PROFIL JAUNE 13

14 ELECTRONIQUE ANALOGIQUE ELECTRONIQUE NUMERIQUE INFORMATIQUE CURSUS M1-10 UE scientifiques + 1 UE d Anglais - Semestre 1: 2 UE obligatoires + 3 UE au choix - Semestre 2: 5 UE au choix + Anglais SOCLE Electronique Analogique SOCLE Traitement Du Signal SOCLE Electronique Numérique SOCLE Architecture SOCLE Prog. C SOCLE Système 14 + d infos sur les UE en fin de document

15 ELECTRONIQUE ANALOGIQUE ELECTRONIQUE ANALOGIQUE (2) ELECTRONIQUE HAUTES FREQUENCES TRAITEMENT DU SIGNAL (2) ELECTRONIQUE NUMERIQUE CONCEPTION CIRCUITS NUMERIQUES CONCEPTION SYSTEMES SUR FPGA ARCHI & PROG SYSTEMES MONO & MULTI PROCESSEURS (3) PROJET SESI INFORMATIQUE PROGRAMMATION C++ / POSIX (2) SYSTEMES D EXPLOITATION (2) RESEAUX (1) SOCLE Electronique Analogique SOCLE Traitement Du Signal SOCLE Electronique Numérique SOCLE Architecture SOCLE Prog. C SOCLE Système 15 + d infos sur les UE en fin de document

16 ELECTRONIQUE ANALOGIQUE ELECTRONIQUE NUMERIQUE INFORMATIQUE CURSUS M2 - Semestre 3: 1 UE obligatoire + 4 UE au choix - Semestre 4: Stage 16 SOCLE M1 SESI + d infos sur les UE en fin de document

17 ELECTRONIQUE ANALOGIQUE ELECTRONIQUE NUMERIQUE INFORMATIQUE APPLICATIONS DES SYSTEMES EMBARQUES CONCEPTION CIRCUITS ANALOG & RF (2) CONCEPTION CIRCUITS NUMERIQUES ARCHITECTURE DES PROCESSEURS (2) CONSOMMATION & INTEGRITE DU SIGNAL CONCEPTION SYSTEMES SUR FPGA SYSTEMES D EXPLOITATION MODELISATION DES SYSTEMES SUR PUCE 17 SOCLE M1 SESI + d infos sur les UE en fin de document

18 Sujets de stage M2 Exemple de sujets d années précédentes Implémentation d une application de vidéo surveillance sur plate forme multi-processeurs. 18 Firmware et OS (DSP/FPGA) d un appareil photo panoramique 360

19 Sujets de stage M2 Exemple de sujets d années précédentes Système de communication basse consommation pour la domotique Système HW/SW de détection d'obstacle sur plate-forme FPGA 19

20 Sujets de stage M2 Exemple de sujets d années précédentes 20 Conception d une carte de test pour une télécommande destinée aux personnes handicapées Conception d une alimentation à découpage pour un téléphone portable

21 Après le Master Insertion Professionnelle Enquêtes UPMC 97 à 100% d insertion Durée moyenne de recherche: 1 à 2 mois Types d entreprise Grands Groupes PME, PMI SSII 21 Poursuite d études Thèse Laboratoire académique ou en industrie MBA, autres

22 Secteurs professionnels visés Défense / Spatial Multimédia Enseignement Supérieur & Recherche Biomédical Microélectronique Télécom. Transports 22

23 Contacts Julien Denoulet Lionel Lacassagne Secrétariat SESI Tour 24-25, 2 ème étage, Bureau Site web

24 Candidature Procédure en trois étapes 1) Sur le site de l UPMC Acte de candidature Réception d un mot de passe site Candyweb 2) Sur le site Candyweb du Master d Info Constitution et dépôt d un dossier électronique 3) Envoi du dossier papier 24

25 Plus d infos sur les UE Dans les tableaux qui suivent Les couleurs associées à une UE indiquent que cette UE relève du profil de compétence associé à la couleur Architectures multi cœurs, OS et applications Systèmes électroniques et programmables Conception de circuits hétérogènes 25

26 M1 1 er Semestre 5 UE à choisir parmi (ARCHI1 et VLSI1 obligatoires) UE ARCHI1 VLSI1 MOBJ SEA SIGNAL Titre Architecture des processeurs RISC Intro à la conception de circuits numériques Modélisation objet pour la conception de circuit Systèmes Electroniques Analogiques Traitement du signal Multicoeurs, OS et applis Systèmes élecs & prog Conception de circuits ARES* Architecture des réseaux NOYAU* Architecture avancée des noyaux des OS PR* Programmation répartie 26 * UE portées par d autres parcours Descriptifs succincts: Slides suivants, pour plus d information: Voir le site web

27 UE M1-1 er Semestre 1/3 UE gérées par SESI ARCHI1 (Obligatoire) Architecture des Processeurs et Optimisations MIPS32, pipeline, superscalaire, hiérarchie mémoire, optimisation de code VLSI1 (Obligatoire) Intro à la conception VLSI de circuits num. Flot de conception VLSI, du VHDL au dessin de masques 27

28 UE M1-1 er Semestre 2/3 UE gérées par SESI MOBJ Modélisation objet pour la conc. de circuits C++ SEA (UE commune avec le Master SPI) 28 Systèmes Electroniques Analogiques SIGNAL Rappels analogique, VHDL-AMS, oscillateurs, modulation/démodulation, chaîne transmission RF Traitement du Signal

29 UE M1-1 er Semestre 3/3 UE gérées par d autres parcours ARES: Architecture des Réseaux Architecture, protocole TCP/IP, Ethernet, P2P NOYAU: Noyau des Systèmes Noyau Linux (ordonnancement, gestion fichiers, mémoire, processus) 29 PR: Programmation répartie Processus, threads, Signaux E/S - Sémaphores - Mémoire partagée - POSIX temps-réel - Socket

30 M1 2 ème Semestre 5 UE à choisir parmi UE ANUMDSP ARCHI2 ECFA FPGA1 PERI PROJET Titre Implantation HW/SW des algos de traitement du signal Archi des systèmes Multiprocesseurs Systèmes électroniques & fonctions analogiques Systèmes programmables Programmation des périphériques Projet SESI Multicoeurs, OS et applis Systèmes élecs & prog Conception de circuits 30 AR* COMNUM* HF* PN* SPECIF* Algorithmiques répartie Communications numériques Lignes de transmission et Antennes Programmation au cœur du Noyau Linux Spécification des systèmes

31 UE M1 2 ème Semestre 1/5 UE gérées par SESI ANUMDSP Implantation HW/SW de Algos de Trait. Signal Architecture des opérateurs arithmétiques Implémentation d algorithmes sur DSP ARCHI2 31 Architecture des Systèmes Multiproc. Cohérence cache+mémoire, accès périphériques, synchro des tâches dans une application partagée

32 UE M1 2 ème Semestre 2/5 UE gérées par SESI ECFA (UE commune avec le Master SPI) Electronique des Circuits & Fonctions Analogiques PLL, Alimentation DC-DC, Conversion A/N Intro à la conception de circuits analogiques FPGA1 32 Systèmes Programmables VHDL, FPGA, conception d IP, Intro au codesign

33 UE M1 2 ème Semestre 3/5 UE gérées par SESI PERI Gestion des Périphériques Drivers de périphériques sous Linux (USB) Réalisation HW/SW d'un système embarqué à base de µc (lecteur MP3, réseau de capteurs) PROJET 33 Projet de développement encadré par un enseignant de la spécialité

34 UE M1 2 ème Semestre 4/5 UE gérées par d autres parcours AR Algorithmique Répartie VHDL, FPGA, conception d IP, Intro au codesign COMNUM Communications Numériques Drivers de périphériques sous Linux (USB) 34

35 UE M1 2 ème Semestre 5/5 UE gérées par d autres parcours HF (Master SPI) Lignes de Transmission & Antennes Lignes de transmission, antennes et applications PN Programmation au Cœur du Noyau Linux SPECIF 35 Spécification des Systèmes

36 M2 SESI 1 er Semestre Approfondissements Modélisation des systèmes embarqués sur puce Architecture et OS des systèmes multiprocesseurs Systèmes numériques programmables (FPGA) Conception de circuit analogique, numérique et mixte 2 ème Semestre Stage En entreprise ou en Laboratoire 36

37 M2 1 er Semestre 37 5 UE à choisir parmi UE MASSOC ARCHI3 ARCHI4 CBIS CCN ELECANA3 FPGA2 OSEM TASE VLSI2 Titre Modélisation, analyse et simu des systèmes embarqués Architectures hautes performances Architectures massivement multicœurs Conso, bruit & intégrité du signal Conc. de circuit pour les coms num. Circuits analogigues: méthodes de synthèse & outils Platform-based design & high level synthesis OS et applis sur plates-formes embarquées et multi-cœurs Techno et applis des systèmes embarqués Conception de circuits numériques avancée Multicoeurs, OS et applis (MASSOC obligatoire) Systèmes élecs & prog Conception de circuits Descriptifs succincts: Slides suivants Pour plus d information: Voir le site web

38 UE M2 1 er Semestre 1/4 MASSOC (Obligatoire) Modélisation, Analyse et Simulation des Systèmes Embarqués sur Puce Modélisation, simu. et vérification des systèmes embarqués. SystemC, vérification formelle, modélisation des systèmes hétérogènes ARCHI3 Architectures hautes performances Spécificité de ces archi., archi. GPU, archi. de demain, Génération et optimisation de code pour les perfs et contraintes de l embarqué ARCHI4 38 Architectures massivement multi-cœurs Archi à plusieurs milliers de cœurs, mémoire, cohérence caches, mémoire virtuelle, communications (network on chip), synchro, déploiement d'applications sur ces architectures

39 UE M2 1 er Semestre 2/4 CBIS Consommation, bruit et intégrité du signal CCN Conso (estimation, gestion, optimisation). Bruit (origines, évaluation, conception faible bruit). Intégrité du signal (lignes de transmission, diaphonie, signaux parasites, CEM) Conception de circuits pour les communications num. Récepteurs RF pour normes sans fil (2G,3G,4G, WiFi, Bluetooth). Intégration CMOS. Spécifications en bruit et en linéarité. LNA, Mélangeur, PLL, filtres, CAN. 39 ELECANA3 Circuits analogiques, méthodes de synthèse et outils Méthodes et outils de conception analogique, technologies CMOS récentes, simulateur SPICE (fonctionnement), analyses des performances d'un circuit analogique.

40 UE M2 1 er Semestre 3/4 FPGA2 Platform Based Design & High Level Synthesis Systèmes programmables sur puce (SOPC), codesign HW/SW sur plate-forme FPGA, synthèse haut niveau OSEM OS et applis sur plates-formes embarquées et multi-cœurs Programmation d applis pour systèmes Android, étude d OS pour des plates-formes matérielles contraintes et multi-coeurs TASE 40 Technologie et Applications des Systèmes Embarqués Problématiques industrielles en avionique, automobile, bionique. Systèmes MEMS. Formation à la recherche bibliographique

41 UE M2 1 er Semestre 4/4 VLSI2 Conception de circuits numériques avancée Réalisation d'un circuit VLSI complexe (MIPS32). Méthode et outils de conception des circuits numériques modernes. Techniques de réalisation qui permettent d'atteindre les objectifs de performance. 41 Des UE d autres parcours du Master Info sont également accessibles Spécialité SFPN SCA: Attaques Side-Channel Spécialité SAR ASTRE: Applications et Systèmes Temps-Réel Embarqués ARA: Algorithmique Répartie Avancée

42 Merci pour votre attention