Architecture des ordinateurs

Transcription

1 Architecture des ordinateurs Cours 3 5 octobre 22 Archi /3

2 Circuits séquentiels Archi 2/3

3 Circuit à mémoire Comment fabriquer une guirlande cyclique? Les lampes colorées doivent s allumer, chacune à leur tour, de façon cyclique. INC EC MEM!!! irréalisable avec un circuit combinatoire Archi 3/3

4 Principe d un circuit séquentiel On suppose que le temps est discret : on peut le découper suivant les instants,, 2,..., n, n+,... A A A > > > A A > > A A A > A > A > Archi 4/3

5 Bascule RS : états stables Pour R = S =, 2 états stables possibles : = et = (état ) = et = (état ) A B NON OU S > S > R > R > Archi 5/3

6 Bascule RS : activation SET : S = et R = = et = (état ) RESET : S = et R = = et = (état ) S = et R = : ambiguïté A B NON OU S > S > R > R > Archi 6/3

7 Bascule RS : table de vérité S R > > S R X X X X X X X X X X X X X X X X Archi 7/3

8 Bascule RS : Résumé S R Sorties inchangées RESET : remise à SET : mise à non utilisé La bascule RS mémorise la valeur des entrées : sa sortie dépend de la dernière entrée mise à (R ou S).? S R Archi 8/3 t

9 Horloge Bascule = composant asynchrone : la sortie change rapidement après modification des entrées Système synchrone : les valeurs sur le circuit ne peuvent être modifiées qu à certains moments (temps discret), suivant le rythme d une horloge globale Horloge = signal périodique Fréquence d horloge = inverse de la période généralement entre et 5 MHz cycle de à 2 ns Niveau haut Front montant H t Cycle (periode) Niveau bas Front descendant Archi 9/3

10 Bascule RS + Horloge = RSH S S n R n n+ n? R S n et R n : états des entrées à l instant t = n n+ : sortie au prochain cycle d horloge (instant t = n + ) Équation : n+ = S + R n Archi /3

11 Bascule RSH : latch vs. flip-flop Bascule RSH latch Activation sur niveau haut d horloge S R H t Bascule RSH flip-flop Activation sur front montant d horloge S R H t Archi /3

12 Bascule JK J K S R J n K n n n S R n+ J n K n n+ n n Équation : n+ = J n n + K n n Archi 2/3

13 Bascule (flip-flop) n n+ Équation : n+ = n H t Archi 3/3

14 Résumé (flip-flop) Bascule RS Bascule JK Bascule S n R n n+ n? J n K n n+ n n n n+ n+ = S + R n n+ = J n n + K n n n+ = n S R J K latch : sans le Archi 4/3

15 Réalisation de la guirlande cyclique Raz INC EC MEM H t H Archi 5/3

16 Mémoire Archi 6/3

17 Registres Registre : emplacement de mémoire interne au processeur ; mémoire au temps d accès très rapide mais dont le coût de fabrication est très élevé car l espace dans un microprocesseur est limité. taille variable entre les processeurs, le plus souvent des registres 32 bits, récemment, apparition de registres 64 bits. 2 3 Clk S S S 2 S 3 Archi 7/3

18 iagramme d une mémoire adressable 4 3 I2 I I porte d écriture ligne de Mot, adresse: sélection du mot ligne de sélection du mot Mot, adresse: A A ligne de sélection du mot 2 Mot 2, adresse: Mot 3, adresse: CS R OE ligne de sélection du mot 3 interrupteurs O2 O O Activation de la sortie: CS.R.OE Archi 8/3

19 Organisation de la mémoire 2 exemples d organisation d une mémoire 2 6 = 64 octets : EC 64x6 MUX 8x3 Adresse sur 6 bits octet lu Adresse sur 4 bits transmise en 2 temps MUX 8x3 octet lu Archi 9/3

20 Mémoires RAM (Random Access Memory) RAM = mémoire vive = mémoire système = mémoire volatile rapidité d accès : essentielle pour fournir rapidement les données au processeur. volatilité : les données sont perdues dès que l ordinateur cesse d être alimenté en électricité. SRAM (Static RAM) : utilise des bascules pour mémoriser l info ; très rapide mais coûteux en composants ; temps d accès : de l ordre de ns ; utilisée pour le cache, par exemple. RAM (ynamic RAM) : utilise des charges de condensateurs (plus économique) ; moins rapide que la SRAM, nécessite des rafraîchissements ; temps d accès : de l ordre de ns ; utilisée pour la mémoire principale. Archi 2/3

21 Mémoires non volatiles Mémoires non volatiles accessibles par adresses : ROM (Read Only Memory) : ni réinscriptible, ni effaçable. données enregistrées à la fabrication. moins chère que la RAM. PROM (Programmable ROM) : inscriptible une seule fois (à base de fusibles). EPROM (Erasable PROM) : réinscriptible après effacement UV. EEPROM (Electrically EPROM) : effaçable (par octets) par application d impulsions. plus facile à reprogrammer, mais plus lente et de capacité plus faible que l EPROM. Flash : effaçable et réinscriptible par blocs, sans démontage. faible temps d accès ( 5 ns) mais dégradation rapide (par rapports aux disques). mémoires de masse (disques durs, Cs, Vs,...) : grande capacité mais très lentes ( ms pour les disques durs). Archi 2/3

22 Résumé Type Volatile? Inscript.? Taille Nombre Coût Vitesse d effac. d effac. SRAM oui oui octet illimité RAM oui oui octet illimité ROM non non PROM non fois EPROM non UV total EEPROM non oui octet limité /+ Fash non oui bloc limité /+ Masse non oui/non octet ± limité + + Archi 22/3

23 Hiérarchie des mémoires Temps Registres Cout d accès Cache Mémoire centrale isques magnétiques isques optiques (disque dur,...) isques magnétiques isques optiques (disque dur,...) Capacité Archi 23/3

24 Structure de l ordinateur Archi 24/3

25 Architecture de Von Neumann bus Unité Centrale Unité de commande Von Neumann UAL exemples de dispositifs d'entrée/sortie Registres : Mémoire principale ROM RAM Clavier Moniteur Imprimante Bus Archi 25/3

26 Bus Bus : ensemble de liaisons physiques (câbles, pistes de circuits imprimés, etc.) pouvant être exploitées en commun par plusieurs éléments matériels afin de communiquer. Objectif : réduire le nombre de voies nécessaires à la communication des différents composants. Caractéristiques : Largeur : nombre de lignes physiques sur lesquelles les données sont envoyées = nombre de bits transmis en parallèle. Fréquence (en Hz) : nombre de paquets de données envoyés ou reçus par seconde. ébit maximal (ou taux de transfert maximal) : quantité de données transportées par unité de temps (largeur fréquence). Exemple : largeur 6 bits et fréquence 33 MHz 266 Mo/s Archi 26/3

27 ifférenciation des bus Registres Processeur Bus Contrôleur de bus Bus mémoire Mémoire Unité de commande UAL isque dur Bus interne du processeur Souris Web cam Bus d'e/s... Archi 27/3

28 Spécialisation des bus ifférents types de bus : bus d adresses : transporte les adresses mémoire auxquelles le processeur souhaite accéder (unidirectionnel). bus de données : véhicule les instructions en provenance ou à destination du processeur (bidirectionnel). bus de commandes : transporte les ordres et les signaux de synchronisation de l unité de commande (bidirectionnel). bus système : permet au processeur de communiquer avec la mémoire centrale du système (mémoire vive ou RAM). bus d extension (bus d entrée/sortie) : permet aux divers composants de la carte-mère (USB, cartes PCI, disques durs, lecteurs,...) de communiquer entre eux. Archi 28/3

29 Spécialisation des bus (suite) ISA (Industry Standard Architecture) : apparaît en 98, bus standard des PC jusqu à la fin des années 99. PCI (Peripheral Component Interconnect) : lancé à la fin des années 9 pour faire face à la demande liées aux applications vidéo. AGP (Accelerated Graphics Port) :lancé en 997, port interne destiné exclusivement aux cartes graphiques. Remplacé par le PCI-Express. USB (Universal Serial Bus) : bus à transmission série, permet de connecter des périphériques à chaud (Plug & Play) SCSI (Small Computer Syst. Interface) : liaison de périphériques Norme bits MHz Mo/s. ISA 8-bit ISA 6-bit PCI 32-bit PCI-X AGP AGP (x8) 32 66x8 22 ATA USB.5 USB 2. 6 SCSI-2 Wide 6 2 SCSI-3 Ultra 6 8 R 64 Archi 29/3

30 Structure de bus moderne Moniteur Adaptateur graphique Bus AGP / PCI Express Ethernet Processeur Bus local Circuit pont nord sud Bus mémoire Mémoire Bus PCI SCSI USB 2 Contrôleur ATAPI Souris Clavier isque dur Lecteur V Archi 3/3